KR20070098063A - Transceiving method and apparatus in orthogonal frequency division multiple access system - Google Patents

Transceiving method and apparatus in orthogonal frequency division multiple access system Download PDF

Info

Publication number
KR20070098063A
KR20070098063A KR1020060029229A KR20060029229A KR20070098063A KR 20070098063 A KR20070098063 A KR 20070098063A KR 1020060029229 A KR1020060029229 A KR 1020060029229A KR 20060029229 A KR20060029229 A KR 20060029229A KR 20070098063 A KR20070098063 A KR 20070098063A
Authority
KR
South Korea
Prior art keywords
data
fft
uplink
control
control channel
Prior art date
Application number
KR1020060029229A
Other languages
Korean (ko)
Inventor
송용철
구영모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060029229A priority Critical patent/KR20070098063A/en
Publication of KR20070098063A publication Critical patent/KR20070098063A/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2649Demodulators
    • H04L27/265Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2668Details of algorithms
    • H04L27/2681Details of algorithms characterised by constraints
    • H04L27/2684Complexity
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1469Two-way operation using the same type of signal, i.e. duplex using time-sharing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W88/00Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02Terminal devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Abstract

A method and an apparatus for transceiving in an OFDMA(Orthogonal Frequency Division Multiple Access) system are provided to perform a low power operation by using a control signal as an IDFT(Inverse Discrete Fourier Transform). An apparatus for transceiving in an OFDMA system includes an FFT unit(423), conjugation operating units(425,427), a control channel modulator, an up-link coupler(431), and switching units(421,433,435). The FFT unit(423) processes data according to up and down transceiving by receiving data transmitted from the outside and conjugation operated up transmission data to perform Fourier transform. At least one conjugation operating unit(425,427) transmits data to be transmitted into the FFT unit by performing conjugation operation when up-transmitting and operates the output data of the FFT unit. The control channel modulator generates the control information of up data when transmitting the up data. The up-link coupler(431) selectively transmits one of the up data and the control information according to the predetermined timing. At least one switching unit(421,433,435) controls the path control of up and down transceiving data.

Description

직교 주파수 분할 다중 접속 시스템에서의 송수신 방법 및 장치{TRANSCEIVING METHOD AND APPARATUS IN ORTHOGONAL FREQUENCY DIVISION MULTIPLE ACCESS SYSTEM}Transmission and reception method and apparatus in orthogonal frequency division multiple access system {TRANSCEIVING METHOD AND APPARATUS IN ORTHOGONAL FREQUENCY DIVISION MULTIPLE ACCESS SYSTEM}

도 1은 일반적인 OFDM 시스템에의 단말기의 구성을 도시한 블록도1 is a block diagram showing the configuration of a terminal in a general OFDM system

도 2는 종래의 OFDMA시스템에서의 프레임 구조 및 FFT/IFFT의 처리 시간을 나타내는 도면2 is a diagram showing a frame structure and a processing time of an FFT / IFFT in a conventional OFDMA system.

도 3은 본 발명에 따라 TDD 기반의 OFDMA 시스템의 프레임 구조를 나타낸 도면3 illustrates a frame structure of a TDD-based OFDMA system according to the present invention.

도 4는 본 발명에 따라 TDD 기반의 OFDMA 시스템에서의 단말을 나타낸 블록도4 is a block diagram illustrating a terminal in a TDD-based OFDMA system according to the present invention.

도 5는 도 4의 제어 채널 변조부를 상세히 나타낸 블록도5 is a block diagram illustrating in detail a control channel modulator of FIG. 4.

도 6은 본 발명의 단말에서 제어 신호에 관한 타이밍도를 나타낸 도면6 is a timing diagram for a control signal in a terminal of the present invention.

도 7은 도 4의 제어 채널 변조기에서 신호 처리 타이밍을 나타낸 도면7 illustrates signal processing timing in the control channel modulator of FIG.

본 발명은 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA)에서의 송수신 장치 및 방법에 관한 것으로, 특히 시간 분할 다중화(Time Division Duplexing : TDD) 방식을 기반으로 하는 OFDMA 시스템에서의 송수신 장치 및 방법에 관한 것이다.The present invention relates to a transmission and reception apparatus and method in Orthogonal Frequency Division Multiple Access (OFDMA), and more particularly, to a transmission and reception apparatus in an OFDMA system based on a Time Division Duplexing (TDD) scheme. It is about a method.

최근 이동 통신 시스템에서는 무선 채널에서 고속 데이터 전송에 유용한 방식으로 OFDM 전송 방식이 활발히 연구되고 있다. 상기 OFDM 방식은 멀티-캐리어(Multi-Carrier)를 사용하여 데이터를 전송하는 방식으로 직렬로 입력되는 심벌(Symbol)열을 병렬 변환하여 이들 각각을 상호 직교성을 갖는 다수의 부반송파(sub-carrier)들 즉 다수의 부반송파 채널(sub-carrier channel)들로 변조하여 전송하는 멀티캐리어 변조(MCM : Multi Carrier Modulation) 방식의 일종이다. 또한 상기 OFDM 전송 방식에서는 OFDM 심벌 앞에 그 OFDM 심벌의 후반부를 복사한 순환 전치 심벌(Cyclic Prefix : CP)을 덧붙여 전송함으로써 이전 심벌로부터의 간섭 성분(InterSymbol interference : ISI)을 제거할 수 있으며, 이와 같은 다중 경로 페이딩 채널에 강한 특성은 OFDM 전송 방식을 광대역 고속 통신에 적합한 전송 방식이 되도록 한다.Recently, in the mobile communication system, the OFDM transmission scheme has been actively studied as a method useful for high-speed data transmission in a wireless channel. The OFDM scheme is a method of transmitting data using a multi-carrier, and converts a series of symbol strings serially inputted in parallel so that each of them has a plurality of sub-carriers having mutual orthogonality. That is, it is a type of Multi Carrier Modulation (MCM) that modulates and transmits a plurality of sub-carrier channels. In addition, in the OFDM transmission method, an InterSymbol interference (ISI) from a previous symbol can be eliminated by adding a cyclic prefix (CP) copied from the second half of the OFDM symbol before the OFDM symbol. The strong characteristics of the multipath fading channel make the OFDM transmission scheme suitable for broadband high speed communication.

도 1은 일반적인 OFDM 시스템에의 단말기(100)의 구성을 도시한 블록도이다.1 is a block diagram showing the configuration of a terminal 100 in a general OFDM system.

도 1을 참조하면, 단말기(100)는 송신 블록과 수신 블록으로 구분된다. 상기 송신 블록의 동작을 살펴보면, 프레임 인코더(Frame encoder)(111)에 의해 FEC 인코딩(Forward Error Correction Encoding)된 소스 데이터(Source Data)가 심볼 맵퍼(Symbol Mapper)(113)를 통과하여 QPSK/16QAM/64QAM등의 신호로 변 조(Modulation)된다. 상기 변조된 신호는 서브 캐리어 정렬화(Subcarrier Ordering)(115)에서 소정의 규칙에 따라 부 반송파(Subcarrier)로 할당 된다. 상기 부 반송파들은 스크램블러(Scrambler)(117)에 의해 고유한 값을 가지는 스크램블링 시퀀스(Scrambling Sequence)에 곱해 지고, 역 고속 퓨리에 변환기(Inverse Fast Fourier Transform : IFFT)(119)를 거쳐서 송신 출력 신호가 만들어 진다. 상기 출력 신호는 안테나(123)를 통해 송신된다.Referring to FIG. 1, the terminal 100 is divided into a transmission block and a reception block. Looking at the operation of the transmission block, the source data (FEC encoded) encoded by the frame encoder (111) is passed through the symbol mapper (113) to the QPSK / 16QAM Modulated with a signal such as / 64QAM. The modulated signal is allocated to a subcarrier according to a predetermined rule in subcarrier ordering 115. The subcarriers are multiplied by a scrambling sequence having a unique value by a scrambler 117, and a transmit output signal is generated through an Inverse Fast Fourier Transform (IFFT) 119. Lose. The output signal is transmitted via the antenna 123.

상기 수신 블록의 동작은 상기 송신 블록과 대비하는 역동작을 수행한다. 외부로부터 안테나(123)를 통해 수신된 신호는 고속 푸리에 변환기(Fast Fourier Transform : FFT)(109)를 거쳐 수신 신호를 푸리에 변환을 수행한다. 그런 후 상기 FFT(109)의 출력 신호는 디스크램블러(Descrambler)(107)를 거쳐 디스크램블링한다. 상기 디스크램블링된 신호는 채널 추정기(Channel Estimator)(105)로부터 추정된 채널을 이용하여 채널 보상(Channel Compensation)을 한다. 상기 채널 보상된 신호는 서브 캐리어 재정렬화(Subcarrier Reordering)(103)를 통하여 다시 재할당된다. 그런후 상기 재정렬화된 신호는 심볼 디맵퍼(Symbol demapper) 및 프레임 디코더(401)를 거쳐 데이터를 생성하게 된다.The operation of the reception block performs a reverse operation in contrast to the transmission block. The signal received from the outside through the antenna 123 performs a Fourier transform on the received signal via a Fast Fourier Transform (FFT) 109. The output signal of the FFT 109 is then descrambled via a descrambler 107. The descrambled signal performs channel compensation using a channel estimated from a channel estimator 105. The channel compensated signal is reallocated again through subcarrier reordering 103. The reordered signal then generates data via a symbol demapper and frame decoder 401.

도 1을 보면 알 수 있듯이 OFDMA 시스템의 단말에서는 하향 수신시의 FFT(109)와 상향 송신시의 IFFT(119)가 필요하다. 상기 FFT(109) 및 IFFT(119)는 각각 다음의 <수학식1> 및 <수학식 2>와 같이 나타낸다.As can be seen from FIG. 1, the terminal of the OFDMA system requires the FFT 109 for downlink reception and the IFFT 119 for uplink transmission. The FFT 109 and the IFFT 119 are represented by Equations 1 and 2, respectively.

Figure 112006022595160-PAT00001
Figure 112006022595160-PAT00001

Figure 112006022595160-PAT00002
Figure 112006022595160-PAT00002

상기 <수학식 1> 및 <수학식 2>를 살펴보면, 다음의 <수학식 3>과 같은 관계를 알 수 있다.Looking at <Equation 1> and <Equation 2>, it can be seen that the relationship as shown in <Equation 3>.

Figure 112006022595160-PAT00003
Figure 112006022595160-PAT00003

여기서 K는 스케일링 팩터(Scaling Factor)로 상기 FFT 및 IFFT의 사이의 1/N을 어떻게 배분하느냐에 따라 달라진다.Where K is the scaling factor and depends on how 1 / N is distributed between the FFT and IFFT.

상기 <수학식 3>을 살펴보면, 입력신호 X(k)를 공액화(Conjugate)한 후 FFT 처리 하고 그 결과를 다시 공액화(Conjugate)를 수행하면 IFFT 결과와 동일하게됨을 알 수 있다. 즉, FFT와 IFFT는 사실 동일한 블록이고 TDD 방식의 OFDMA 시스템은 상향/하향 신호가 시분할로 존재하므로 이를 하나로 공유하여 사용한다.Referring to Equation 3, it can be seen that if the input signal X (k) is conjugated (Conjugate) and then FFT processed and the result is conjugated (Conjugate), the result is the same as the IFFT result. That is, the FFT and the IFFT are actually the same block, and since the uplink / downlink signals exist in time division in the TDD type OFDMA system, they are shared and used as one.

도 2는 TDD 기반의 OFDMA시스템에서의 프레임 구조 및 FFT/IFFT의 처리 시간 을 나타내는 도면이다. 여기서 (a), (b), (c)부분은 각각 프레임 구조, FFT의 처리 시간, IFFT의 처리 시간을 나타내었다.2 illustrates a frame structure and a processing time of an FFT / IFFT in a TDD-based OFDMA system. The parts (a), (b), and (c) indicate the frame structure, the processing time of the FFT, and the processing time of the IFFT, respectively.

도 2를 참조하면, (a)에 나타낸 OFDMA 시스템의 프레임 구조는 하향 수신(Downlik)구간(T1)과 상향 송신(Uplink) 구간(T3)으로 구성되며, 하향 수신과 상향 송신의 전환시간을 위한 구간(T2)이 존재한다. 상기 T2구간은 통상적으로 한 심볼 시간과 비슷한 정도의 시간이 된다. 해당 심볼에 대한 FFT처리는 1 심볼 시간이 걸림을 가정하고 있다.Referring to FIG. 2, the frame structure of the OFDMA system shown in (a) is composed of a downlink section T1 and an uplink section T3, for switching time between downlink and uplink transmission. Interval T2 exists. The T2 section is typically about the same time as one symbol time. It is assumed that the FFT processing for the symbol takes one symbol time.

상기 프레임 구조를 구현하기 위해 FFT에서는 (b)에서와 같이 하향 수신의 경우 심볼이 다 수신된 후 FFT 처리가 이루어지며, (c)와 같이 상향 송신의 경우는 미리 IFFT가 끝나 있어야 한다. 이에 따라 IFFT에서의 동작을 수행하는 시점(211)에서부터 FFT의 동작이 완료되는 시점(213)과 같이 동작이 겹치게 되는 부분이 발생된다. 이에 따라 종래에는 FFT와 IFFT를 별도로 구현하게 된다.In order to implement the frame structure, FFT processing is performed after all symbols are received in downlink reception as in (b) in the FFT, and in case of uplink transmission, as in (c), IFFT must be completed beforehand. Accordingly, a portion in which the operations overlap, such as the time point 213 at which the operation of the FFT is completed, is generated from the time point 211 at which the operation in the IFFT is performed. Accordingly, the conventional FFT and IFFT are implemented separately.

단말의 복잡도를 낮추기 위해 FFT와 IFFT를 공유하는 방법으로 겹치는 구간에서 FFT의 1 심볼 처리 시간을 1/2 심볼 시간 이하로 하여, 시분할 처리하는 방법을 사용해 왔다. 시분할을 통해 FFT와 IFFT를 공유 시에는 FFT 블록의 동작 주파수와 관련된 문제가 중요해진다. 실제 FFT와 IFFT를 공유 1 심볼 FFT 처리 시간을 1/2 심볼 시간 이하로 동작시켜야 하는 구간은 도 2에서 보듯이 3 심볼에 해당하는 겹치는 구간만으로, 이외에는 모두 1 심볼 시간에만 처리되면 충분하다. 하지만 1/2 심볼 시간 동작이 FFT 블록 설계의 기본 동작 주파수 결정의 기본이 되므로 1 심볼 시간 FFT에 비해 단말 복잡도가 증가하는 문제점이 발생한다. 또한, FFT/IFFT 연산이 중첩되는 구간에서는 상향/하향 데이터 흐름이 겹치게 되므로 이러한 제어(Control)도 복잡하게 된다. 최근 이동 통신 시스템에서 단말의 복잡도를 줄이는 것은 제품 경쟁력의 중요한 요소가 되었다. 이에 따라 상기 FFT/IFFT가 공유할 수 있도록 새로운 구조를 제안할 필요성이 있다.In order to reduce the complexity of the UE, a time division processing method has been used in which one symbol processing time of the FFT is 1/2 symbol time or less in an overlapping section by sharing FFT and IFFT. When sharing FFTs and IFFTs through time division, problems related to the operating frequency of the FFT block become important. The actual FFT and IFFT are shared. A section in which one symbol FFT processing time is to be operated at 1/2 symbol time or less is only an overlapping section corresponding to 3 symbols, as shown in FIG. However, since the 1/2 symbol time operation is the basis for determining the basic operating frequency of the FFT block design, there is a problem in that the terminal complexity increases compared to the 1 symbol time FFT. In addition, since the up / down data flows overlap in the section where the FFT / IFFT operations overlap, such control is complicated. Recently, reducing the complexity of a terminal in a mobile communication system has become an important factor of product competitiveness. Accordingly, there is a need to propose a new structure so that the FFT / IFFT can be shared.

따라서 본 발명의 목적은 TDD 기반의 OFDMA 시스템에서 복잡도를 줄일 수 있는 송수신 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a transmission and reception apparatus and method for reducing complexity in a TDD-based OFDMA system.

본 발명의 다른 목적은 TDD 기반의 OFDMA 시스템에서 복잡도를 줄일 수 있는 새로운 프레임 구조를 이용하는 송수신 장치 및 방법을 제공함에 있다.Another object of the present invention is to provide a transmission and reception apparatus and method using a new frame structure that can reduce the complexity in a TDD-based OFDMA system.

상술한 바를 달성하기 위한 본 발명은 장치는 시분할 다중화(Time Division Duplexing; TDD)기반의 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA) 시스템의 단말에 있어서, 외부로부터 전송된 데이터와, 공액 연산된 상향 전송 데이터를 수신하여 푸리에 변환을 수행하여, 상하향 송수신에 따라 데이터를 처리하는 고속 푸리에 변환부(Fast Fourier Transform : FFT)와, 상향 전송시 전송할 데이터에 공액연산을 수행하여 상기 FFT로 전송하고, 상기 FFT의 출력 데이터를 다시 공액연산하는 적어도 하나의 공액 연산부와, 현재 상향 데이터 전송시 다음 상향 데이터의 제어 정보를 생성하는 제어 채널 변조기와, 소정 타이밍에 따라 상기 상향 데이터와 상기 제어 정보를 안테나로 송신하는 업링크 결합기와, 상기 상하향 송수신 데이터에 데이터의 흐름을 스위 칭하는 적어도 하나의 스위칭부를 포함함을 특징으로 한다.The present invention for achieving the above-described device is a terminal of an Orthogonal Frequency Division Multiple Access (OFDMA) system based on Time Division Duplexing (TDD), the data transmitted from the outside, and conjugated Fast Fourier Transform (FFT) that receives the calculated uplink data and performs Fourier Transform to process data according to up and down transmission and reception, and performs a conjugate operation on the data to be transmitted during uplink transmission and transmits it to the FFT At least one conjugation operation unit for reconjugating the output data of the FFT, a control channel modulator for generating control information of the next upstream data when the current upstream data is transmitted, and the upstream data and the control information according to a predetermined timing. An uplink combiner transmitting to an antenna, and data flow in the up / down transmission / reception data Switch referred to is characterized in that it includes at least one of the switching.

상술한 바를 달성하기 위한 본 발명의 방법은 시분할 다중화(Time Division Duplexing; TDD)기반의 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA) 시스템의 단말에서 데이터를 송신하는 방법에 있어서, 상기 데이터를 공액 연산한 후 푸리에 변환을 수행하는 과정과, 상기 푸리에 변환된 데이터에 다시 공액연산을 수행하는 과정과, 미리 수신된 제어 할당 정보를 근거로 다음 상향 데이터의 제어 정보를 생성하는 과정과, 소정 타이밍에 따라 현재 상향 데이터와 상기 현재 상황 데이터의 다음 상향 데이터의 제어 정보를 선택하여 전송하는 과정을 포함함을 특징으로 한다.According to an aspect of the present invention, a method of transmitting data in a terminal of an Orthogonal Frequency Division Multiple Access (OFDMA) system based on time division duplexing (TDD) is provided. Performing a Fourier transform after performing a conjugate operation, performing a conjugate operation on the Fourier transformed data, generating control information of the next upstream data based on previously received control allocation information, and And selecting and transmitting control information of current upstream data and next upstream data of the current context data according to timing.

이하 본 발명의 바람직한 실시 예들의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 동일한 구성들은 가능한 한 어느 곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 하기 설명에서 구체적인 특정사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해 제공된 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.DETAILED DESCRIPTION Hereinafter, detailed descriptions of preferred embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the same components in the figures represent the same numerals wherever possible. Specific details are set forth in the following description, which is provided to aid a more general understanding of the invention. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

본 발명은 시분할 다중화(Time Division Duplexing; TDD)기반의 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA) 시스템 의 단말 모뎀에서 하향 복조, 상향 변조에 각각 사용되는 FFT(Fast Fourier Transform), IFFT(Inverse Fast Fourier Transform)를 효율적으로 공유하기 위한 새로운 프레임 구조와, 그에 따른 송수신 장치 및 방법을 제안한다.According to the present invention, Fast Fourier Transform (FFT) and IFFT are used for down-modulation and up-modulation in a terminal modem of an Orthogonal Frequency Division Multiple Access (OFDMA) system based on Time Division Duplexing (TDD). We propose a new frame structure for efficiently sharing (Inverse Fast Fourier Transform), and a transmission and reception apparatus and method thereof.

도 3은 본 발명에 따른 프레임 구조를 나타낸 도면으로, TDD 기반으로 하는 OFDMA 시스템에 적용되는 프레임 구조이다.3 is a diagram illustrating a frame structure according to the present invention, which is applied to a TDD-based OFDMA system.

OFDMA 시스템에서는 상향의 경우 제어 채널을 일정 심볼에 할당하게 된다. 상기 제어 채널은 IEEE802.16에 정의된 OFDMA의 경우, 상향 신호에 대해서 채널 품질 지시 채널(Channel Quality Indicator Channel : CQICH)과 레이징 채널(Ranging channel)등이 될 수 있으며, 상기 제어 채널의 위치는 상향 심볼의 어디에도 존재할 수 있다. 제어 채널이 할당된 심볼의 경우 실제 부반송파 중 일부만 사용하게 된다.In the OFDMA system, the control channel is allocated to a predetermined symbol in the uplink direction. In case of OFDMA defined in IEEE802.16, the control channel may be a channel quality indicator channel (CQICH) and a ranging channel with respect to an uplink signal. It can exist anywhere in the uplink symbol. In case of a symbol to which a control channel is assigned, only some of actual subcarriers are used.

본 발명에서는 도 3에 나타낸 바와 같이 제어 채널(305)에 해당하는 심볼을 상향 심볼 앞 3심볼에 할당하게 된다. 상기 제어 채널(305)에 해당하는 심볼을 도 1의 FFT/IFFT가 겹치는 3개의 심볼로 강제 할당하게 되면 저전력 설계 및 FFT 공유시의 효과적인 구조가 가능하게 된다.In the present invention, as shown in FIG. 3, the symbol corresponding to the control channel 305 is allocated to the three symbols before the uplink symbol. When the symbol corresponding to the control channel 305 is forcibly allocated to three symbols overlapping the FFT / IFFT of FIG. 1, a low power design and an effective structure for FFT sharing are possible.

상세히 설명하면, 일례로 CQICH와 레인징 채널이 모두 동일 심볼에 할당될 경우, 최대 사용 가능한 부반송파의 1/5만큼 사용하게 된다. 도 3과 같이 제어 채널이 상향 앞 3 심볼에 항상 할당될 경우, 이 구간 동안에는 IFFT를 사용하지 않고 N-point IDFT를 사용 FFT/IFFT가 겹치는 구간을 분리해낼 수 있으며, 이를 통해 FFT는 1 심볼 시간에 동작 가능하도록 저전력에 최적화 설계가 가능하다.In detail, when both the CQICH and the ranging channel are allocated to the same symbol, one fifth of the maximum usable subcarrier is used. If the control channel is always assigned to the upstream three symbols as shown in FIG. 3, the N-point IDFT is used instead of the IFFT during this period, so that the section where the FFT / IFFT overlaps can be separated, thereby allowing the FFT to perform one symbol time. The design is optimized for low power to operate at

상기 제어 채널은 QPSK등의 저차 변조 기법을 사용하게 되므로 제어 채널 변조기 (N-point IDFT포함)는 IDFT의 입력단까지 부호 비트만의 연산으로 이루어지므로, 복잡도를 줄여 설계 가능하다. 또한, 이 3 심볼에 할당되는 제어 채널(305)은 일반 데이터 흐름과 분리된 별도의 신호 처리 흐름을 가질 수 있다. 따라서 전체 프레임 구간동안 제어 채널 신호의 생성이 완료되면, 제어 채널 신호 생성부의 동작 주파수를 낮추거나 저성능의 간단한 디지털 신호 처리기를 사용함에 따라 전력 소모 측면에서 최적 설계가 가능해 진다. 즉 상향 첫 3 심볼에는 제어 채널(305)만을 할당하고 데이터는 할당하지 않는 상향 심볼을 고정적으로 분리하는 것이다.Since the control channel uses a low-order modulation technique such as QPSK, the control channel modulator (including N-point IDFT) is performed by operation of only the sign bit to the input terminal of the IDFT, thereby reducing the complexity. In addition, the control channel 305 assigned to these three symbols may have a separate signal processing flow separate from the normal data flow. Therefore, when the generation of the control channel signal is completed during the entire frame period, an optimal design is possible in terms of power consumption by lowering the operating frequency of the control channel signal generator or using a simple digital signal processor with low performance. That is, the uplink first three symbols are fixedly separated from the uplink symbol that is allocated only the control channel 305 and does not allocate data.

도 4는 본 발명의 바람직한 실시예에 따른 단말을 나타낸 블록도이다.4 is a block diagram showing a terminal according to a preferred embodiment of the present invention.

도 4를 참조하면, 본 발명의 단말(400)은 FFT블록(423)과, 제어 채널을 생성하는 제어 채널 변조기(Control Channel Modulator)(419)와, 상향 송신을 위한 공액 연산부(425, 427)들과, 송수신을 제어를 위한 스위칭부들(421, 433, 435)과, 시간축상에 타이밍(Timing)을 맞추어 제어 신호와, 데이터 신호를 출력하는 상향 링크 결합기(Uplink Combiner)(431)를 포함하여 구성된다. 도 4에 나타낸 다른 기능 블록들은 도 1과 동일한 기능을 수행하므로 여기서는 생략한다.Referring to FIG. 4, the terminal 400 of the present invention includes an FFT block 423, a control channel modulator 419 for generating a control channel, and a conjugate operation unit 425 and 427 for uplink transmission. And switching units 421, 433, and 435 for controlling transmission and reception, and an uplink combiner 431 for outputting a control signal and a data signal according to timing on a time axis. It is composed. The other functional blocks shown in FIG. 4 perform the same functions as those of FIG. 1, and thus are omitted here.

상기 공액 연산부들(425, 427)은 FFT블록(423)을 공유하기 위해 공액 연산을 수행한다. 본 발명에서의 상향 송신 방법을 설명하면, 상기 스크램블러(417)로부터 수신된 데이터는 제 1공액 연산부(425)에 의해 공액 연산을 수행하고, FFT처리를 한후 그 결과를 다시 제 2공액 연산부(427)에 의해 공액 연산을 수행하도록 함으로써 IFFT와 동일한 기능을 수행하도록 한다. 상기 공액 연산부들(425, 427)은 송수 신 FFT 제어 신호(Rx/Tx FFT Control)에 의해 제어된다.The conjugate operators 425 and 427 perform a conjugate operation to share the FFT block 423. Referring to the uplink transmission method according to the present invention, the data received from the scrambler 417 performs a conjugate operation by the first conjugate calculating unit 425, performs an FFT process, and then returns the result to the second conjugate calculating unit 427. ) To perform the same function as IFFT. The conjugate operators 425 and 427 are controlled by a transmit / receive FFT control signal (Rx / Tx FFT Control).

상기 제어 채널 변조기(429)는 CQICH와 레인징 채널등의 제어 채널(305)을 생성하여 상향 링크 결합기(431)로 전송한다.The control channel modulator 429 generates a control channel 305 such as a CQICH and a ranging channel, and transmits the generated control channel 305 to the uplink combiner 431.

상기 상향 링크 결합기(431)는 시간축상에서 상향/하향의 FFT/IFFT가 겹치는 3심볼 구간에 제어 채널(305)을 송신하고, 이후 상향 송신 구간에 데이터를 송신하도록 한다. 즉 상기 상향 링크 결합기(431)는 상기 제어 채널(305)이 시작하는 시점이후 3심볼만 할당하도록 하고, 이후 다음 업링크과 다운링크의 변환을 위한 구간(309)까지 상기 제 2공액 연산부(427)로부터 전송된 데이터를 할당한다. 상기 제어 채널 및 데이터 할당은 시간 조정 제어(Time Adjust Control)정보에 의해 제어된다.The uplink combiner 431 transmits a control channel 305 in a three symbol period in which up / down FFT / IFFT overlaps on a time axis, and then transmits data in an uplink transmission period. That is, the uplink combiner 431 assigns only three symbols after the start of the control channel 305, and then the second conjugate calculator 427 until the interval 309 for converting the next uplink and the downlink. Allocate data sent from The control channel and data allocation are controlled by time adjust control information.

본 발명에서는 하나의 FFT를 이용하여 송수신 동작을 수행하므로 다수의 스위칭부(421, 433, 435)를 구비한다. FFT 입력과 출력에는 상향송신/하향수신 관련 제어가 되고 이와 함께 공액 연산부들(425, 427)에는 FFT관련 제어가 이루어진다. 즉, 하향 수신 시에는 FFT가 하향 수신 흐름에 스위칭부가 연결되어 동작하고, 상향 송신 시에는 FFT가 상향 수신 흐름에 스위칭부가 연결되어 동작한다.In the present invention, since the transmission / reception operation is performed using one FFT, a plurality of switching units 421, 433, and 435 are provided. The FFT input and output are controlled for uplink / downlink reception, and the FFT control is performed at the conjugate calculation units 425 and 427. That is, when the downlink reception is performed, the FFT is connected to the downlink receiving flow, and the uplink is connected.

도 5는 도 4의 제어 채널 변조부(429)를 나타낸 블록도이다. 도 5를 참조하면, 제어 채널 변조부(429)는 상향 송신시 첫 3심볼을 할당하기 위한 제어 신호를 생성한다. 상기 제어 채널 변조부(429)는 제어 심볼 맵퍼(Control Symbol Mapper)(501), 스크램블러(Scrambler)(503), IDFT(505)를 포함한다. 상기 제어 심볼 맵퍼(501)와, 상기 스크램블러(503)는 각각 부호화된 제어 신호를 맵핑 및 스크 램블링을 수행한다. 상기 IDFT(505)는 상기 맵핑 및 스크램블링된 제어 신호를 부반송파 N개에 따라 N-Point 이산 푸리에 변환을 수행하여 시간축 데이터를 얻게 된다. 그런후 상기 업링크 결합기(431)에 전송하게 된다. 이 때 제어 채널의 심볼 맵핑은 소프트웨어로 구현되는 상위 레이어의 신호 처리의 결과를 별도의 신호 처리 없이 테이블 룩업(Table Lookup)등으로 수행되며, 실제 사용 부반송파의 수 (N)는 1/5이하로 줄어들고 제어 심볼은 QPSK의 부호 신호로 연산의 많은 부분이 부호 연산 및 덧셈들의 간단한 형태로 표현되므로 요구되는 신호 처리량이 감소한다. 이와 동시에 사용 가능한 신호 처리 시간은 1 프레임에 걸쳐 있으므로 일반적 신호 처리기 혹은 중앙 처리기 (CPU)에서 S/W적으로도 구현 가능하게 된다.5 is a block diagram illustrating the control channel modulator 429 of FIG. 4. Referring to FIG. 5, the control channel modulator 429 generates a control signal for allocating the first three symbols during uplink transmission. The control channel modulator 429 includes a control symbol mapper 501, a scrambler 503, and an IDFT 505. The control symbol mapper 501 and the scrambler 503 perform mapping and scrambling of the encoded control signals, respectively. The IDFT 505 obtains time-axis data by performing N-Point Discrete Fourier Transform on the mapped and scrambled control signals according to N subcarriers. It is then sent to the uplink coupler 431. At this time, the symbol mapping of the control channel is performed by a table lookup, etc., without additional signal processing, as a result of the signal processing of the upper layer implemented by software, and the number of actual subcarriers (N) is 1/5 or less. The control symbol is a code signal of QPSK, and much of the operation is represented in a simple form of sign operations and additions, thereby reducing the required signal throughput. At the same time, the usable signal processing time spans one frame, so it can be implemented in S / W in a general signal processor or a central processor (CPU).

그러면 다음으로 본 발명의 단말에서 각 스위칭부의 제어 신호에 대해 다음의 도 6을 이용하여 설명한다.Next, the control signal of each switching unit in the terminal of the present invention will be described with reference to FIG. 6.

도 6은 본 발명의 단말에서의 제어 신호에 관한 타이밍도를 나타낸 도면이다. 도 6을 참조하면, 안테나(437)의 스위칭 부(435)를 제어하는 안테나 제어는 T1구간에서 하향 수신 처리하도록 하고, T2구간에서 상향 송신 처리를 위해 제어하도록 제어 신호를 생성된다. 또한 상향/하향 FFT 제어는 T3구간에서 하향 수신 처리를 하도록 하고, T4구간에서 상향 송신 처리를 하도록 한다. 여기서 하향 수신 처리 FFT 연산에 따라 상향/하향 FFT 제어는 안테나 제어와 지연(Delay)이 존재하게 된다. 또한 상향 송신 처리는 데이터 심볼에 대한 IFFT가 수행된다.6 is a timing diagram related to a control signal in a terminal of the present invention. Referring to FIG. 6, antenna control for controlling the switching unit 435 of the antenna 437 generates a downlink reception process in the T1 section and generates a control signal to control for uplink transmission processing in the T2 section. In addition, the up / down FFT control allows downlink reception processing in the T3 section and uplink transmission processing in the T4 section. In this case, there is antenna control and delay in the up / down FFT control according to the downlink reception FFT operation. In the uplink transmission process, IFFT is performed on data symbols.

실제 상향 송신 앞 3 심볼은 제어 채널 변조기(429)의 출력이 넘어가고 실제 FFT 출력은 이후 심볼에 대해서만 사용하므로 업링크 결합기(431)가 이에 맞춰 시 간 조정 제어를 수행하게 된다. 즉 상기 업링크 결합기(431)는 정확한 상향 전송 시점으로부터 3 심볼 구간인 T5구간에서 제어 채널 변조기(429)의 출력 신호를 안테나 쪽으로 연결시켜 전송한다. 이후 4번째 심볼부터는 안테나 쪽으로 연결시켜 T6 구간동안 상향 송신 데이터를 전송한다.The uplink combiner 431 performs the time adjustment control accordingly since the output of the control channel modulator 429 goes beyond the output of the control channel modulator 429 and the actual FFT output is used only for the subsequent symbols. That is, the uplink combiner 431 transmits the output signal of the control channel modulator 429 to the antenna in the section T5 of 3 symbol periods from the correct uplink transmission time. Then, the fourth symbol is connected to the antenna to transmit uplink transmission data during the T6 period.

도 7은 상기 제어 채널 변조기(429)에서 신호 처리 타이밍을 나타낸 도면이다. 본 발명의 단말(400)은 이전 프레임에서 제어 채널 할당 정보가 획득된 후 신호 처리가 이루어져 상향 신호를 내보내야 하는 시점에 마치게 된다. OFDMA의 경우, 프레임 전체의 운영 관련 내용은 일반 데이터보다 앞에 내려와야 일반 데이터의 디코딩이 가능하므로 상향의 제어 채널 할당 정보는 이전 프레임의하향 구간의 앞에 실려 내려오게 된다.7 is a diagram illustrating signal processing timing in the control channel modulator 429. After the control channel allocation information is acquired in the previous frame, the terminal 400 of the present invention ends at a time when signal processing is performed and an uplink signal should be emitted. In the case of OFDMA, since the operation-related contents of the entire frame must be lowered before the general data to decode the general data, the uplink control channel allocation information is loaded before the down period of the previous frame.

도 7을 참조하면, 단말(400)은 n번째 다운링크를 수신중에 소정시점(709)에서 n+1번째 제어 채널 할당 정보를 알 수 있다. 그러면 상기 n번째 업링크 프레임 송신시점에서 상기 제어 채널 할당 정보를 획득 할 수 있게 된다. 이때부터 상기 제어 채널 변조기(429)는 제어 채널 신호 처리를 시작하고, 다음 N+1번째 상향 프레임의 송신시작 지점(715)까지 완료하게 된다. 즉 상기 제어 채널 변조기(429)는 완료 시점(715)까지 1 프레임의 시간을 확보 가능하게 된다.Referring to FIG. 7, the terminal 400 may know n + 1th control channel allocation information at a predetermined time point 709 while receiving an nth downlink. Then, the control channel allocation information can be obtained at the time of transmitting the nth uplink frame. At this point, the control channel modulator 429 starts the control channel signal processing and completes the transmission start point 715 of the next N + 1th uplink frame. That is, the control channel modulator 429 can secure the time of one frame until the completion time 715.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해서 정 해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 TDD기반의 OFDMA의 프레임에서 상향 앞 3 심볼을 제어 채널에 고정 할당하는 프레임 구조를 통해 하나의 FFT를 공유하여 단말의 복잡도를 줄일 수 있을 뿐만 아니라 제어 신호를 IDFT를 이용하므로 저전력으로 운용이 가능하게 된다. 또한 각 블록의 사용률(실제 동작 시간/전체 시간)을 끌어올릴 수 있는 효과가 있다.As described above, the present invention can reduce the complexity of the UE by sharing one FFT through a frame structure in which the uplink three symbols are fixedly allocated to the control channel in the frame of the TDD-based OFDMA. Therefore, it is possible to operate at low power. In addition, there is an effect that can increase the utilization (actual operation time / total time) of each block.

Claims (2)

시분할 다중화(Time Division Duplexing; TDD)기반의 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA) 시스템의 단말에 있어서, In a terminal of an Orthogonal Frequency Division Multiple Access (OFDMA) system based on Time Division Duplexing (TDD), 외부로부터 전송된 데이터와, 공액 연산된 상향 전송 데이터를 수신하여 푸리에 변환을 수행하여, 상하향 송수신에 따라 데이터를 처리하는 고속 푸리에 변환부(Fast Fourier Transform : FFT)와,A Fast Fourier Transform (FFT) for receiving data transmitted from the outside and conjugated uplink data and performing Fourier transform to process data according to up and down transmission and reception; 상향 전송시 전송할 데이터에 공액연산을 수행하여 상기 FFT로 전송하고, 상기 FFT의 출력 데이터를 다시 공액연산하는 적어도 하나의 공액 연산부와,At least one conjugate operation unit performing conjugation to data to be transmitted during uplink transmission to the FFT, and conjugating the output data of the FFT again; 현재 상향 데이터 전송시 다음 상향 데이터의 제어 정보를 생성하는 제어 채널 변조기와,A control channel modulator for generating control information of the next uplink data during the current uplink data transmission; 소정 타이밍에 따라 상기 상향 데이터와 상기 제어 정보중 선택적으로 전송하는 업링크 결합기와,An uplink combiner for selectively transmitting the uplink data and the control information according to a predetermined timing; 상기 상하향 송수신 데이터의 경로 제어를 제어하는 적어도 하나의 스위칭부를 포함함을 특징으로 하는 단말.And at least one switching unit for controlling path control of the up / down transmission / reception data. 시분할 다중화(Time Division Duplexing; TDD)기반의 직교 주파수 분할 다중 접속(Orthogonal Frequency Division Multiple Access : OFDMA) 시스템의 단말에서 데이터를 송신하는 방법에 있어서,A method of transmitting data in a terminal of an orthogonal frequency division multiple access (OFDMA) system based on time division duplexing (TDD), 상기 데이터를 공액 연산한 후 푸리에 변환을 수행하는 과정과,Performing a Fourier transform after the data is conjugated; 상기 푸리에 변환된 데이터에 다시 공액연산을 수행하는 과정과,Performing a conjugate operation on the Fourier transformed data again; 미리 수신된 제어 할당 정보를 근거로 다음 상향 데이터의 제어 정보를 생성하는 과정과,Generating control information of the next upstream data based on the received control allocation information; 소정 타이밍에 따라 현재 상향 데이터와 상기 현재 상황 데이터의 다음 상향 데이터의 제어 정보를 선택적으로 전송하는 과정을 포함함을 특징으로 하는 데이터 송신 방법.Selectively transmitting control information of current upstream data and next upstream data of the current context data according to a predetermined timing.
KR1020060029229A 2006-03-30 2006-03-30 Transceiving method and apparatus in orthogonal frequency division multiple access system KR20070098063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060029229A KR20070098063A (en) 2006-03-30 2006-03-30 Transceiving method and apparatus in orthogonal frequency division multiple access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060029229A KR20070098063A (en) 2006-03-30 2006-03-30 Transceiving method and apparatus in orthogonal frequency division multiple access system

Publications (1)

Publication Number Publication Date
KR20070098063A true KR20070098063A (en) 2007-10-05

Family

ID=38804160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060029229A KR20070098063A (en) 2006-03-30 2006-03-30 Transceiving method and apparatus in orthogonal frequency division multiple access system

Country Status (1)

Country Link
KR (1) KR20070098063A (en)

Similar Documents

Publication Publication Date Title
Berardinelli et al. Generalized DFT-spread-OFDM as 5G waveform
US8811141B2 (en) OFDM/OFDMA frame structure for communication systems
JP5247821B2 (en) Method and apparatus for downlink PDSCH power setting
CN102119570B (en) Use the method and system with the relaying of aggregated spectrum
JP5062852B2 (en) Pilot signal transmission method
JP4163941B2 (en) Wireless transmission apparatus and wireless transmission method
US9258802B2 (en) Integrated circuit for controlling a process and integrated circuit comprising circuitry
US20110064070A1 (en) Frequency division multiple access schemes for wireless communication
US20120087393A1 (en) Reference symbol structure for dft spread ofdm system
KR20100075642A (en) Ofdm/ofdma frame structure for communication systems
KR20120132703A (en) Method and apparatus for transmission of dedicated control channel with dedicated reference signal in wireless communication system
WO2007083636A1 (en) Radio transmission device and radio transmission method
KR20110074620A (en) Communication apparatus, communication method, and integrated circuit
US9509473B2 (en) Method and device for sending and receiving a reference signal
JP2008160842A (en) Communications system
JP2009164754A (en) Method of signal multiplexing and transmitting station in radio communication system
JP4611385B2 (en) Wireless communication system and communication apparatus
KR20170043037A (en) Methods and apparatus of repeated transmission for multicarrier wireless communication systems
EP1408642A2 (en) Adaptive allocation for multicarrier spread spectrum transmission
EP1988729A1 (en) Wireless communication base station device and pilot signal disposing method
KR20100078232A (en) A method for transmitting and receiving control channel in a wireless communication system and an apparatus thereof
KR20070098063A (en) Transceiving method and apparatus in orthogonal frequency division multiple access system
KR101285379B1 (en) Sub-carrier mapping method in uplink and Transmitter implementing the same
WO2008094022A1 (en) Method of transmitting scheduling reference signal
CN101296414A (en) Method and device for implementing broadcast multicast service in OFDM system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination