KR20070092362A - Bump structure and chip connecting method using the same - Google Patents

Bump structure and chip connecting method using the same Download PDF

Info

Publication number
KR20070092362A
KR20070092362A KR1020060022397A KR20060022397A KR20070092362A KR 20070092362 A KR20070092362 A KR 20070092362A KR 1020060022397 A KR1020060022397 A KR 1020060022397A KR 20060022397 A KR20060022397 A KR 20060022397A KR 20070092362 A KR20070092362 A KR 20070092362A
Authority
KR
South Korea
Prior art keywords
bump
chip
body portion
main body
anchor protrusion
Prior art date
Application number
KR1020060022397A
Other languages
Korean (ko)
Other versions
KR100775121B1 (en
Inventor
최준식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060022397A priority Critical patent/KR100775121B1/en
Publication of KR20070092362A publication Critical patent/KR20070092362A/en
Application granted granted Critical
Publication of KR100775121B1 publication Critical patent/KR100775121B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices

Abstract

A chip connection method using a bump is provided to form uniformly a metal coupling part in a portion except an anchor protrusion by forming the anchor protrusion in a protruded portion of the upper surface of the main part having a rough surface in a bump. A main part is formed on the surface of a chip by a plating method. An anchor protrusion is formed on the upper surface of the main part by a plating method. A metal coupling part is formed on the upper surface main part including the anchor protrusion by a plating method. A chip in which a bump including the main part and the metal coupling part is formed comes in contact with and is bonded to the metal coupling part of the bump by applying heat and pressure. The main part and the anchor protrusion can be formed on a seed layer formed on the surface of the chip by an electroplating method such that the seed layer is made of the same material as that of the main part.

Description

범프구조 및 범프를 이용한 칩 연결방법{Bump structure and chip connecting method using the same}Bump structure and chip connecting method using the same}

도 1은 일반적인 고밀도 3차원 패키지의 구성을 보인 사시도.1 is a perspective view showing the configuration of a typical high density three-dimensional package.

도 2a에서 도 2g에는 종래 기술에 의한 범프를 이용한 칩 연결방법을 순차적으로 보인 공정상태도.2A to 2G are process state diagrams sequentially showing a chip connection method using bumps according to the prior art.

도 3은 본 발명에 의한 범프를 이용한 칩 연결방법의 바람직한 실시예의 공정을 보인 공정순서도.3 is a process flowchart showing a process of a preferred embodiment of the chip connection method using bumps according to the present invention.

도 4a에서 도 4j는 본 발명의 바람직한 실시예를 보인 공정상태도.4A to 4J are process state diagrams showing a preferred embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

20: 칩 22: 접착층20: chip 22: adhesive layer

24: 씨드층 26: 도금레지스트24: seed layer 26: plating resist

28: 도금윈도우 30: 본체부28: plating window 30: main body

31: 앵커돌기 32: 금속결합부31: anchor projection 32: metal coupling

34: 범프 36: 금속화합물층34: bump 36: metal compound layer

본 발명은 적층되는 칩을 전기적으로 연결하는 범프와 그 연결방법에 관한 것으로, 더욱 상세하게는 범프를 사용하여 적층되는 칩을 서로 전기적으로 연결하는 범프와 그 범프를 이용한 칩연결방법에 관한 것이다.The present invention relates to a bump for electrically connecting chips to be stacked and a method of connecting the same, and more particularly to a bump for electrically connecting chips stacked using a bump and a chip connection method using the bump.

도 1에는 일반적인 고밀도 3차원 패키지의 구성이 사시도로 도시되어 있다. 이에 따르면, 기판(1)의 하면에는 다른 기판(도시되지 않음)에의 실장을 위한 솔더볼(3)이 다수개 구비된다. 상기 기판(1) 상에는 패키지(5)가 솔더볼(7)에 의해 실장되어 있다.1 is a perspective view showing the configuration of a typical high density three-dimensional package. According to this, the lower surface of the substrate 1 is provided with a plurality of solder balls (3) for mounting on another substrate (not shown). The package 5 is mounted on the board | substrate 1 by the solder ball 7.

그리고, 상기 기판(1) 상에는 다수개의 칩(9)이 적층되어 설치될 수도 있는데, 이때 가장 하부의 칩(9)은 솔더볼(11)로 기판(1)에 전기적으로 연결되도록 실장되나, 적층되는 칩(9)과 칩(9)사이는 범프(20)(도 2g참고)를 통해 전기적으로 연결된다.In addition, a plurality of chips 9 may be stacked and installed on the substrate 1, where the lowermost chip 9 is mounted to be electrically connected to the substrate 1 by solder balls 11, but is stacked. The chip 9 and the chip 9 are electrically connected through the bump 20 (see FIG. 2G).

도 2a에서 도 2g에는 칩과 칩 사이의 연결을 위한 범프를 형성하는 과정이 순차적으로 도시되어 있다. 먼저, 범프(20)가 형성될 칩(9)을 크리닝한다. 칩(9)의 표면에 묻어 있는 이물질을 제거하는 것이다. 다음으로, 상기 칩(9)의 일면에 접착층(10)을 형성한다. 상기 접착층(10)은 크롬으로 형성된다.2A to 2G sequentially illustrate the process of forming bumps for the connection between the chip and the chip. First, the chip 9 on which the bumps 20 are to be cleaned is cleaned. It is to remove the foreign matter on the surface of the chip (9). Next, the adhesive layer 10 is formed on one surface of the chip 9. The adhesive layer 10 is formed of chromium.

상기 접착층(10) 상에 구리층(12)을 형성한다. 상기 구리층(12)은 이후에 도금을 위한 씨드층이 된다.(도 2c 참고) 상기 구리층(12)상에 도금리지스트(14)를 도포한다. 상기 도금리지스트(14)는 상기 구리층(12)에 범프(20)가 선택적으로 형성될 수 있도록 하기 위함이다. 도 2d에 도시된 바와 같이 도금리지스트(14)를 형성한 후에는, 범프(20)가 형성될 부분을 선택적으로 제거하여 도금윈도우(15)(도 2e 참고)를 형성한다. 이때, 상기 도금윈도우(15)를 통해서는 구리층(12)이 노출된다.The copper layer 12 is formed on the adhesive layer 10. The copper layer 12 then becomes a seed layer for plating (see FIG. 2C). A plating resist 14 is applied onto the copper layer 12. The plating resist 14 is to allow the bump 20 to be selectively formed on the copper layer 12. After the plating resist 14 is formed as shown in FIG. 2D, the portion where the bump 20 is to be formed is selectively removed to form the plating window 15 (see FIG. 2E). At this time, the copper layer 12 is exposed through the plating window 15.

다음으로, 도 2e에 도시된 바와 같이, 상기 도금윈도우(15)에 구리도금층(16)을 형성한다. 상기 구리도금층(16)은 전해도금을 통해 상기 구리층(12) 상에 형성된다. 그리고, 도 2f에 도시된 바와 같이, 상기 구리도금층(16)의 표면에 주석도금층(18)을 형성한다. 다음으로, 상기 도금리지스트(14)를 제거하면 도 2g에 도시된 바와 같이 범프(20)가 완성된다.Next, as shown in FIG. 2E, a copper plating layer 16 is formed in the plating window 15. The copper plating layer 16 is formed on the copper layer 12 through electroplating. As shown in FIG. 2F, the tin plating layer 18 is formed on the surface of the copper plating layer 16. Next, when the plating resist 14 is removed, the bump 20 is completed as shown in FIG. 2G.

한편, 상기와 같이 범프(20)가 형성된 칩(9)은 범프(20)가 서로 마주보도록 정렬을 하고 열과 압력을 동시에 가해 상기 범프(20)끼리 금속결합하도록 하여 전기적으로 연결하면서 적층된다.On the other hand, as described above, the chip 9 formed with the bumps 20 are stacked while the bumps 20 are aligned to face each other and are subjected to heat and pressure at the same time to allow the bumps 20 to be metal-bonded to be electrically connected.

그러나 상기한 바와 같은 종래 기술에서는 다음과 같은 문제점이 있다.However, the prior art as described above has the following problems.

종래에는 대략 상기 구리도금층(16)을 5㎛로 형성하고, 상기 주석도금층(18)을 1㎛정도 형성하여 범프(20)를 구성하는데, 상기 구리도금층(16)의 표면은 평탄도가 일정하지 않다. 따라서, 상기 구리도금층(16)의 표면에 얇은 두께의 주석도금층(18)을 전체적으로 고른 두께로 형성하는 것은 매우 어렵다.Conventionally, the copper plating layer 16 is formed to have a thickness of about 5 μm, and the tin plating layer 18 is formed to have a thickness of about 1 μm to form a bump 20. The surface of the copper plating layer 16 has a constant flatness. not. Therefore, it is very difficult to form a thin tin plating layer 18 with a uniform thickness as a whole on the surface of the copper plating layer 16.

그리고, 범프(20)끼리 접합을 하는 과정에서 열과 압력이 가해지므로, 상기 구리도금층(16)상에 형성된 주석도금층(18)이 용융되어 용융된 주석이 범프(20)의 중앙부분에서 가장자리로 밀리면서 범프(20)의 접합면에서 구리/주석 금속간화합물층이 일정하고 충분하게 형성되지 못하는 결과를 초래한다.Then, since heat and pressure are applied in the process of bonding the bumps 20 to each other, the tin plating layer 18 formed on the copper plating layer 16 is melted and the melted tin is pushed from the center portion of the bumps 20 to the edges. At the same time, the copper / tin intermetallic compound layer is not formed uniformly and sufficiently at the bonding surface of the bump 20.

따라서, 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로 적층되는 칩 사이를 연결하는 범프를 구성하는 본체부상에 금속결합부를 보다 균일하게 형성하도록 하는 것이다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above, to more uniformly form the metal coupling portion on the body portion constituting the bumps connecting the stacked chips.

본 발명의 다른 목적은 범프의 금속결합부를 형성하는 물질이 범프의 접합과정에서 범프의 가장자리로 밀리는 것을 방지하도록 하는 것이다.Another object of the present invention is to prevent the material forming the metal bond portion of the bump from being pushed to the edge of the bump during the bonding process of the bump.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 씨드층상에 돌출되어 형성되는 본체부와, 상기 본체부의 상면에 돌출되어 형성되는 다수개의 앵커돌기와, 상기 앵커돌기를 포함하는 본체부의 상면에 소정의 두께로 형성되고 대응되는 범프와 결합되는 금속결합부를 포함하여 구성된다.According to a feature of the present invention for achieving the above object, the present invention includes a main body portion protruding on the seed layer, a plurality of anchor protrusions protruding on the upper surface of the main body portion, the anchor projection It is configured to include a metal coupling portion formed on the upper surface of the body portion to a predetermined thickness and coupled to the corresponding bump.

상기 본체부와 앵커돌기는 상기 씨드층과 동일한 재질로 형성되는 것으로, 전해도금으로 형성된다.The body portion and the anchor protrusion are formed of the same material as the seed layer, and are formed of electroplating.

상기 앵커돌기는 상기 본체부의 상면중 돌출된 부분에 형성된다.The anchor protrusion is formed in a protruding portion of the upper surface of the body portion.

상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석으로 형성된다.The body portion and the anchor protrusion are formed of copper, and the metal coupling portion is formed of tin.

본 발명의 다른 특징에 따르면, 본 발명은 칩의 표면에 도금으로 본체부를 형성하는 단계와, 상기 본체부의 상면에 앵커돌기를 도금으로 형성하는 단계와, 상기 앵커돌기를 포함한 상기 본체부의 상면에 금속결합부를 도금으로 형성하는 단계와, 상기 본체부와 금속결합부를 구비하는 범프가 형성된 칩을 범프의 금속결합부가 서로 접촉되게 하여 열과 압력을 가해 접착하는 단계를 포함하여 구성된다.According to another feature of the invention, the present invention comprises the steps of forming a body portion by plating on the surface of the chip, forming an anchor protrusion on the upper surface of the body portion by plating, and a metal on the upper surface of the body portion including the anchor protrusion And forming a coupling part by plating, and bonding the bump-formed chip including the main body part and the metal coupling part by applying heat and pressure to contact the metal coupling part of the bump with each other.

상기 본체부와 앵커돌기는 상기 칩의 표면에 본체부와 동일재질로 형성된 씨드층상에 전해도금으로 형성된다.The body portion and the anchor protrusion are formed by electroplating on a seed layer formed of the same material as the body portion on the surface of the chip.

상기 본체부는 칩의 표면에 구비된 씨드층상에 선택적으로 제거된 도금리지스트를 사용하여 형성된다.The body portion is formed using a plating resist selectively removed on the seed layer provided on the surface of the chip.

상기 앵커돌기는 상기 본체부를 전해도금으로 형성하는 과정에서 도금조건을 조정하여 형성된다.The anchor protrusion is formed by adjusting the plating conditions in the process of forming the body portion by electroplating.

상기 앵커돌기는 상기 금속결합부의 두께의 절반 정도의 값을 가지도록 형성된다.The anchor protrusion is formed to have a value of about half of the thickness of the metal coupling portion.

상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석을 무전해도금하여 형성된다.The body portion and the anchor protrusion are formed of copper, and the metal coupling portion is formed by electroless plating tin.

이와 같은 구성을 가지는 본 발명에 의한 범프구조 및 범프를 이용한 칩 연결방법에서는 범프를 구성하는 본체부상에 금속결합부의 두께를 상대적으로 균일하게 형성할 수 있고, 범프의 접합과정에서 금속결합부가 범프의 외측으로 밀리는 것을 방지하여 범프의 접합면 전체에 걸쳐 금속간화합물층이 균일하게 형성되는 이점이 있다.In the bump structure according to the present invention having such a structure and the chip connection method using the bump, the thickness of the metal coupling portion can be formed relatively uniformly on the main body portion constituting the bump. There is an advantage in that the intermetallic compound layer is uniformly formed over the entire bonding surface of the bumps by preventing them from being pushed outward.

이하 본 발명에 의한 범프구조 및 범프를 이용한 칩 연결방법의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, a preferred embodiment of the bump structure and the chip connection method using the bump according to the present invention will be described in detail with reference to the accompanying drawings.

도 3에는 본 발명에 의한 범프를 이용한 칩 연결방법의 바람직한 실시예의 공정을 보인 공정순서도가 도시되어 있고, 도 4a에서 도 4j에는 본 발명의 바람직한 실시예를 보인 공정상태도가 도시되어 있다.3 is a process flowchart showing a process of a preferred embodiment of a chip connection method using bumps according to the present invention, and a process state diagram showing a preferred embodiment of the present invention is shown in FIGS. 4A to 4J.

도면들에 도시된 바에 따르면, 먼저, 적층이 될 칩(20)을 준비한다. 상기 칩(20)의 표면은 클리닝과정을 통해 이물질이 제거된 것이 바람직하다. 이와 같은 칩(20)이 도 4a에 도시되어 있다.As shown in the figures, first, a chip 20 to be stacked is prepared. The surface of the chip 20 is preferably a foreign matter is removed through a cleaning process. Such a chip 20 is shown in FIG. 4A.

다음으로, 상기 칩(20)의 적어도 일측 표면에는 접착층(22)과 씨드층(24)을 차례로 형성한다. 상기 접착층(22)은 일반적으로 크롬으로 형성하고, 상기 씨드층(24)은 아래에서 설명될 범프(34)의 본체부(30)의 재질과 동일한 재질로 형성하는 것이 바람직하다. 이와 같이 접착층(22)상에 씨드층(24)이 구비된 상태의 칩(20)이 도 4b에 도시되어 있다.Next, the adhesive layer 22 and the seed layer 24 are sequentially formed on at least one surface of the chip 20. The adhesive layer 22 is generally formed of chromium, and the seed layer 24 is preferably formed of the same material as the material of the body portion 30 of the bump 34 to be described below. The chip 20 in which the seed layer 24 is provided on the adhesive layer 22 is illustrated in FIG. 4B.

상기 씨드층(24)상에는 도금리지스트(26)를 형성한다. 상기 도금리지스트(26)가 형성된 씨드층(24) 전체에 도포된 상태가 도 4c에 도시되어 있다. 상기 도금리지스트(26)는 노광과 현상공정을 통해 선택적으로 제거될 수 있다. 즉, 자외선을 선택적으로 조사하여, 자외선에 의해 성질이 변한 부분 또는 그렇지 않은 부분을 선택적으로 제거하여 도 4d에 도시된 바와 같이 도금윈도우(28)를 형성하는 것이다. 상기 도금윈도우(28)를 통해서는 상기 씨드층(24)이 노출된다.The plating resist 26 is formed on the seed layer 24. A state where the plating resist 26 is applied to the entire seed layer 24 is illustrated in FIG. 4C. The plating resist 26 may be selectively removed through an exposure and development process. In other words, by selectively irradiating the ultraviolet rays, the portion where the properties are changed by the ultraviolet rays or the portions that do not change, are selectively removed to form the plating window 28 as shown in FIG. 4D. The seed layer 24 is exposed through the plating window 28.

상기 도금윈도우(28)를 통해 노출된 씨드층(24)상에는 전해도금을 통해 본체부(30)를 형성한다. 상기 본체부(30)는 상기 씨드층(24)과 동일한 재질로 형성하는 것이 바람직하다. 상기 본체부(30)를 형성하는 재료로서, 구리를 예로 들 수 있다. 상기 본체부(30)가 형성된 상태가 도 4e에 도시되어 있다.The body part 30 is formed on the seed layer 24 exposed through the plating window 28 through electroplating. The body portion 30 is preferably formed of the same material as the seed layer 24. Copper is mentioned as a material which forms the said main-body part 30. As shown in FIG. The state in which the main body 30 is formed is shown in FIG. 4E.

상기 본체부(30)는 전해도금에 의해 형성되므로, 그 상면이 상대적으로 거칠게 형성된다. 거칠게 형성된 상기 본체부(30)의 상면에는, 도 4f에 도시된 바와 같 이, 앵커돌기(31)를 형성한다. 상기 앵커돌기(31)는 상기 본체부(30)와 동일한 재질로 형성되는 것이다. 상기 앵커돌기(31)는 일단 상기 본체부(30)를 전해도금으로 형성하고 난 후에 다시 전해도금을 수행하여 형성할 수도 있으나, 공정의 생산성을 고려할 때, 본체부(30)의 형성말기에 도금조건을 조절하여 형성하는 것이 바람직하다.Since the main body 30 is formed by electroplating, its upper surface is formed relatively rough. Roughly formed on the upper surface of the main body portion 30, as shown in Figure 4f, to form an anchor projection (31). The anchor protrusion 31 is formed of the same material as the body portion 30. The anchor protrusion 31 may be formed by performing electroplating again after the main body portion 30 is formed by electroplating. However, when the productivity of the process is considered, plating is performed at the end of the formation of the main body portion 30. It is preferable to form by adjusting conditions.

여기서, 상기 앵커돌기(31)는 본체부(30)의 거칠게 형성된 상면중 상대적으로 돌출된 부분에 형성되도록 하는 것이 바람직한데, 상기 본체부(30)의 높이가 대략 5㎛이고, 앵커돌기(31)의 높이가 대략 0.5㎛가 되도록 하는 것이 좋다.Here, the anchor protrusion 31 is preferably formed in a relatively protruding portion of the roughly formed upper surface of the body portion 30, the height of the body portion 30 is approximately 5㎛, anchor projection 31 It is good to make the height of) become about 0.5 micrometer.

상기 본체부(30)의 상면중 돌출된 부분에 앵커돌기(31)가 형성되도록 하기 위해서는 전해도금시에 전류밀도와 온도조건을 조절하고, 교반작용을 수행하면 된다. In order for the anchor protrusion 31 to be formed on the protruding portion of the upper surface of the main body 30, the current density and temperature conditions may be adjusted during electroplating, and stirring may be performed.

다음으로, 상기 앵커돌기(31)를 포함하는 본체부(30)의 상면에 금속결합부(32)를 형성한다. 상기 금속결합부(32)는 상기 본체부(30)와는 다른 재질인 금속으로 형성하는 것이 바람직하다. 따라서, 상기 금속결합부(32)는 무전해도금방식으로 수행되는 것이 바람직하다. 상기 금속결합부(32)는 본체부(30)가 구리로 형성된 경우에 주석으로 형성되는 것이 바람직하다. 상기 금속결합부(32)가 형성된 상태가 도 4g에 도시되어 있다.Next, the metal coupling portion 32 is formed on the upper surface of the main body portion 30 including the anchor protrusion 31. The metal coupling portion 32 is preferably formed of a metal of a different material from the body portion 30. Therefore, the metal coupling portion 32 is preferably performed by an electroless plating method. The metal coupling portion 32 is preferably formed of tin when the body portion 30 is formed of copper. The state in which the metal coupling portion 32 is formed is shown in FIG. 4G.

상기 금속결합부(32)는 대략 1㎛ 정도의 두께로 형성되는 것이 바람직하다. 상기 금속결합부(32)는 상기 앵커돌기(31)의 사이를 포함하는 상기 본체부(30)의 상면 전체에 형성된다.The metal coupling portion 32 is preferably formed to a thickness of about 1㎛. The metal coupling portion 32 is formed on the entire upper surface of the main body portion 30 including between the anchor projection (31).

상기 금속결합부(32)를 형성한 후에는, 상기 도금리지스트(26)를 제거한다. 상기 도금리지스트(26)가 제거되면, 도 4h에 도시된 바와 같이 범프(34)가 완성된다.After the metal coupling portion 32 is formed, the plating resist 26 is removed. When the plating resist 26 is removed, the bump 34 is completed as shown in FIG. 4H.

다음으로, 위에서 설명한 바와 같이 범프(34)가 완성된 칩(20)은 도 4i에 도시된 바와 같이 범프(34)가 서로 마주보게 정렬된 상태로 적층된다. 즉, 상기 범프(34)가 소정의 열과 압력으로 서로 접착되게 한다. 상기 범프(34)가 접착되는 것은, 상기 범프(34)의 금속결합부(32)가 용융되면서, 금속결합부(32)를 구성하는 금속과 본체부(30)를 구성하는 금속이 서로 금속간결합물을 형성함에 의해 이루어진다.Next, as described above, the chip 20 on which the bump 34 is completed is stacked in a state in which the bumps 34 are aligned to face each other, as shown in FIG. 4I. That is, the bumps 34 are bonded to each other with a predetermined heat and pressure. The bumps 34 are bonded to each other when the metal coupling part 32 of the bump 34 is melted, and the metal constituting the metal coupling part 32 and the metal constituting the main body part 30 intermetallic with each other. By forming a bond.

한편, 상기 범프(34)가 상기 금속결합부(32)가 접촉된 상태에서 열과 압력을 받게 되면, 상기 금속결합부(32)가 용융되는데, 상기 앵커돌기(31)의 존재에 의해 용융된 금속결합부(32)가 범프(34)의 외측으로 밀리는 것을 방지한다. 따라서, 상기 범프(34)가 서로 결합되면서 형성되는 금속화합물층(36)(도 4j참고)이 보다 균일하게 형성될 수 있다. 참고로, 상기 금속화합물층(36)은 본 실시예에서 구리/주석화합물이다.On the other hand, when the bump 34 is subjected to heat and pressure in a state in which the metal coupling portion 32 is in contact, the metal coupling portion 32 is melted, and the metal melted by the presence of the anchor protrusion 31. The engaging portion 32 is prevented from being pushed out of the bump 34. Therefore, the metal compound layer 36 (see FIG. 4J) formed while the bumps 34 are bonded to each other may be formed more uniformly. For reference, the metal compound layer 36 is a copper / tin compound in this embodiment.

그리고, 상기 앵커돌기(31)는 범프(34)의 접착과정에서 용융된 상태의 금속결합부(32)가 범프(34)의 외측으로 유동되는 것을 방지하는 역할을 함과 동시에 금속화합물층(36)을 형성하는데 사용될 수 있다.In addition, the anchor protrusion 31 serves to prevent the metal coupling part 32 in the molten state from flowing out of the bump 34 during the adhesion process of the bump 34, and at the same time, the metal compound layer 36. It can be used to form

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.The rights of the present invention are not limited to the embodiments described above, but are defined by the claims, and various changes and modifications can be made by those skilled in the art within the scope of the claims. It is self-evident.

예를 들면, 본 발명의 범프(34)는 그 본체부(30)와 금속결합부(32)가 구리와 주석이 아닌 다른 금속의 조합에 의해서도 이루어질 수 있다.For example, the bump 34 of the present invention may be formed by a combination of a metal other than the main body portion 30 and the metal coupling portion 32 of copper and tin.

위에서 상세히 설명한 바와 같은 본 발명에 의한 범프구조 및 범프를 사용한 칩 연결방법에서는 다음과 같은 효과를 얻을 수 있다.In the bump structure and the chip connection method using the bump according to the present invention as described in detail above, the following effects can be obtained.

먼저, 본 발명에서는 범프에서 거친 표면을 가지는 본체부의 상면중 돌출된 부분에 앵커돌기를 형성하므로, 앵커돌기를 제외한 부분에는 금속결합부가 상대적으로 균일하게 형성될 수 있다. 따라서, 금속결합부가 범프의 본체부 상면에 균일하게 형성되면서 범프끼리의 접착 특성을 높일 수 있게 되는 효과가 있다.First, in the present invention, since the anchor protrusion is formed on the protruding portion of the upper surface of the main body portion having the rough surface in the bump, the metal coupling portion may be formed relatively uniformly on the portion except the anchor protrusion. Therefore, while the metal bonding portion is uniformly formed on the upper surface of the main body portion of the bumps there is an effect that can improve the adhesion properties between the bumps.

그리고, 본 발명에서는 본체부의 상면에 형성된 앵커돌기가 범프의 접착시에 용융된 금속결합부가 범프의 외측으로 밀리는 것을 방지하는 역할을 하여, 범프와 범프사이의 결합에 금속결합부가 충분히 사용될 수 있도록 한다. 따라서, 범프와 범프가 연결되면서 형성되는 금속화합물층이 범프 연결면 전체에 걸쳐 균일하게 형성되어 범프의 연결특성이 좋아지는 효과가 있다.In the present invention, the anchor protrusion formed on the upper surface of the main body portion prevents the molten metal bonding portion from being pushed out of the bump during adhesion of the bump, so that the metal bonding portion can be sufficiently used for bonding between the bump and the bump. . Therefore, the metal compound layer formed while the bumps and the bumps are connected is uniformly formed over the entire bump connection surface, thereby improving the connection characteristics of the bumps.

Claims (10)

씨드층상에 돌출되어 형성되는 본체부와,A main body portion protruding from the seed layer, 상기 본체부의 상면에 돌출되어 형성되는 다수개의 앵커돌기와,A plurality of anchor protrusions protruding from the upper surface of the main body portion, 상기 앵커돌기를 포함하는 본체부의 상면에 소정의 두께로 형성되고 대응되는 범프와 결합되는 금속결합부를 포함하여 구성됨을 특징으로 하는 범프구조.Bump structure, characterized in that it comprises a metal coupling portion formed on the upper surface of the body portion including the anchor protrusion and having a predetermined thickness and coupled with the corresponding bump. 제 1 항에 있어서, 상기 본체부와 앵커돌기는 상기 씨드층과 동일한 재질로 형성되는 것으로, 전해도금으로 형성됨을 특징으로 하는 범프구조.The bump structure as claimed in claim 1, wherein the main body portion and the anchor protrusion are formed of the same material as the seed layer and formed of an electroplating. 제 1 항 또는 제 2 항에 있어서, 상기 앵커돌기는 상기 본체부의 상면중 돌출된 부분에 형성됨을 특징으로 하는 범프구조.The bump structure as claimed in claim 1 or 2, wherein the anchor protrusion is formed at a protruding portion of the upper surface of the main body portion. 제 3 항에 있어서, 상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석으로 형성됨을 특징으로 하는 범프구조.The bump structure as claimed in claim 3, wherein the main body portion and the anchor protrusion are formed of copper, and the metal coupling portion is formed of tin. 칩의 표면에 도금으로 본체부를 형성하는 단계와,Forming a main body on the surface of the chip by plating; 상기 본체부의 상면에 앵커돌기를 도금으로 형성하는 단계와,Forming an anchor protrusion on the upper surface of the main body by plating; 상기 앵커돌기를 포함한 상기 본체부의 상면에 금속결합부를 도금으로 형성하는 단계와,Forming a metal coupling part on the upper surface of the main body part including the anchor protrusion by plating; 상기 본체부와 금속결합부를 구비하는 범프가 형성된 칩을 범프의 금속결합부가 서로 접촉되게 하여 열과 압력을 가해 접착하는 단계를 포함하여 구성됨을 특징으로 하는 범프를 이용한 칩 연결방법.And bumping the chip-formed chip including the body part and the metal coupling part to be in contact with each other by applying heat and pressure to bond the chip to the bump-forming chip. 제 5 항에 있어서, 상기 본체부와 앵커돌기는 상기 칩의 표면에 본체부와 동일재질로 형성된 씨드층상에 전해도금으로 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.6. The method of claim 5, wherein the main body portion and the anchor protrusion are formed by electroplating on a seed layer formed of the same material as the main body portion on the surface of the chip. 제 6 항에 있어서, 상기 본체부는 칩의 표면에 구비된 씨드층상에 선택적으로 제거된 도금리지스트를 사용하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.7. The method of claim 6, wherein the main body portion is formed using a plating resist selectively removed on the seed layer provided on the surface of the chip. 제 5 항에 있어서, 상기 앵커돌기는 상기 본체부를 전해도금으로 형성하는 과정에서 도금조건을 조정하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.6. The method of claim 5, wherein the anchor protrusion is formed by adjusting plating conditions in the process of forming the body part by electroplating. 제 5 항 내지 제 8 항중 어느 한 항에 있어서, 상기 앵커돌기는 상기 금속결합부의 두께의 절반 정도의 값을 가지도록 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.The bump connecting method according to any one of claims 5 to 8, wherein the anchor protrusion is formed to have a value that is about half the thickness of the metal coupling part. 제 9 항에 있어서, 상기 본체부와 앵커돌기는 구리로 형성되고, 상기 금속결합부는 주석을 무전해도금하여 형성됨을 특징으로 하는 범프를 이용한 칩 연결방법.10. The method of claim 9, wherein the body portion and the anchor protrusion is formed of copper, and the metal coupling portion is a chip connection method using a bump, characterized in that formed by electroless plating tin.
KR1020060022397A 2006-03-09 2006-03-09 Bump structure and chip connecting method using the same KR100775121B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060022397A KR100775121B1 (en) 2006-03-09 2006-03-09 Bump structure and chip connecting method using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022397A KR100775121B1 (en) 2006-03-09 2006-03-09 Bump structure and chip connecting method using the same

Publications (2)

Publication Number Publication Date
KR20070092362A true KR20070092362A (en) 2007-09-13
KR100775121B1 KR100775121B1 (en) 2007-11-08

Family

ID=38689718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022397A KR100775121B1 (en) 2006-03-09 2006-03-09 Bump structure and chip connecting method using the same

Country Status (1)

Country Link
KR (1) KR100775121B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180068931A1 (en) * 2016-09-02 2018-03-08 Samsung Display Co., Ltd. Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3272024B2 (en) * 1992-04-21 2002-04-08 三洋電機株式会社 Display drive element and display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180068931A1 (en) * 2016-09-02 2018-03-08 Samsung Display Co., Ltd. Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device
US10643931B2 (en) * 2016-09-02 2020-05-05 Samsung Display Co., Ltd. Semiconductor chip, electronic device including the same, and method of connecting the semiconductor chip to the electronic device

Also Published As

Publication number Publication date
KR100775121B1 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
US7410090B2 (en) Conductive bonding material fill techniques
US6297553B1 (en) Semiconductor device and process for producing the same
US7719121B2 (en) Microelectronic packages and methods therefor
TWI549204B (en) Manufacturing method of semiconductor device
KR100966774B1 (en) Printed wiring board
KR100430203B1 (en) Semiconductor device and manufacturing method of the same
TWI379624B (en) Printed circuit board and method of producing the same
TW200525666A (en) Bump-on-lead flip chip interconnection
TW200905755A (en) Wafer level package structure and fabrication methods
KR20030067590A (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
JP2009076851A (en) Packaging substrate structure, and method for manufacturing same
KR20100043547A (en) Coreless substrate having filled via pad and a fabricating method the same
KR100393363B1 (en) Semiconductor device and manufacturing method of the same
US8166648B2 (en) Method of manufacturing a wiring substrate
US20100139963A1 (en) Interconnect substrate, method of manufacturing interconnect substrate and semiconductor device
JP2008004924A (en) Manufacturing method of package substrate
US7340829B2 (en) Method for fabricating electrical connection structure of circuit board
JP2016076533A (en) Printed wiring board with bump and method of manufacturing the same
KR20020097036A (en) Packaging substrate for electronic elements and electronic device having packaged structure
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP2004247668A (en) Lamination forming mid wiring member, wiring board, and their manufacturing method
JP2007123443A (en) Circuit board, semiconductor device, and manufacturing method thereof
KR100764668B1 (en) Substrate for mounting flip chip and the manufacturing method thereof
TWI420643B (en) Chip having tsv's, its forming method and a chip stack utilizing the chip
KR100775121B1 (en) Bump structure and chip connecting method using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee