KR20070089506A - Analog switch circuit and method for minimizing on-resistance of a sampling switch - Google Patents

Analog switch circuit and method for minimizing on-resistance of a sampling switch Download PDF

Info

Publication number
KR20070089506A
KR20070089506A KR1020060019642A KR20060019642A KR20070089506A KR 20070089506 A KR20070089506 A KR 20070089506A KR 1020060019642 A KR1020060019642 A KR 1020060019642A KR 20060019642 A KR20060019642 A KR 20060019642A KR 20070089506 A KR20070089506 A KR 20070089506A
Authority
KR
South Korea
Prior art keywords
nmos transistor
sampling
analog
drain
source
Prior art date
Application number
KR1020060019642A
Other languages
Korean (ko)
Other versions
KR100757431B1 (en
Inventor
박희원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060019642A priority Critical patent/KR100757431B1/en
Publication of KR20070089506A publication Critical patent/KR20070089506A/en
Application granted granted Critical
Publication of KR100757431B1 publication Critical patent/KR100757431B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)

Abstract

An analog switch circuit and a method for minimizing on-resistance of a sampling switch are provided to optimize SNDR(Signal to Noise and Distortion Ratio) of a sampling analog signal by minimizing the on-resistance of the sampling switch sampling an analog input signal. A first NMOS transistor(M1) has a drain connected to a power supply voltage line. A second NMOS transistor(M2) has a drain connected to the drain of the first NMOS transistor. A first PMOS transistor(M3) has a source connected to a source of the second NMOS transistor. A first capacitor(C1) is connected to a source of the first NMOS transistor and a gate of the second NMOS transistor. A second capacitor(C2) is connected to a gate of the first NMOS transistor and the source of the second NMOS transistor. A third NMOS transistor(M4) is connected to a drain of the first PMOS transistor. A fourth NMOS transistor(M5) has a drain connected to a source of the third NMOS transistor. A second PMOS transistor(M6) has a source connected to the power supply voltage line and a gate of the third NMOS transistor, and has a drain connected to the source of the third NMOS transistor and the drain of the fourth NMOS transistor, and has a gate connected to a gate of the fourth NMOS transistor.

Description

샘플링 스위치의 온-저항을 최소화하는 방법 및 아날로그 스위치 회로{ANALOG SWITCH CIRCUIT AND METHOD FOR MINIMIZING ON-RESISTANCE OF A SAMPLING SWITCH}ANALOG SWITCH CIRCUIT AND METHOD FOR MINIMIZING ON-RESISTANCE OF A SAMPLING SWITCH}

도1은 종래 기술에 따른 부트스트래핑 회로가 적용된 표본 유지 증폭기의 구성도이다.1 is a block diagram of a sample holding amplifier to which a bootstrapping circuit according to the prior art is applied.

도2는 본 발명의 실시예에 따른 아날로그 스위치 회로의 구성을 나타낸 구성도이다.2 is a block diagram showing the configuration of an analog switch circuit according to an embodiment of the present invention.

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

M1~M6: MOS 트랜지스터 C1, C2: 캐패시터M1 to M6: MOS transistors C1 and C2: capacitors

본 발명은 아날로그 스위치 회로에 관한 것으로서, 특히 샘플링 스위치(Sampling Switch)의 온-저항을 최소화하는 방법 및 아날로그 스위치 회로에 관한 것이다.TECHNICAL FIELD The present invention relates to an analog switch circuit, and more particularly, to a method and an analog switch circuit for minimizing on-resistance of a sampling switch.

일반적으로, 집적 회로(very large scale integrated circuit, VLSI) 공정 기술과 디지털 신호 처리 기술의 발전으로 인하여 아날로그 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기(Analog-to-Digital Converter, ADC)의 요구가 점차 증가되고 있다.In general, due to the development of very large scale integrated circuit (VLSI) process technology and digital signal processing technology, the demand of analog-to-digital converter (ADC) that converts analog signals into digital signals is gradually increasing. It is increasing.

아날로그 디지털 변환기의 성능에 주요 인자로 작용하는 부분은 표본 유지 증폭기(Sample and Hold Amplifier, SHA)이며, 그 표본 유지 증폭기 내에서도 아날로그 입력 신호의 SNDR(signal to noise and distortion ratio)을 결정하는 주요 요소가 샘플링 스위치이다. 이때, 샘플링 스위치의 크기가 클 수록 샘플링 스위치의 온-저항 값이 작아지지만 동시에, 기생 정전용량(Parasitic Capacitance)값이 증가함으로 인해 샘플링 스위치가 턴-온될 때 SNDR을 감소시키게 된다. 따라서, 온-저항을 줄이기 위해서는 샘플링 스위치가 클수록 좋지만, 기생 정전용량에 의한 SNDR의 감소를 줄이려면 샘플링 스위치가 작을 수록 좋기 때문에 이 두 요소들을 적절히 최적화(Trade-off) 해야 한다.A major factor in the performance of analog-to-digital converters is the Sample and Hold Amplifier (SHA), and within that sample-hold amplifier, the key factor in determining the signal to noise and distortion ratio (SNDR) of the analog input signal is Sampling switch. In this case, the larger the size of the sampling switch, the smaller the on-resistance value of the sampling switch, but at the same time, the parasitic capacitance increases, thereby reducing the SNDR when the sampling switch is turned on. Therefore, larger sampling switches are better to reduce on-resistance, but smaller sampling switches are better to reduce the reduction of SNDR due to parasitic capacitance.

이하에서는, 부트스트래핑(bootstrapping) 회로가 적용된 표본 유지 증폭기(Sample and Hold Amplifier, SHA)의 구성을 도1을 참조하여 설명한다.Hereinafter, a configuration of a sample and hold amplifier (SHA) to which a bootstrapping circuit is applied will be described with reference to FIG. 1.

도1은 종래 기술에 따른 부트스트래핑 회로가 적용된 표본 유지 증폭기의 구성도이다.1 is a block diagram of a sample holding amplifier to which a bootstrapping circuit according to the prior art is applied.

도1에 도시한 바와 같이, 부트스트래핑 회로의 출력 신호는 아날로그 입력 신호를 샘플링하는 표본 유지 증폭기의 샘플링 스위치들(MN1, MN2)의 게이트(GT, GC)에 인가된다.As shown in Fig. 1, the output signal of the bootstrapping circuit is applied to the gates GT and GC of sampling switches MN1 and MN2 of the sampling amplifier for sampling the analog input signal.

상기 부트스트래핑 회로는 아날로그 입력 스윙에 따라 샘플링 스위치들(MN1, MN2)의 Vgs를 전원 전압으로 일정하게 유지시키는 회로이다. 즉, 상기 표본 유지 증폭기의 샘플링 스위치들(MN1, MN2)은 상기 부트스트래핑 회로를 통해 샘플링 스위치(MN1, MN2)의 온-저항 값을 일정하게 유지시켜 아날로그 입력 신호를 샘플링한다. 그러나, 상기 부트스트래핑 회로는 정전용량이 큰 다수의 캐패시터들(도시하지 않음) 및 다수의 MOS 트랜지스터들(도시하지 않음)를 사용하기 때문에 상기 부트스트래핑 회로의 크기가 커지는 문제점이 있었다.The bootstrapping circuit maintains a constant Vgs of the sampling switches MN1 and MN2 at a power supply voltage according to an analog input swing. That is, the sampling switches MN1 and MN2 of the sample holding amplifier sample the analog input signal by keeping the on-resistance values of the sampling switches MN1 and MN2 constant through the bootstrapping circuit. However, since the bootstrapping circuit uses a plurality of capacitors (not shown) having a large capacitance and a plurality of MOS transistors (not shown), the bootstrapping circuit has a problem of increasing in size.

따라서, 본 발명의 목적은, 아날로그 입력 신호를 샘플링하는 샘플링 스위치의 온-저항을 최소화함으로써 샘플링 하는 아날로그 신호의 SNDR을 최적화할 수 있는 아날로그 스위치 회로 및 그 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide an analog switch circuit and a method for optimizing the SNDR of an analog signal to be sampled by minimizing the on-resistance of the sampling switch for sampling the analog input signal.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 샘플링 스위치의 온-저항을 최소화하는 방법은, 아날로그 입력 신호를 샘플링하는 샘플링 스위치의 온-저항을 감소시키는 방법에 있어서, 상기 방법은 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 샘플링 스위치에 인가하는 단계로 이루어진다.A method of minimizing the on-resistance of a sampling switch according to an embodiment of the present invention for achieving the above object is a method of reducing the on-resistance of a sampling switch for sampling an analog input signal, wherein the method is performed at a sampling time. And applying at least twice the voltage of the power supply voltage to the sampling switch.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 샘플링 스위치의 온-저항을 최소화하는 방법은, 아날로그 디지털 변환기 내의 표본 유지 증폭기 내에서 아날로그 입력 신호를 샘플링하는 샘플링 스위치의 온-저항을 감소시키는 방법에 있어서, 상기 방법은 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 샘플링 스위치에 인가하는 단계로 이루어진다.A method for minimizing the on-resistance of a sampling switch according to an embodiment of the present invention for achieving the above object is a method of reducing the on-resistance of a sampling switch sampling an analog input signal in a sample holding amplifier in an analog to digital converter. In the method, the method comprises applying a voltage to the sampling switch at least twice the power supply voltage at a sampling time.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 샘플링 스위치의 온-저 항을 최소화하는 아날로그 스위치 회로는, 아날로그 디지털 변환기 내의 표본 유지 증폭기 내에서 아날로그 입력 신호를 샘플링하는 샘플링 스위치에 적용된 아날로그 스위치 회로에 있어서, 상기 아날로그 스위치 회로는 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 표본 유지 증폭기에 인가하는 것을 특징으로 한다.An analog switch circuit for minimizing on-resistance of a sampling switch according to an embodiment of the present invention for achieving the above object is an analog switch circuit applied to a sampling switch for sampling an analog input signal in a sample holding amplifier in an analog to digital converter. Wherein the analog switch circuit applies at least twice the voltage to the sample sustain amplifier at a sampling time.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 샘플링 스위치의 온-저항을 최소화하는 아날로그 스위치 회로는, 전원 전압 라인에 연결된 드레인을 갖는 제1 NMOS 트랜지스터와; 상기 제1 NMOS 트랜지스터의 드레인에 연결된 드레인을 갖는 제2 NMOS 트랜지스터와; 상기 제2 NMOS 트랜지스터의 소스에 연결된 소스를 갖는 제1 PMOS 트랜지스터와; 상기 제1 NMOS 트랜지스터의 소스와, 상기 제2 NMOS 트랜지스터의 게이트에 연결된 제1 커패시터와; 상기 제1 NMOS 트랜지스터의 게이트와, 상기 제2 NMOS 트랜지스터의 소스에 연결된 제2 커패시터와; 상기 제1 PMOS 트랜지스터의 드레인에 연결된 제3 NMOS 트랜지스터와; 상기 제3 NMOS 트랜지스터의 소스에 연결된 드레인을 갖는 제4 NMOS 트랜지스터와; 상기 전원 전압 라인과 상기 제3 NMOS 트랜지스터의 게이트에 연결된 소스를 가지고, 상기 제3 NMOS 트랜지스터의 소스와 상기 제4 NMOS 트랜지스터의 드레인에 연결된 드레인을 가지고, 상기 제4 NMOS 트랜지스터의 게이트에 연결된 게이트를 갖는 제2 PMOS 트랜지스터로 구성된다.An analog switch circuit for minimizing on-resistance of a sampling switch according to an embodiment of the present invention for achieving the above object comprises: a first NMOS transistor having a drain connected to a power supply voltage line; A second NMOS transistor having a drain connected to the drain of the first NMOS transistor; A first PMOS transistor having a source coupled to the source of the second NMOS transistor; A first capacitor connected to a source of the first NMOS transistor and a gate of the second NMOS transistor; A second capacitor connected to a gate of the first NMOS transistor and a source of the second NMOS transistor; A third NMOS transistor connected to the drain of the first PMOS transistor; A fourth NMOS transistor having a drain connected to the source of the third NMOS transistor; A gate having a source connected to the power supply voltage line and a gate of the third NMOS transistor, a drain connected to the source of the third NMOS transistor and a drain of the fourth NMOS transistor, and a gate connected to the gate of the fourth NMOS transistor And a second PMOS transistor.

이하에서는, 전원 전압(VDD)의 2배의 전원 전압(2VDD)을 샘플링 시간에 샘플링 스위치에 인가하여 상기 샘플링 스위치에 연결된 아날로그 스위치 회로의 크기를 최소화하는 동시에 상기 샘플링 스위치의 온-저항 값을 감소시킴으로써, SNDR(signal to noise and distortion ratio)을 최적화 하는 방법 및 아날로그 스위치 회로의 바람직한 실시예를 도2를 참조하여 상세히 설명한다. 본 발명의 아날로그 스위치 회로를 아날로그 입력 신호를 샘플링 하는 표본 유지 증폭기의 샘플링 스위치에 적용하면 그 표본 유지 증폭기의 특성을 향상시킬 수 있다.Hereinafter, the power supply voltage 2VDD twice the power supply voltage VDD is applied to the sampling switch at the sampling time to minimize the size of the analog switch circuit connected to the sampling switch and at the same time reduce the on-resistance value of the sampling switch. By way of example, a preferred embodiment of an analog switch circuit and a method for optimizing signal to noise and distortion ratio (SNDR) will be described in detail with reference to FIG. Application of the analog switch circuit of the present invention to a sampling switch of a sampling amplifier for sampling an analog input signal can improve the characteristics of the sampling amplifier.

도2는 본 발명의 실시예에 따른 아날로그 스위치 회로의 구성을 나타낸 구성도이다. 상기 본 발명의 실시 예에 따른 아날로그 스위치 회로는 아날로그 디지털 변환기 내의 표본 유지 증폭기의 샘플링 스위치뿐만 아니라 아날로그 입력 신호를 샘플링하는 다양한 샘플링 스위치에 적용될 수도 있다. 즉, 본 발명의 실시예에 따른 아날로그 스위치 회로는 다양한 샘플링 스위치의 온-저항을 감소시킴으로써 SNDR을 최적화한다.2 is a block diagram showing the configuration of an analog switch circuit according to an embodiment of the present invention. The analog switch circuit according to the embodiment of the present invention may be applied to various sampling switches for sampling the analog input signal as well as the sampling switch of the sample holding amplifier in the analog to digital converter. That is, the analog switch circuit according to the embodiment of the present invention optimizes the SNDR by reducing the on-resistance of various sampling switches.

이하에서는, 표본 유지 증폭기의 샘플링 스위치에 연결된 아날로그 스위치 회로를 실시예로서 설명한다.In the following, an analog switch circuit connected to the sampling switch of the sampling amplifier is described as an embodiment.

도2에 도시한 바와 같이, 본 발명의 실시예에 따른 아날로그 스위치 회로는, 전원 전압(VDD) 라인에 연결된 드레인을 갖는 제1 NMOS 트랜지스터(M1)와; 상기 제1 NMOS 트랜지스터(M1)의 드레인에 연결된 드레인을 갖는 제2 NMOS 트랜지스터(M2)와; 상기 제2 NMOS 트랜지스터(M2)의 소스에 연결된 소스를 갖는 제1 PMOS 트랜지스터(M3)와; 상기 제1 NMOS 트랜지스터(M1)의 소스와, 상기 제2 NMOS 트랜지스터(M2)의 게이트에 연결된 제1 커패시터(C1)와; 상기 제1 NMOS 트랜지스터(M1)의 게이트와, 상기 제2 NMOS 트랜지스터(M2)의 소스에 연결된 제2 커패시터(C2)와; 상기 제1 PMOS 트랜지스터(M3)의 드레인에 연결된 제3 NMOS 트랜지스터(M4)와; 상기 제3 NMOS 트랜지스터(M4)의 소스에 연결된 드레인을 갖는 제4 NMOS 트랜지스터(M5)와; 상기 전원 전압 라인과 상기 제3 NMOS 트랜지스터(M4)의 게이트에 연결된 소스를 가지고, 상기 제3 NMOS 트랜지스터(M4)의 소스와 상기 제4 NMOS 트랜지스터(M5)의 드레인에 연결된 드레인을 가지고, 상기 제4 NMOS 트랜지스터(M5)의 게이트에 연결된 게이트를 갖는 제2 PMOS 트랜지스터(M6)로 구성된다.As shown in Fig. 2, an analog switch circuit according to an embodiment of the present invention comprises: a first NMOS transistor M1 having a drain connected to a power supply voltage VDD line; A second NMOS transistor M2 having a drain connected to the drain of the first NMOS transistor M1; A first PMOS transistor (M3) having a source coupled to the source of the second NMOS transistor (M2); A first capacitor C1 connected to a source of the first NMOS transistor M1 and a gate of the second NMOS transistor M2; A second capacitor (C2) connected to a gate of the first NMOS transistor (M1) and a source of the second NMOS transistor (M2); A third NMOS transistor M4 connected to the drain of the first PMOS transistor M3; A fourth NMOS transistor M5 having a drain connected to the source of the third NMOS transistor M4; The source voltage line and a source connected to a gate of the third NMOS transistor M4, a source connected to the source of the third NMOS transistor M4, and a drain connected to the drain of the fourth NMOS transistor M5. 4 is composed of a second PMOS transistor M6 having a gate connected to the gate of the NMOS transistor M5.

여기서, 상기 제3 NMOS 트랜지스터(M4)의 드레인은 샘플링 스위치의 게이트(도1의 GT, GC)에 연결되며, 상기 제1 PMOS 트랜지스터(M3)의 드레인과 상기 제3 NMOS 트랜지스터(M4)의 드레인에 걸리는 2VDD 전압은 샘플링 시간 동안에 표본 유지 증폭기(Sample and Hold Amplifier)의 샘플링 스위치(MN1, MN2)의 게이트들(GT, GC)에 인가된다.Here, the drain of the third NMOS transistor M4 is connected to the gates GT and GC of the sampling switch, and the drain of the first PMOS transistor M3 and the drain of the third NMOS transistor M4. The 2VDD voltage applied to is applied to the gates GT and GC of the sampling switches MN1 and MN2 of the sample and hold amplifier during the sampling time.

이하에서는, 본 발명의 실시예에 따른 아날로그 스위치 회로의 구성을 도2를 참조하여 상세히 설명한다.Hereinafter, the configuration of an analog switch circuit according to an embodiment of the present invention will be described in detail with reference to FIG.

먼저, 상기 제1 NMOS 트랜지스터(M1)의 드레인은 전원 전압(VDD) 라인 및 상기 제2 NMOS 트랜지스터(M2)의 드레인에 연결된다. 상기 제1 NMOS 트랜지스터(M1)의 소스는 상기 제1 커패시터(C1)의 톱 노드(top node)(출력단) 및 상기 제2 NMOS 트랜지스터(M2)의 게이트에 연결된다. 여기서, 상기 제1 커패시터(C1)의 하부 노드(bottom node)(입력측)에 클럭 신호(

Figure 112006014963777-PAT00001
)가 인가된다.First, a drain of the first NMOS transistor M1 is connected to a power supply voltage VDD line and a drain of the second NMOS transistor M2. The source of the first NMOS transistor M1 is connected to a top node (output terminal) of the first capacitor C1 and a gate of the second NMOS transistor M2. Here, the clock signal (to the bottom node (input side) of the first capacitor C1)
Figure 112006014963777-PAT00001
) Is applied.

상기 제2 NMOS 트랜지스터(M2)의 드레인은 상기 제1 NMOS 트랜지스터(M1)의 드레인 및 상기 전원 전압 라인(VDD)에 연결된다. 상기 제2 NMOS 트랜지스터(M2)의 게이트는 상기 제1 커패시터(C1)에 연결된다. 상기 제2 NMOS 트랜지스터(M2)의 소스는 상기 제2 커패시터(C2)의 톱 노드와, 상기 제1 NMOS 트랜지스터(M1)의 게이트와, 상기 제1 PMOS 트랜지스터(M3)의 소스에 연결된다. 여기서, 상기 제2 커패시터(C2)의 입력 측에 클럭 신호(Q2)가 인가된다.The drain of the second NMOS transistor M2 is connected to the drain of the first NMOS transistor M1 and the power supply voltage line VDD. The gate of the second NMOS transistor M2 is connected to the first capacitor C1. The source of the second NMOS transistor M2 is connected to the top node of the second capacitor C2, the gate of the first NMOS transistor M1, and the source of the first PMOS transistor M3. Here, the clock signal Q2 is applied to the input side of the second capacitor C2.

상기 제1 PMOS 트랜지스터(M3)의 드레인은 상기 제3 NMOS 트랜지스터(M4)의 드레인 및 샘플링 스위치의 게이트(GT, GC)에 연결된다. 여기서, 상기 제1 PMOS 트랜지스터(M3)의 게이트에 클럭 신호(

Figure 112006014963777-PAT00002
)가 인가된다. 상기 클럭 신호(
Figure 112006014963777-PAT00003
)는 상기 클럭 신호(Q2)의 반전 신호이다.The drain of the first PMOS transistor M3 is connected to the drain of the third NMOS transistor M4 and the gates GT and GC of the sampling switch. Here, a clock signal (a gate of the first PMOS transistor M3)
Figure 112006014963777-PAT00002
) Is applied. The clock signal (
Figure 112006014963777-PAT00003
Is an inversion signal of the clock signal Q2.

상기 제3 NMOS 트랜지스터(M4)의 게이트는 상기 전원 전압(VDD) 라인과, 제2 PMOS 트랜지스터(M6)의 소스에 연결된다. 상기 제3 NMOS 트랜지스터(M4)의 소스는 상기 제2 PMOS 트랜지스터(M6)의 드레인 및 상기 제4 NMOS 트랜지스터(M5)의 드레인에 연결된다.The gate of the third NMOS transistor M4 is connected to the power supply voltage VDD line and the source of the second PMOS transistor M6. The source of the third NMOS transistor M4 is connected to the drain of the second PMOS transistor M6 and the drain of the fourth NMOS transistor M5.

상기 제2 PMOS 트랜지스터(M6)의 드레인은 상기 제3 NMOS 트랜지스터(M4)의 소스와, 상기 제4 NMOS 트랜지스터(M5)의 드레인에 연결된다. 상기 제2 PMOS 트랜지스터(M6)의 게이트는 상기 제4 NMOS 트랜지스터(M5)의 게이트에 연결된다. 여기서, 상기 제2 PMOS 트랜지스터(M6)의 게이트 및 상기 제4 NMOS 트랜지스터(M5)의 게이트에는 클럭 신호(

Figure 112006014963777-PAT00004
)가 인가된다. 상기 클럭 신호(
Figure 112006014963777-PAT00005
)는 상기 클럭 신호(
Figure 112006014963777-PAT00006
)보다 먼저 하이(High)에서 로우(Low)로 변화되는 신호로써, 제2 PMOS 트랜지스터(M6)가 제1 PMOS 트랜지스터(M3) 보다 먼저 턴-온 되게 하기 위한 신호이다.The drain of the second PMOS transistor M6 is connected to the source of the third NMOS transistor M4 and the drain of the fourth NMOS transistor M5. The gate of the second PMOS transistor M6 is connected to the gate of the fourth NMOS transistor M5. Here, the gate of the second PMOS transistor M6 and the gate of the fourth NMOS transistor M5 have a clock signal (
Figure 112006014963777-PAT00004
) Is applied. The clock signal (
Figure 112006014963777-PAT00005
) Is the clock signal (
Figure 112006014963777-PAT00006
This signal is changed from high to low prior to), and is a signal for turning on the second PMOS transistor M6 before the first PMOS transistor M3.

상기 제4 NMOS 트랜지스터(M5)의 소스는 접지 라인(Vss)에 연결된다.The source of the fourth NMOS transistor M5 is connected to the ground line Vss.

따라서, 본 발명의 실시예에 따른 아날로그 스위치 회로는 샘플링 시간 동안에 전원 전압(VDD)의 2배의 전압(2VDD)을 샘플링 스위치(MN1, MN2)의 게이트들(GT, GC))에 인가함으로써, 그 샘플링 스위치(MN1, MN2)의 Vgs 값을 증가시킨다. 즉, 본 발명의 실시예에 따른 아날로그 스위치 회로는, 소수의 커패시터들(C1, C2) 및 소수의 MOS 트랜지스터들(M1~M6)를 사용하기 때문에 기존의 부트스트래핑 회로의 면적보다 작은 면적을 가진다. 또한, 샘플링 스위치(MN1, MN2)의 온-저항 값은 샘플링 스위치(MN1, MN2)의 Vgs의 역수에 비례하므로, 그 Vgs가 크면 온-저항 값은 작아진다. 이때, 작은 샘플링 스위치(MN1, MN2)를 사용하면서 그 샘플링 스위치(MN1, MN2)의 게이트와 소스 사이에 걸리는 전압을 증가시키면 아날로그 입력 신호를 샘플링 할 때, 최적의 성능을 구현할 수 있게 된다.Accordingly, the analog switch circuit according to the embodiment of the present invention applies a voltage 2VDD twice the power supply voltage VDD to the gates GT and GC of the sampling switches MN1 and MN2 during the sampling time. The Vgs value of the sampling switches MN1 and MN2 is increased. That is, the analog switch circuit according to the embodiment of the present invention has an area smaller than that of the existing bootstrapping circuit because it uses a few capacitors C1 and C2 and a few MOS transistors M1 to M6. . Further, since the on-resistance values of the sampling switches MN1 and MN2 are proportional to the inverse of the Vgs of the sampling switches MN1 and MN2, the larger the Vgs, the smaller the on-resistance values. At this time, by using the small sampling switches (MN1, MN2) while increasing the voltage applied between the gate and the source of the sampling switches (MN1, MN2) it is possible to implement the optimum performance when sampling the analog input signal.

이하에서는, 본 발명의 실시예에 따른 아날로그 스위치 회로의 동작을 상세히 설명한다.Hereinafter, the operation of the analog switch circuit according to an embodiment of the present invention will be described in detail.

먼저, 비중첩(Non-Overlapping) 클럭 신호(Q2,

Figure 112006014963777-PAT00007
)을 반복적으로 상기 아날로그 스위치 회로에 인가한다. 이때, 상기 제1 NMOS 트랜지스터(M1)와 제2 NMOS 트랜지스터(M2)는 교번적으로 턴-온된다.First, the non-overlapping clock signal Q2,
Figure 112006014963777-PAT00007
) Is repeatedly applied to the analog switch circuit. In this case, the first NMOS transistor M1 and the second NMOS transistor M2 are alternately turned on.

상기 제1 NMOS 트랜지스터(M1)와 제2 NMOS 트랜지스터(M2)는 교번적으로 턴-온됨으로써 상기 제1 커패시터(C1) 및 상기 제2 커패시터(C2)에 전원 전압(VDD)의 값에 해당하는 전하량이 번갈아 저장된다. 여기서, 제1 및 제2 커패시터들(C1, C2) 에 저장된 전하들은 유지되며, 다음 클럭 신호가 입력될 때 각 캐패시터(C1, C2)의 입력 측(bottom node)에는 전원 전압(VDD)이 걸리고, 출력 측(top node)에는 2배의 전원 전압(VDD)이 걸린다.The first NMOS transistor M1 and the second NMOS transistor M2 are alternately turned on to correspond to a value of a power supply voltage VDD for the first capacitor C1 and the second capacitor C2. The charge is stored alternately. Here, the charges stored in the first and second capacitors C1 and C2 are maintained, and when the next clock signal is input, the power supply voltage VDD is applied to the bottom node of each capacitor C1 and C2. On the output node, the power supply voltage VDD is doubled.

상기 제1 커패시터(C1)와 제2 커패시터(C2)의 출력 측에는 교번적으로 전원 전압(VDD)과 2배의 전원 전압(2VDD)이 걸리며, 제2 커패시터(C2)의 출력 측에 2배의 전원 전압(2VDD)이 걸릴 때 제1 PMOS 트랜지스터(M3)가 턴-온되면서 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)의 게이트에 2배의 전원 전압(2VDD)이 인가된다.The output side of the first capacitor C1 and the second capacitor C2 alternately takes the power supply voltage VDD and twice the power supply voltage 2VDD, and doubles the output side of the second capacitor C2. When the power supply voltage 2VDD is applied, the first PMOS transistor M3 is turned on and a double power supply voltage 2VDD is applied to the gates of the sampling switches MN1 and MN2 of the sample holding amplifier.

한편, 클럭 신호(

Figure 112006014963777-PAT00008
)가 하이(High)일 때 상기 클럭 신호(
Figure 112006014963777-PAT00009
)는 하이(High)가 되고, 이때, 상기 제1 PMOS 트랜지스터(M3)와 제2 PMOS 트랜지스터(M6)는 턴-오프 되며, 제3 NMOS 트랜지스터(M4) 및 제4 NMOS 트랜지스터(M5)가 턴-온된다. 즉, 상기 제3 NMOS 트랜지스터(M4) 및 제4 NMOS 트랜지스터(M5)가 턴-온되면, 상기 제4 NMOS 트랜지스터(M5)의 드레인은 접지(VSS)되고, 제3 NMOS 트랜지스터(M4)의 드레인 및 제1 PMOS 트랜지스터의 드레인이 접지됨으로 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)는 턴-오프된다.Meanwhile, the clock signal (
Figure 112006014963777-PAT00008
Is high, the clock signal (
Figure 112006014963777-PAT00009
) Becomes High, at which time, the first PMOS transistor M3 and the second PMOS transistor M6 are turned off, and the third NMOS transistor M4 and the fourth NMOS transistor M5 are turned off. -On. That is, when the third NMOS transistor M4 and the fourth NMOS transistor M5 are turned on, the drain of the fourth NMOS transistor M5 is grounded VSS, and the drain of the third NMOS transistor M4 is turned on. And the sampling switches MN1 and MN2 of the sample holding amplifier are turned off because the drain of the first PMOS transistor is grounded.

따라서, 본 발명의 실시예에 따른 아날로그 스위치 회로를 통해 다양한 샘플링 스위치의 온-저항 값을 줄일 수 있다. 예를 들면, TSMC 0.13um CMOS 공정을 사용한 실제 설계 결과를 토대로 아날로그 스위치 회로의 성능을 설명하자면, 전원 전압(VDD)이 1.2V, 아날로그 입력 신호의 스윙을 제외한 DC 레벨이 0.6V인 경우, 종래의 비 중첩 클럭 신호(Non-Overlapping clock signal- 0V와 1.2V를 토글링함) 를 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)에 인가할 때 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)의 Vgs는 0.6 V이며, 종래의 부트스트래핑(Bootstrapping) 회로를 사용할 때 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)의 Vgs는 1.2 V이며, 본 발명의 아날로그 스위치 회로를 사용할 때 표본 유지 증폭기의 샘플링 스위치(MN1, MN2)의 Vgs는 1.8 V이다.Therefore, the on-resistance value of various sampling switches can be reduced through the analog switch circuit according to the embodiment of the present invention. For example, the performance of the analog switch circuit based on the actual design results using the TSMC 0.13um CMOS process is described in the case where the power supply voltage (VDD) is 1.2V and the DC level excluding the swing of the analog input signal is 0.6V. When applying a non-overlapping clock signal (toggling between 0V and 1.2V) to the sampling switch (MN1, MN2) of the sampling amplifier, the Vgs of the sampling switch (MN1, MN2) of the sampling amplifier are 0.6 V, the Vgs of the sampling switches MN1 and MN2 of the sample holding amplifier when using a conventional bootstrapping circuit is 1.2 V, and the sampling switch (MN1) of the sampling holding amplifier when using the analog switch circuit of the present invention. , Vgs of MN2) is 1.8V.

따라서, 온-저항(On-Resistance)의 값은 Vgs의 역수에 비례하므로, 종래의 비중첩 클럭 신호(Non-Overlapping clock signal)를 그대로 샘플링 스위치에 인가할 때 샘플링 스위치의 온-저항(On-Resistance)(Ron) 값이 100옴(Ohm)이라 한다면, 종래의 부트스트래핑(Bootstrapping) 회로를 사용할 때 샘플링 스위치의 온-저항 값은 50옴이고, 본 발명의 아날로그 스위치를 사용할 때 샘플링 스위치의 온-저항 값은 30옴이 된다. 즉, 본 발명의 아날로그 스위치 회로를 사용하게 되면, 비중첩 클럭 신호를 그대로 사용하는 회로보다는 면적이 다소 늘어나지만, 샘플링 스위치의 성능은 월등이 향상되며, 본 발명의 아날로그 스위치 회로를 부트스트래핑 회로와 비교했을 때 본 발명의 아날로그 스위치 회로는 부트스트래핑 회로의 면적보다 상대적으로 적은 면적으로 샘플링 스위치를 구동시킬 수 있다.Therefore, since the value of On-Resistance is proportional to the inverse of Vgs, when the conventional non-overlapping clock signal is applied to the sampling switch as it is, the on-resistance of the sampling switch is On-Resistance. If the Resistance (Ron) value is 100 Ohm, the on-resistance value of the sampling switch is 50 ohms when using a conventional bootstrapping circuit, and the ON of the sampling switch is used when the analog switch of the present invention is used. The resistance is 30 ohms. That is, when the analog switch circuit of the present invention is used, the area is slightly increased than the circuit using the non-overlapping clock signal as it is, but the performance of the sampling switch is improved. In comparison, the analog switch circuit of the present invention can drive the sampling switch with an area relatively smaller than that of the bootstrapping circuit.

본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석 되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Those skilled in the art will appreciate that various modifications and variations can be made without departing from the essential features of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명의 실시예에 따른 아날로그 스위치 회로는 샘플링 스위치의 Vgs 값을 증가시킴으로써, 아날로그 스위치 회로의 크기를 증가 시키지 않고서도 샘플링 스위치의 온-저항 값을 감소시킬 수 있는 효과가 있다. 예를 들면, 본 발명의 실시예에 따른 아날로그 스위치 회로는, 기존의 부트스트래핑 회로보다 1/3 수준의 면적을 사용하면서 샘플링 스위치의 온-저항 값은 부트스프래핑 회로를 사용했을 때 보다 60%로 줄일 수 있고, 부트스트래핑 회로를 사용하지 않고 기존 클럭 신호를 그대로 사용했을 때 보다는 30%로 줄일 수 있다. 즉, 동일한 MOS 트랜지스터의 크기(size)를 사용하면서, 샘플링 스위치의 온-저항 값을 최대 30%로 줄일 수 있으므로, 아날로그 입력 신호의 SNDR을 최적화 하여 샘플링 할 수 있다.As described above in detail, the analog switch circuit according to the embodiment of the present invention increases the Vgs value of the sampling switch, thereby reducing the on-resistance value of the sampling switch without increasing the size of the analog switch circuit. There is. For example, in the analog switch circuit according to the embodiment of the present invention, the on-resistance value of the sampling switch is 60% higher than that of the bootstrapping circuit while using one third the area of the conventional bootstrapping circuit. It can be reduced to 30% without using a bootstrapping circuit and using a conventional clock signal as it is. That is, since the on-resistance value of the sampling switch can be reduced to a maximum of 30% while using the same MOS transistor size, the SNDR of the analog input signal can be optimized and sampled.

Claims (9)

아날로그 입력 신호를 샘플링하는 샘플링 스위치의 온-저항을 감소시키는 방법에 있어서, 상기 방법은,A method of reducing the on-resistance of a sampling switch for sampling an analog input signal, the method comprising: 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 샘플링 스위치에 에 인가하는 단계를 포함하는 것을 특징으로 하는 샘플링 스위치의 온-저항을 최소화하는 방법.And applying at least twice the voltage to the sampling switch at a sampling time to the sampling switch. 아날로그 디지털 변환기 내의 표본 유지 증폭기 내에서 아날로그 입력 신호를 샘플링하는 샘플링 스위치의 온-저항을 감소시키는 방법에 있어서, 상기 방법은,A method of reducing the on-resistance of a sampling switch for sampling an analog input signal in a sample holding amplifier in an analog to digital converter, the method comprising: 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 샘플링 스위치에 에 인가하는 단계를 포함하는 것을 특징으로 하는 샘플링 스위치의 온-저항을 최소화하는 방법.And applying at least twice the voltage to the sampling switch at a sampling time to the sampling switch. 아날로그 디지털 변환기 내의 표본 유지 증폭기 내에서 아날로그 입력 신호를 샘플링하는 샘플링 스위치에 적용된 아날로그 스위치 회로에 있어서, 상기 아날로그 스위치 회로는,An analog switch circuit applied to a sampling switch for sampling an analog input signal in a sample holding amplifier in an analog to digital converter, the analog switch circuit comprising: 샘플링 시간에 전원 전압의 적어도 2배의 전압을 상기 표본 유지 증폭기에 인가하는 것을 특징으로 하는 아날로그 스위치 회로.And applying at least twice the voltage of the supply voltage to the sample holding amplifier at a sampling time. 제3항에 있어서, 상기 아날로그 스위치 회로는,The method of claim 3, wherein the analog switch circuit, 상기 2배의 전압을 상기 샘플링 스위치의 게이트에 인가하는 것을 특징으로 하는 아날로그 스위치 회로.And applying said double voltage to the gate of said sampling switch. 전원 전압 라인에 연결된 드레인을 갖는 제1 NMOS 트랜지스터와;A first NMOS transistor having a drain connected to the power supply voltage line; 상기 제1 NMOS 트랜지스터의 드레인에 연결된 드레인을 갖는 제2 NMOS 트랜지스터와; A second NMOS transistor having a drain connected to the drain of the first NMOS transistor; 상기 제2 NMOS 트랜지스터의 소스에 연결된 소스를 갖는 제1 PMOS 트랜지스터와; A first PMOS transistor having a source coupled to the source of the second NMOS transistor; 상기 제1 NMOS 트랜지스터의 소스와, 상기 제2 NMOS 트랜지스터의 게이트에 연결된 제1 커패시터와; A first capacitor connected to a source of the first NMOS transistor and a gate of the second NMOS transistor; 상기 제1 NMOS 트랜지스터의 게이트와, 상기 제2 NMOS 트랜지스터의 소스에 연결된 제2 커패시터와; A second capacitor connected to a gate of the first NMOS transistor and a source of the second NMOS transistor; 상기 제1 PMOS 트랜지스터의 드레인에 연결된 제3 NMOS 트랜지스터와; A third NMOS transistor connected to the drain of the first PMOS transistor; 상기 제3 NMOS 트랜지스터의 소스에 연결된 드레인을 갖는 제4 NMOS 트랜지스터와;A fourth NMOS transistor having a drain connected to the source of the third NMOS transistor; 상기 전원 전압 라인과 상기 제3 NMOS 트랜지스터의 게이트에 연결된 소스를 가지고, 상기 제3 NMOS 트랜지스터의 소스와 상기 제4 NMOS 트랜지스터의 드레인에 연결된 드레인을 가지고, 상기 제4 NMOS 트랜지스터의 게이트에 연결된 게이트를 갖는 제2 PMOS 트랜지스터을 포함하는 것을 특징으로 하는 아날로그 스위치 회로.A gate having a source connected to the power supply voltage line and a gate of the third NMOS transistor, a drain connected to the source of the third NMOS transistor and a drain of the fourth NMOS transistor, and a gate connected to the gate of the fourth NMOS transistor And a second PMOS transistor having the analog switch circuit. 제5항에 있어서, 상기 제3 NMOS 트랜지스터의 드레인은,The method of claim 5, wherein the drain of the third NMOS transistor, 샘플링 스위치의 게이트에 연결되는 것을 특징으로 하는 아날로그 스위치 회로.And an analog switch circuit connected to the gate of the sampling switch. 제5항에 있어서, 상기 아날로그 스위치 회로는,The method of claim 5, wherein the analog switch circuit, 아날로그 입력 신호를 샘플링하는 샘플링 스위치에 적용되는 것을 특징으로 하는 아날로그 스위치 회로.An analog switch circuit, characterized in that applied to a sampling switch for sampling an analog input signal. 제7항에 있어서, 상기 샘플링 스위치는,The method of claim 7, wherein the sampling switch, 표본 유지 증폭기에 적용되는 것을 특징으로 하는 아날로그 스위치 회로.Analog switch circuit, characterized in that applied to the sample holding amplifier. 제8항에 있어서, 상기 표본 유지 증폭기는,The method of claim 8, wherein the sample holding amplifier, 아날로그 디지털 변환기에 적용되는 것을 특징으로 하는 아날로그 스위치 회로.Analog switch circuit, characterized in that applied to analog to digital converter.
KR1020060019642A 2006-02-28 2006-02-28 Analog switch circuit and method for minimizing on-resistance of a sampling switch KR100757431B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019642A KR100757431B1 (en) 2006-02-28 2006-02-28 Analog switch circuit and method for minimizing on-resistance of a sampling switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019642A KR100757431B1 (en) 2006-02-28 2006-02-28 Analog switch circuit and method for minimizing on-resistance of a sampling switch

Publications (2)

Publication Number Publication Date
KR20070089506A true KR20070089506A (en) 2007-08-31
KR100757431B1 KR100757431B1 (en) 2007-09-11

Family

ID=38614491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019642A KR100757431B1 (en) 2006-02-28 2006-02-28 Analog switch circuit and method for minimizing on-resistance of a sampling switch

Country Status (1)

Country Link
KR (1) KR100757431B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2209895B (en) * 1987-09-16 1991-09-25 Philips Electronic Associated A circuit arrangement for storing sampled analogue electrical currents
US5500612A (en) * 1994-05-20 1996-03-19 David Sarnoff Research Center, Inc. Constant impedance sampling switch for an analog to digital converter
JP4588144B2 (en) * 1998-11-10 2010-11-24 川崎マイクロエレクトロニクス株式会社 Sample hold circuit

Also Published As

Publication number Publication date
KR100757431B1 (en) 2007-09-11

Similar Documents

Publication Publication Date Title
US7015841B2 (en) Analog to digital converter circuit of successive approximation type operating at low voltage
US8674863B2 (en) Distributed bootstrap switch
WO2010050515A1 (en) Comparator and analog/digital converter
Chen et al. A high-performance bootstrap switch for low voltage switched-capacitor circuits
US7652600B2 (en) A/D converter comprising a voltage comparator device
US8344759B2 (en) Track and hold circuit
US8130133B2 (en) A/D converter using isolation switches
CN112953503B (en) High-linearity grid voltage bootstrap switch circuit
JP6497089B2 (en) Switch circuit, AD conversion circuit, and integrated circuit
US8810283B2 (en) CMOS transistor linearization method
CN111245413A (en) High-speed high-linearity grid voltage bootstrap switch circuit
GB2270431A (en) Voltage storage circuits
US20020190887A1 (en) Successive comparison analog-to-digital converter
CN110690884A (en) Grid voltage bootstrap switch circuit adopting CMOS transmission gate
Pouya et al. A low-voltage high-speed high-linearity MOSFET-only analog bootstrapped switch for sample-and-hold circuits
JP2005268895A (en) Switching circuit
CN109818485A (en) Reconfigurable low-power and low-power grid guide circuit
US8232904B2 (en) Folding analog-to-digital converter
US7791410B2 (en) Method and system for FET-based amplifier circuits
KR100757431B1 (en) Analog switch circuit and method for minimizing on-resistance of a sampling switch
Andersen et al. A 97mW 110MS/s 12b pipeline ADC implemented in 0.18/spl mu/m digital CMOS
Mohammadi et al. A low-power, bootstrapped sample and hold circuit with extended input ranged for analog-to-digital converters in CMOS 0.18 μm
WO2009153921A1 (en) Analog switch
JP2004228988A (en) Bootstrap circuit
Sathishkumar et al. A low-noise dynamic comparator with offset calibration for CMOS image sensor architecture

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee