KR20070086622A - Dc offset compensation method and device - Google Patents
Dc offset compensation method and device Download PDFInfo
- Publication number
- KR20070086622A KR20070086622A KR1020077014411A KR20077014411A KR20070086622A KR 20070086622 A KR20070086622 A KR 20070086622A KR 1020077014411 A KR1020077014411 A KR 1020077014411A KR 20077014411 A KR20077014411 A KR 20077014411A KR 20070086622 A KR20070086622 A KR 20070086622A
- Authority
- KR
- South Korea
- Prior art keywords
- offset
- correction value
- signal
- offset correction
- amount
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
- H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
본 발명은, 동상 성분 신호 및 직교 성분 신호로 이루어지는 입력 신호에 따라서 서로 직교하는 2개의 반송파를 변조함으로써 송신 신호를 얻는 직교 변조에서 그 송신 신호에 포함되는 DC 오프셋을 보상하는 DC 오프셋 보상 방법 및 DC 오프셋 보상 장치에 관한 것이다. 특히, 상기의 DC 오프셋의 보상을, 송신 신호로부터 구한 DC 오프셋 보정값에 기초하여 실행하는 DC 오프셋 보상 방법 및 DC 오프셋 보상 장치에 관한 것이다. The present invention provides a DC offset compensation method and a DC offset compensation method for compensating a DC offset included in a transmission signal in an orthogonal modulation in which a transmission signal is obtained by modulating two carriers orthogonal to each other according to an input signal consisting of an in-phase component signal and an orthogonal component signal. An offset compensation device. In particular, the present invention relates to a DC offset compensation method and a DC offset compensation device for performing the above DC offset compensation based on a DC offset correction value obtained from a transmission signal.
동상 성분 신호 및 직교 성분 신호로 이루어지는 입력 신호에 따라서 서로 직교하는 2개의 반송파를 변조함으로써 송신 신호를 얻는 직교 변조 시스템은, 다양한 변조 방식이나 신호점 배치를 유연하게 실현 가능하기 때문에, 많은 통신 장치 및 전자 기기에 적용되고 있다. An orthogonal modulation system that obtains a transmission signal by modulating two carriers orthogonal to each other in accordance with an input signal composed of an in-phase component signal and an orthogonal component signal can flexibly realize various modulation schemes and signal point arrangements. It is applied to an electronic device.
도 33은, 직교 변조 시스템의 개략 구성을 도시하는 도면이다. 복소 베이스밴드 신호와 같은 송신 데이터인 직교 변조 시스템(1)에의 입력 신호는, 동상 성분 신호 및 직교 성분 신호로 이루어지고, 각각 상기 2개의 반송파에 대응하는 I채널 및 Q채널에 의해 직교 변조 시스템(1)에 입력된다. 33 is a diagram illustrating a schematic configuration of an orthogonal modulation system. The input signal to the
이 입력 신호는, I채널 및 Q채널에 각각 설치된 D/A 변환기(13I 및 13Q)에 의해 각 채널마다 아날로그 신호로 변환된다. 그리고, 이 아날로그 신호에 의해 상기 2개의 반송파를 직교 변조기(14)에서 변조함으로써 송신 신호를 생성하고, 이 송신 신호를 전력 증폭기(15)를 통하여, 안테나(도시하지 않음)에 공급한다. This input signal is converted into an analog signal for each channel by the D /
이와 같은 직교 변조 시스템에서는, 복소 베이스밴드 신호인 송신 신호를, 아날로그 직교 변조기(QMOD)에 의해 주파수 변환할 때에, 직교 변조 시스템의 계 전체의 아날로그 소자 회로, 예를 들면, 디지털/아날로그 변환기(13I 및 13Q)(이하 「D/A 변환기」라고 기재함)나 직교 변조기(14) 사이의 아날로그 소자 회로에서, 아날로그 영역에서의 승산을 실시하는 회로의 특성의 상위나 변동에 기인하여, DC 오프셋이 송신 신호에 부가되는 경우가 있다. In such an orthogonal modulation system, when converting a transmission signal that is a complex baseband signal by an analog quadrature modulator (QMOD), an analog element circuit of the entire system of the orthogonal modulation system, for example, a digital-to-
이 DC 오프셋은, 주파수 변환 후의 아날로그 송신 신호에 캐리어 리크(불필요파)로서 나타내어지고, 인접 채널에의 누설로 되어 송신 신호의 품질 열화를 초래한다. This DC offset is represented as a carrier leak (unnecessary wave) to the analog transmission signal after frequency conversion, resulting in leakage to an adjacent channel, resulting in deterioration of the transmission signal quality.
종래부터, 이 DC 오프셋을 보상하는 방법의 하나로서, D/A 변환기(13I 및 13Q)와 직교 변환기(14)의 사이에서 부가되는 DC 오프셋의 역 성분을, D/A 변환기(13I 및 13Q)로 입력하기 전의 송신 신호에 미리 가해 둠으로써, DC 오프셋을 상쇄하여 보상하는 방법이 있다. Conventionally, as one of the methods for compensating this DC offset, the inverse component of the DC offset added between the D /
그리고, 상기 DC 오프셋의 상쇄 신호를 생성하기 위해, 직교 변조를 실시한 송신 신호의 일부를 피드백하고, 이 피드백 신호를 해석하여 DC 오프셋을 측정하여 보정하는 방법(예를 들면 하기 특허 문헌 1)이나, 피드백 신호로부터 송신 신호를 감산하여 오차 성분을 추출하고 나서 DC 오프셋을 측정하여 보정하는 방법이 제안되어 있다. Then, in order to generate the offset signal of the DC offset, a part of the transmission signal subjected to orthogonal modulation is fed back, and the feedback signal is analyzed to measure and correct the DC offset (for example,
도 34는, DC 오프셋의 상쇄 신호를 생성하여 오프셋 보상을 행하는 직교 변조 시스템의 구성예를 도시하는 도면이다. 이 구성예에서는, 피드백 신호로부터 송신 신호를 감산하고 오차 성분을 추출하고 나서 DC 오프셋을 측정하여 보정한다.34 is a diagram illustrating an example of a configuration of an orthogonal modulation system that generates a offset signal of DC offset and performs offset compensation. In this configuration example, the transmission signal is subtracted from the feedback signal, the error component is extracted, and then the DC offset is measured and corrected.
이를 위해, 전력 증폭기(15)의 출력을, 방향성 결합기(16)를 통하여 안테나(도시하지 않음)에 공급하고, 방향성 결합기(16)의 모니터 단자로부터 송신 신호의 일부를 피드백시킨다. 그리고 이 피드백된 송신 신호를, 믹서(82), 아날로그/디지털 변환기(이하 「A/D 변환기」라고 기재함)(83), 및 직교 복조기(84)를 통하여 직교 피감시 신호(i 및 q)를 생성하고, DC 오프셋 보정값 추정부(20)에 입력한다.To this end, the output of the
그리고, DC 오프셋 보정값 추정부(20)는, 이 직교 피감시 신호(i, q) 및 상기 입력 신호에 기초하여, DC 오프셋을 보상하기 위한 DC 오프셋 보정값을, 동상 성분 및 직교 성분에 대하여 각각 추정한다. The DC offset correction
이 추정된 DC 오프셋 보정값은, 가산기(12I 및 12Q)에 의해, D/A 변환기에 입력하기 전의 입력 신호의 동상 성분 및 직교 성분에 각각 가해진다. The estimated DC offset correction values are added to the in-phase component and quadrature component of the input signal before inputting to the D / A converter by the
믹서(82)에는, 그 국부 발진 입력에 발진기(81)의 출력이 접속되고, 그 국부 발진 신호에 의해, 방향성 결합기(16)를 통하여 공급되는 송신 신호를 주파수 변환함으로써, 그 송신 신호를 중간 주파 신호로 변환한다. The
A/D 변환기(83)는, 그 중간 주파 신호를 소정 주파수의 클록 신호에 동기한 디지털 신호로 변환한다. The A /
직교 복조기(84)는, 그 디지털 신호를 직교 복조함으로써, 서로 직교하는 I채널 및 Q채널에 각각 대응하는 직교 피감시 신호(i 및 q)를 생성한다. The
DC 오프셋 보정값 추정부(20)는, 예를 들면, 직교 피감시 신호(i 및 q)의 각각을 복소 평면 상에서 평활화함으로써, 이들 신호에 각각 포함되는 오프셋을 구한다. 마찬가지로, 입력 신호의 동상 성분 및 직교 성분의 각각을 복소 평면 상에서 평활화함으로써, 이들 신호에 각각 포함되는 오프셋을 구한다. The DC offset correction
그리고, 직교 피감시 신호(i)로부터 입력 신호의 동상 성분을, 또 직교 피감시 신호(q)로부터 입력 신호의 직교 성분을 입력 신호(I, Q)의 각각으로부터 빼내어, 직교 변조 시스템(1)에 의해 부가되는 오프셋만을 추출하고, 그 역오프셋을 DC 오프셋 보정값으로서 추정한다. Then, the in-phase component of the input signal is extracted from the orthogonal monitored signal i, and the orthogonal component of the input signal is extracted from each of the input signals I and Q from the orthogonal monitored signal q, and the
특허 문헌 1:일본 특허 공개 평10-79692호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 10-79692
특허 문헌 2:일본 특허 공개 2001-237723호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2001-237723
<발명의 개시><Start of invention>
<발명이 해결하고자 하는 과제>Problems to be Solved by the Invention
상기한 바와 같이, DC 오프셋은, 직교 변조 시스템의 계 전체에서의, 아날로그 영역에서의 승산을 실시하는 회로의 특성의 상위나 변동에 기인하여 발생한다. 따라서 변조하는 입력 신호에 따라서 오프셋량이 변동하는 것이 생각된다.As described above, the DC offset occurs due to the difference or variation in the characteristics of the circuit which multiplies in the analog region in the whole system of the orthogonal modulation system. Therefore, it is conceivable that the offset amount varies depending on the input signal to be modulated.
그러나, 상기의 종래의 DC 오프셋의 보상 방법에서는, 피드백 신호를 평활화하여 DC 오프셋 보정값을 생성하기 때문에, 입력 신호의 변동이 DC 오프셋 보정값에 반영되지 않아서, 정밀도 높게 DC 오프셋을 보상할 수 없다고 하는 문제점이 있다.However, in the conventional DC offset compensation method described above, since the DC offset correction value is generated by smoothing the feedback signal, the variation of the input signal is not reflected in the DC offset correction value, so that the DC offset cannot be compensated with high precision. There is a problem.
상기 문제점을 감안하여, 본 발명은, 상기 직교 변조에서 그 송신 신호에 포함되는 DC 오프셋을 정밀도 높게 보상하는 것을 목적으로 한다. In view of the above problems, an object of the present invention is to accurately compensate a DC offset included in the transmission signal in the orthogonal modulation.
<과제를 해결하기 위한 수단>Means for solving the problem
본 출원의 발명자들은, 동상 성분 신호 및 직교 성분 신호로 이루어지는 입력 신호에 따라서 서로 직교하는 2개의 반송파를 변조함으로써 송신 신호를 얻는 직교 변조에서, 그 송신 신호에 포함되는 DC 오프셋이, 상기 입력 신호의 신호 레벨에 따라서 변동하는 것을 발견하고, 이것에 기초하여 본 발명을 착상한 것이다.The inventors of the present application, in orthogonal modulation for obtaining a transmission signal by modulating two carriers orthogonal to each other in accordance with an input signal consisting of an in-phase component signal and an orthogonal component signal, the DC offset included in the transmission signal is The inventors discovered that the signal fluctuates according to the signal level, and the present invention is conceived based on this.
그래서, 본 발명에서는,뒤에 도면을 이용하여 자세하게 설명하는 바와 같이, 상기의 송신 신호로부터 구한 DC 오프셋 보정값에 대하여, 상기 입력 신호의 신호 레벨에 따른 가중치 부여를 행하고, 그 가중치 부여가 이루어진 DC 오프셋 보정값에 기초하여, 상기 DC 오프셋을 보상한다. Therefore, in the present invention, as described in detail later with reference to the drawings, the DC offset correction value obtained from the above-described transmission signal is weighted according to the signal level of the input signal, and the DC offset with the weighting applied thereto. Based on the correction value, the DC offset is compensated.
또한, 본 발명에서는, 입력 신호의 각 신호 레벨에 대응하는 각 DC 오프셋 보정값을 유지한다. 그리고, 입력 신호의 신호 레벨에 따라서 유지된 DC 오프셋 보정값을 읽어내고, 읽어낸 DC 오프셋 보정값에 기초하여, DC 오프셋을 보상한다. In addition, in the present invention, each DC offset correction value corresponding to each signal level of the input signal is maintained. The DC offset correction value held in accordance with the signal level of the input signal is read, and the DC offset is compensated based on the read DC offset correction value.
또한, 본 발명에서는, 입력 신호의 각 신호 레벨로부터 이 각 신호 레벨에 대응하는 각 DC 오프셋 보정값을 산출하는 근사식을 정하고, 이 근사식에 기초하여, 입력 신호의 신호 레벨에 따라서 DC 오프셋 보정값을 산출하고, 산출한 DC 오프셋 보정값에 기초하여,DC 오프셋을 보상한다. Further, in the present invention, an approximation equation for calculating each DC offset correction value corresponding to each signal level from each signal level of the input signal is determined, and based on this approximation equation, the DC offset correction is made in accordance with the signal level of the input signal. The value is calculated and the DC offset is compensated based on the calculated DC offset correction value.
이와 같이 하여, DC 오프셋 보정값을 입력 신호의 신호 레벨에 따라서 가중치 부여하거나, 혹은 변경함으로써, 입력 신호의 변동이 오프셋에 끼치는 영향을 상기 보정값에 반영하여, 정밀도 높게 DC 오프셋을 보상하는 것이 가능하게 된다.In this way, by weighting or changing the DC offset correction value in accordance with the signal level of the input signal, the DC offset can be compensated with high accuracy by reflecting the influence of the variation of the input signal on the offset to the correction value. Done.
도 1은 본 발명의 제1 기본 구성도.1 is a first basic configuration diagram of the present invention.
도 2는 입력 신호 레벨에 대한 DC 오프셋의 특성 그래프.2 is a characteristic graph of DC offset versus input signal level.
도 3은 본 발명의 제2 기본 구성도.3 is a second basic configuration diagram of the present invention.
도 4는 본 발명의 제3 기본 구성도.4 is a third basic configuration diagram of the present invention.
도 5는 본 발명의 제1 실시예에 따른 직교 변조 시스템의 개략 구성도.5 is a schematic structural diagram of an orthogonal modulation system according to a first embodiment of the present invention;
도 6은 도 5에 도시하는 DC 오프셋 보정값 추정부의 구성도(그 1).FIG. 6 is a configuration diagram (No. 1) of the DC offset correction value estimating unit shown in FIG. 5. FIG.
도 7은 도 5에 도시하는 DC 오프셋 보정값 추정부의 구성도(그 2).FIG. 7 is a configuration diagram (No. 2) of the DC offset correction value estimating unit shown in FIG. 5. FIG.
도 8A는, 입력 신호 레벨의 시간 변화를 도시하는 도면.8A is a diagram illustrating a time change of an input signal level.
도 8B는, DC 오프셋 보정값의 시간 변화를 도시하는 도면.8B is a diagram illustrating a time change of the DC offset correction value.
도 8C는, 도 8B의 DC 오프셋 보정값에 대하여 도 8A의 입력 신호 레벨에 따른 가중치 부여를 행한 DC 오프셋 보정값을 도시하는 도면.8C is a diagram showing a DC offset correction value in which weighting is performed according to the input signal level of FIG. 8A with respect to the DC offset correction value in FIG. 8B.
도 9는 본 발명의 제2 실시예에 따른 직교 변조 시스템의 개략 구성도.9 is a schematic structural diagram of an orthogonal modulation system according to a second embodiment of the present invention;
도 10은 입력 신호 레벨의 평균화 처리를 설명하는 도면.10 is a diagram illustrating an averaging process of input signal levels.
도 11은 본 발명의 제3 실시예에 따른 직교 변조 시스템의 개략 구성도.11 is a schematic structural diagram of an orthogonal modulation system according to a third embodiment of the present invention;
도 12는 본 발명의 제4 실시예에 따른 직교 변조 시스템의 개략 구성도.12 is a schematic structural diagram of an orthogonal modulation system according to a fourth embodiment of the present invention.
도 13은 본 발명의 제5 실시예에 따른 직교 변조 시스템의 개략 구성도.13 is a schematic structural diagram of an orthogonal modulation system according to a fifth embodiment of the present invention;
도 14는 도 13에 도시하는 가중치 부여 산출부의 구성도.14 is a configuration diagram of a weighting calculator shown in FIG. 13.
도 15는, 도 14의 가중치 부여량 유지부 내의 가중치 부여량 데이터를 갱신하기 위한 동작을 도시하는 플로우차트. FIG. 15 is a flowchart showing an operation for updating weighted amount data in the weighted amount holding unit of FIG. 14. FIG.
도 16은 본 발명의 제6 실시예에 따른 직교 변조 시스템의 개략 구성도.16 is a schematic structural diagram of an orthogonal modulation system according to a sixth embodiment of the present invention;
도 17은 도 16에 도시하는 가중치 부여 설정부의 구성도.17 is a configuration diagram of a weighting setting unit illustrated in FIG. 16.
도 18은 도 17의 가중치 부여량 유지부 내의 가중치 부여량 데이터를 갱신하기 위한 동작을 도시하는 플로우차트. FIG. 18 is a flowchart showing an operation for updating weighted amount data in the weighted amount holding unit of FIG. 17; FIG.
도 19는 본 발명의 제7 실시예에 따른 직교 변조 시스템의 개략 구성도.19 is a schematic structural diagram of an orthogonal modulation system according to a seventh embodiment of the present invention;
도 20은 도 19에 도시하는 가중치 부여 설정부의 구성도.20 is a configuration diagram of a weighting setting unit illustrated in FIG. 19.
도 21은 각 가중치 부여량을 입력 신호의 주파수에 따라서 조정하기 위한 동작을 도시하는 플로우차트. Fig. 21 is a flowchart showing an operation for adjusting each weighting amount according to the frequency of an input signal.
도 22는 본 발명의 제8 실시예에 따른 직교 변조 시스템의 개략 구성도.22 is a schematic structural diagram of an orthogonal modulation system according to an eighth embodiment of the present invention;
도 23은 도 22에 도시하는 가중치 부여 설정부의 구성도.FIG. 23 is a configuration diagram of a weighting setting unit illustrated in FIG. 22.
도 24는 각 가중치 부여량을 환경 온도에 따라서 조정하기 위한 동작을 도시하는 플로우차트. 24 is a flowchart showing an operation for adjusting each weighting amount in accordance with an environmental temperature.
도 25는 본 발명의 제9 실시예에 따른 직교 변조 시스템의 개략 구성도.25 is a schematic structural diagram of an orthogonal modulation system according to a ninth embodiment of the present invention;
도 26은 도 25에 도시하는 가중치 부여 설정부의 구성도.26 is a configuration diagram of a weighting setting unit illustrated in FIG. 25.
도 27은 각 가중치 부여량을 캐리어수에 따라서 조정하기 위한 동작을 도시하는 플로우차트. 27 is a flowchart showing an operation for adjusting each weighting amount according to the number of carriers.
도 28은 본 발명의 제10 실시예에 따른 직교 변조 시스템의 개략 구성도.28 is a schematic structural diagram of an orthogonal modulation system according to a tenth embodiment of the present invention;
도 29는 본 발명의 제11 실시예에 따른 직교 변조 시스템의 개략 구성도.29 is a schematic structural diagram of an orthogonal modulation system according to an eleventh embodiment of the present invention;
도 30A는 히스테리시스 특성이 없는 DC 오프셋량과 송신 신호 레벨의 관계를 나타내는 그래프.30A is a graph showing a relationship between a DC offset amount without hysteresis characteristics and a transmission signal level.
도 30B는 히스테리시스 특성이 있는 DC 오프셋량과 송신 신호 레벨의 관계를 나타내는 그래프.30B is a graph showing a relationship between a DC offset amount having hysteresis characteristics and a transmission signal level.
도 31은 도 29의 일부분(17)의 개략 구성도.31 is a schematic structural diagram of a
도 32는 본 발명의 제12 실시예에 따른 직교 변조 시스템의 개략 구성도.32 is a schematic structural diagram of an orthogonal modulation system according to a twelfth embodiment of the present invention;
도 33은 직교 변조 시스템의 구성예를 도시하는 도면.33 is a diagram illustrating a configuration example of an orthogonal modulation system.
도 34는 DC 오프셋의 상쇄 신호를 생성하여 오프셋 보상을 행하는 직교 변조 시스템의 구성예를 도시하는 도면.FIG. 34 is a diagram showing an example of the configuration of an orthogonal modulation system for generating offset signal of DC offset and performing offset compensation; FIG.
<부호의 설명><Description of the code>
10:직교 변조부10: orthogonal modulator
20:DC 오프셋 보정값 추정부20: DC offset correction value estimator
30:신호 레벨 검출부30: signal level detector
40:가중치 부여량 산출부40: weight grant amount calculation part
50:가중치 부여 연산부50: weighting calculator
60:DC 오프셋 보정값 유지부60: DC offset correction value holding part
70:DC 오프셋 보정값 산출부 70: DC offset correction value calculation unit
<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>
이하 본 발명의 기본 구성을 설명한다. 도 1은 본 발명의 제1 기본 구성도이다. Hereinafter, the basic configuration of the present invention. 1 is a first basic configuration diagram of the present invention.
도시한 바와 같이, 본 발명에 따른 DC 오프셋 보상 장치는, 동상 성분 신호 및 직교 성분 신호로 이루어지는 입력 신호에 따라서, 직교 변조부(10)가 서로 직교하는 2개의 반송파를 변조한 피변조 신호인 송신 신호로부터 DC 오프셋 보정값을 추정하는 DC 오프셋 보정값 추정부(20)와, 입력 신호의 신호 레벨을 검출하는 신호 레벨 검출부(30)와, 신호 레벨에 따라서 DC 오프셋 보정값에 대한 가중치 부여량을 산출하는 가중치 부여량 산출부(40)와, DC 오프셋 보정값에 대하여 가중치 부여량에 따른 가중치 부여를 행하는 가중치 부여 연산부(50)를 구비하고, 이와 같이 가중치 부여된 DC 오프셋 보정값에 기초하여, 송신 신호에 포함되는 DC 오프셋을 보상한다. As shown, the DC offset compensator according to the present invention transmits a modulated signal obtained by modulating two carrier waves orthogonal to each other by the
도 2는, 본 출원의 발명자들의 실험에 의해 판명된, 직교 변조 시스템에의 입력 신호 레벨에 대한, 변조된 송신 신호에 포함되는 DC 오프셋의 특성이다. 도시하는 바와 같이, 직교 변조된 송신 신호에 포함되는 DC 오프셋은, 반송파를 변조하는 입력 신호의 신호 레벨에 따라서 변동한다. 이와 같은 현상이 발생하는 것은, 입력 신호 레벨의 차이가, 도 33이나 도 34에 도시한 D/A 변환기(13I, 13Q) 등을 비롯한 아날로그 회로의 동작 환경을 변동시키고 있는 것이 원인으로 생각된다.2 is a characteristic of the DC offset included in the modulated transmission signal relative to the input signal level to the quadrature modulation system, as determined by the inventors' experiments. As shown, the DC offset included in the orthogonal modulated transmission signal varies with the signal level of the input signal for modulating the carrier wave. The occurrence of such a phenomenon is considered to be caused by the difference in the input signal levels varying the operating environment of analog circuits including the D /
따라서, 도 1에 도시하는 기본 구성에 의해, DC 오프셋을 보상하기 위한 DC 오프셋 보정값에 대하여, 입력 신호의 신호 레벨에 따른 가중치 부여를 행함으로써, 입력 신호의 신호 레벨에 따라서 변동하는 DC 오프셋을 정밀도 높게 보상하는 것이 가능하게 된다. Therefore, according to the basic configuration shown in FIG. 1, the DC offset that changes in accordance with the signal level of the input signal is assigned by weighting the DC offset correction value for compensating the DC offset according to the signal level of the input signal. It becomes possible to compensate with high precision.
도 3에 본 발명의 제2 기본 구성도를 나타낸다. 도시한 바와 같이, 본 발명에 따른 DC 오프셋 보상 장치는, 입력 신호의 신호 레벨을 검출하는 신호 레벨 검출부(30)와, 입력 신호의 각 신호 레벨에 대응하는 각 DC 오프셋 보정값을 유지하는 DC 오프셋 보정값 유지부(60)를 구비하고, 입력 신호의 신호 레벨에 따라서 읽어낸 DC 오프셋 보정값에 기초하여, 송신 신호에 포함되는 DC 오프셋을 보상한다. 이와 같은 구성에 의해서도, 입력 신호의 신호 레벨에 따라서 DC 오프셋 보정값을 변경하여, DC 오프셋을 정밀도 높게 보상하는 것이 가능하게 된다. 3 shows a second basic configuration diagram of the present invention. As shown, the DC offset compensator according to the present invention includes a
도 4에 본 발명의 제3 기본 구성도를 도시한다. 도시한 바와 같이, 본 발명에 따른 DC 오프셋 보상 장치는, 입력 신호의 신호 레벨을 검출하는 신호 레벨 검출부(30)와, 소정의 근사식에 기초하여 신호 레벨에 따라서, DC 오프셋 보정값을 산출하는 DC 오프셋 보정값 산출부(70)를 구비하고, 입력 신호의 신호 레벨에 따라 산출한 DC 오프셋 보정값에 기초하여, 송신 신호에 포함되는 DC 오프셋을 보상한다. 이와 같은 구성에 의해서도, 입력 신호의 신호 레벨에 따라서 DC 오프셋 보정값을 변경하여, DC 오프셋을 정밀도 높게 보상하는 것이 가능하게 된다. 4 shows a third basic configuration diagram of the present invention. As shown, the DC offset compensation device according to the present invention calculates a DC offset correction value in accordance with the signal
이하, 첨부하는 도면을 참조하여 본 발명의 실시예를 설명한다. 도 5는, 본 발명의 제1 실시예에 따른 직교 변조 시스템의 개략 구성도이다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. 5 is a schematic structural diagram of an orthogonal modulation system according to a first embodiment of the present invention.
직교 변조 시스템(1)은, 예를 들면 복소 베이스밴드 신호와 같은 송신 데이터를 입력 신호로서 수신하고, 이와 같은 입력 신호에 의해, 서로 직교하는 2개의 반송파를 변조하고, 그 변조 신호인 송신 신호를 생성한다. The
입력 신호는, 동상 성분 신호 및 직교 성분 신호로 이루어지고, 각각 상기 2개의 반송파에 대응하는 I채널 및 Q채널에 의해 직교 변조 시스템(1)에 입력된다.The input signal consists of an in-phase component signal and an orthogonal component signal, and is input to the
이 입력 신호는, I채널 및 Q채널에 각각 설치된 D/A 변환기(13I 및 13Q)에 의해, 채널마다 아날로그 신호로 변환된다. 그리고, 직교 변조기(14)는 각 아날로그 신호에 의해 상기 2개의 반송파를 변조하여, 송신 신호(변조 신호)를 생성한다. 이 송신 신호는 전력 증폭기(15)를 통하여 안테나(도시하지 않음)에 공급된다. This input signal is converted into an analog signal for each channel by the D /
전력 증폭기(15)의 출력과 안테나(도시하지 않음)의 사이에는, 방향성 결합기(16)가 접속되어 있고, 방향성 결합기(16)는 그 모니터 단자로부터 송신 신호의 일부를 취출하여, 믹서(82)에 입력한다. Between the output of the
믹서(82)에는, 발진기(81)로부터의 국부 발진 신호에 의해, 방향성 결합기(16)를 통하여 공급되는 송신 신호를 중간 주파수 신호로 주파수 변환하여, A/D 변환기(83)에 입력한다. The
A/D 변환기(83)는, 그 중간 주파 신호를 소정 주파수의 클록 신호(도시하지 않음)에 동기한 디지털 신호로 변환한다. The A /
직교 복조기(84)는, 그 디지털 신호를 직교 복조함으로써, 서로 직교하는 I채널 및 Q채널에 각각 대응하는 베이스밴드의 직교 피감시 신호(i 및 q)를 생성한다. The
그리고, DC 오프셋 보정값 추정부(20)는, 이 피드백 신호에 기초하여, DC 오프셋을 보상하기 위한 DC 오프셋 보정값을 추정한다. The DC offset correction
또한,이하의 DC 오프셋 보정값 추정부(20)의 간단한 설명을 위해, D/A 변환 기(13I 및 13Q)의 각 입력으로부터 전력 증폭기(15)에 이르는 구간을 「포워드계」라고 기재하고, 또 방향성 결합기(16)의 모니터 단자로부터 A/D 변환기(83)의 입력에 이르는 구간을 「피드백계」라고 기재하는 것으로 한다. In addition, for brief description of the DC offset
도 6은, DC 오프셋 보정값 추정부(20)의 개략 구성도이다. 6 is a schematic configuration diagram of the DC offset correction
도시한 바와 같이 DC 오프셋 보정값 추정부(20)는, 직교 피감시 신호(i 및 q)를 개별로 복소 평면 상에서 평활화하는 적분기(21-1)와, 한쪽의 입력에 적분기(21-1)의 출력이 접속되고 다른쪽의 입력에 보상되어야 할 오프셋 분의 목표값인 「0」이 설정되는 감산기(22)와, 감산기(22)의 출력이 입력되는 지연기(23-1)와, 한쪽의 입력에 감산기(22)의 출력이 접속되고 다른쪽의 입력에 지연기(23-1)의 출력이 접속되는 감산기(24)와, 감산기(24)의 출력에 종속 접속된 공역 연산부(25)와, 한쪽의 입력에 공역 연산부(25)의 출력이 접속되는 승산기(26)와, 한쪽의 입력에 감산기(22)의 출력이 접속되고 다른쪽의 입력에 승산기(26)의 출력이 접속된 승산기(27)와, 한쪽의 입력에 승산기(27)의 출력이 접속되고 다른쪽의 입력에 스텝 사이즈(μ1)가 공급되는 승산기(28)와, 승산기(28)의 출력이 승산기(26)의 다른쪽의 입력에 접속된 지연기(23-2)와, 승산기(28)의 출력으로부터 오프셋 보정값 벡터를 산출하는 보정값 산출부(29)를 구비하여 구성된다. As shown, the DC offset
이와 같이 구성되는 DC 오프셋 보정값 추정부(20)의 동작을 이하에 설명한다. The operation of the DC offset correction
적분기(21-1)는, 직교 피감시 신호(i 및 q)를 복소 평면 상에서 평활화함으로써, 이들 직교 피감시 신호(i 및 q)에 포함되는 오프셋을 추출한다. 감산기(22) 는, 시계열 n의 순으로, 상기 목표값 「0」에 대한 이들 오프셋의 편차 Rxoffset [n]을 구한다. The integrator 21-1 extracts the offsets included in these orthogonal monitored signals i and q by smoothing the orthogonal monitored signals i and q on a complex plane. The
지연기(23-1) 및 감산기(24)는, 이와 같이 하여 구해진 편차 Rxoffset [n-1]와, Rxoffset[n]의 사이의 증가분 δ[n](=Rxoffset [n]-Rxoffset[n-1])을 시계열 n의 순으로 구한다. 공역 연산부(25)는, 이 증가분 δ[n]에 대하여 복소 평면 상에서 공역인 공역 증가분 δ[n]'을 구한다. The retarder 23-1 and the
한편, 지연기(23-2)는, 오프셋 보상 벡터 CMP[n]를 유지하고, 승산기(26)에, 선행하여 구해진 오프셋 보상 벡터 CMP[n-1]를 부여한다. 승산기(26)는, 이 선행하는 오프셋 보상 벡터 CMP[n-1]와 상기 δ[n]'의 외적 u[n]을 시계열 n의 순으로 구한다.On the other hand, the delay unit 23-2 holds the offset compensation vector CMP [n] and gives the multiplier 26 a previously obtained offset compensation vector CMP [n-1] . The
이와 같은 외적 u[n]은, 수학적으로 상기 오프셋 보상 벡터 CMP[n-1]과 증가분 δ[n]의 내적에 등가이므로, 이하 간단하게 하기 위해 간단히 「내적 u[n]」이라고 기재하는 것으로 하고, 초기값u[0]으로서, ej0가 설정되는 것으로 가정한다. Since the external product u [n] is mathematically equivalent to the internal product of the offset compensation vector CMP [n-1] and the increment δ [n] , it is simply described as "internal product u [n] " for simplicity. It is assumed that e j0 is set as the initial value u [0] .
승산기(27 및 28)는, 그 내적 u[n] 및 상기 편차 Rxoffset [n]과, 소정의 스칼라량인 스텝 사이즈(μ1)에 대하여, 다음 수학식 1로 표현되는 외적에, 오프셋 보상 벡터 CMP[n]를 순차적으로 갱신한다. The
보정값 승산부(29)는, 승산기(28)에 의해 부여된 오프셋 보상 벡터 CMP[n]와, 이 오프셋 보상 벡터 CMP[n]에 선행하는 오프셋 보상 벡터 CMP[n-1]에 기초하여 설정된 오프셋 보정값 벡터 Txoffset [n]에 대하여 다음 수학식 2로 표현되는 외적(=Txoffset[n+1])에, 그 오프셋 보정값 벡터 Txoffset [n]를 갱신한다. Correction
DC 오프셋 보정값 추정부(20)는, 상기 DC 오프셋 보정값인 오프셋 보정값 벡터 Txoffset [n]를, 후술한 가중치 부여 연산부(50)를 통하여, 가산기(12I 및 12Q)에 출력한다. The DC offset correction
가산기(12I 및 12Q)는, 이 오프셋 보정값 벡터 Txoffset [n]의 동상 성분 및 직교 성분을, 입력 신호의 동상 성분 신호 및 직교 성분 신호에 각각 가산하여 D/A 변환기(13I 및 13Q)에 인도한다.
여기에서, 상기 오프셋 보상 벡터 CMP[n-1]는, 보정값 산출부(29)를 통하여 포워드계에 선행하여 적용된 오프셋 보정값 벡터 Txoffset [n-1]가 갱신되어야 할 값을 의미한다. Here, the offset compensation vector CMP [n-1] means a value to which the offset correction value Tx offset [n-1] applied in advance of the forward system through the
또한, 증가분 δ[n]는, 이와 같은 오프셋 보정값 벡터 Txoffset [n-1]에 대신하여, 오프셋 보정값 벡터 Txoffset [n]가 포워드계에 적용됨으로써, 피드백계에 발생하는 편차 Rxoffset[n]의 변동분을 의미한다. Increment δ [n] is a deviation Rx offset generated in the feedback system by applying the offset correction value vector Tx offset [n] to the forward system instead of the offset correction value vector Tx offset [n-1] . It means the change of [n] .
즉, 상기 오프셋 보상 벡터 CMP[n-1]와 증가분 δ[n]의 내적 u[n]는, 포워드계 및 피드백계의 이상량의 총합 φ의 코사인 값에 상당하고, 이 값은 이들 이상량의 편차나 변동에 적응한 값으로 적절하게 갱신된다. That is, the dot product u [n] of the offset compensation vector CMP [n-1] and the increment δ [n] corresponds to the cosine value of the sum φ of the ideal amounts of the forward system and the feedback system, and this value is the deviation of these abnormal amounts. B) it will be updated accordingly with the values adapted to the change.
따라서, 이와 같이 생성되는 상기 오프셋 보정값 벡터 Txoffset [n]는, 상기 수학식 1 및 2로 표현된 바와 같이, 편차 Rxoffset [n]와 내적 u[n]의 곱의 기대치를 최소화하도록 갱신된다. Therefore, the offset correction value Tx offset [n] generated as described above is updated to minimize the expected value of the product of the deviation Rx offset [n] and the dot product u [n] , as represented by
게다가, 이 오프셋 보정값 벡터 Txoffset [n]는, 이 피드백계의 이상량의 편차나 변동에 유연하면서도 안정적으로 적응한 값으로 유지된다고 하는 이점을 갖는다. In addition, this offset correction value vector Tx offset [n] has the advantage that it is maintained at a value which is flexible and stably adapted to the deviation or variation in the abnormal amount of the feedback system.
또한, 도 6에 도시하는 DC 오프셋 보정값 추정부(20)에서는, 상기 목표값으로서 「0」이 부여되어 있다. 그러나, 도 5 및 도 7에서 도시한 바와 같이, DC 오프셋 보정값 추정부(20)는 입력 신호를 수신하고, 입력 신호에 포함되는 직류성분을 검출하는 적분기(21-2)에 의해 목표값이 부여되는 점에서, 반송파 신호의 성분이 잔류하는 피변조파를 생성하는 장치에도 적용가능하다. 이하 후술하는 실시예에서 DC 오프셋 보정값 추정부(20)는, 도 6 및 도 7에 도시하는 구성 중 어느 것을 사용해도 된다. In the DC offset correction
도 5로 되돌아가서, 직교 변조 시스템(1)은, 상기의 입력 신호의 신호 레벨(예를 들면 전력값이나 진폭값)을 검출하는 신호 레벨 검출부(30)와, 검출된 신호 레벨에 따라서 상기 오프셋 보정값 벡터 Txoffset[n](이하, 간단히 「오프셋 보정값」이라고 기재함)에 대한 가중치 부여량을 산출하는 가중치 부여량 산출부(40)와, 이 가중치 부여량에 의해 오프셋 보정값에 가중치 부여를 행하는 가중치 부여 연산부(50)를 구비한다. Returning to FIG. 5, the
도 2를 참조하여 설명한 바와 같이, 직교 변조된 송신 신호에 포함되는 DC 오프셋은, 반송파를 변조하는 입력 신호의 신호 레벨에 따라서 변동하므로, 이들 신호 레벨 검출부(30), 가중치 부여량 산출부(40) 및 가중치 부여 연산부(50)에 의해, DC 오프셋 보정값에 대하여 입력 신호의 신호 레벨에 따른 가중치 부여를 행함으로써, 종래보다도, 송신 신호에 포함되는 DC 오프셋에 가까운 DC 오프셋 보정값을 이용하여, 오프셋 보상하는 것이 가능하게 된다. As described with reference to FIG. 2, since the DC offset included in the orthogonal modulated transmission signal varies depending on the signal level of the input signal for modulating the carrier wave, these signal
도 8A 내지 도 8C는, 본 발명에 따른 DC 오프셋 보정값의 가중치 부여를 설명하는 도면이며, 여기에 도 8A는 입력 신호 레벨의 시간 변화를 도시하는 도면이며, 도 8B는 DC 오프셋 보정값 추정부(20)에 의해 추정되는 DC 오프셋 보정값의 시간 변화를 도시하는 도면이며, 도 8C는, 도 8B의 DC 오프셋 보정값에 대하여 도 8A의 입력 신호 레벨에 따른 가중치 부여를 행한 DC 오프셋 보정값을 도시하는 도면이다. 8A to 8C are diagrams illustrating weighting of the DC offset correction values according to the present invention, where FIG. 8A is a diagram showing a time change of the input signal level, and FIG. 8B is a DC offset correction value estimating unit. It is a figure which shows the time change of the DC offset correction value estimated by (20), and FIG. 8C shows the DC offset correction value which weighted the DC offset correction value of FIG. 8B according to the input signal level of FIG. 8A. It is a figure which shows.
전술한 바와 같이, 신호 레벨 검출부(30)는 입력 신호의 전력값이나 진폭값 에 상당하는 신호 레벨을 검출한다. 송신 데이터로서 통상의 변조 신호가 부여되어 있는 경우, 검출되는 신호 레벨은 도 8A에 도시한 바와 같이 시간적으로 변화된다. As described above, the
한편,DC 오프셋 보정값 추정부(20)에 의해 도 6 및 도 7을 참조하여 설명한 바와 같이 추정되는 DC 오프셋 보정값은, 직교 피감시 신호(i 및 q)가 적분기(21-1)에 의해 적분되고, 이들 신호의 길이 구간 평균으로부터 구해지기 때문에, 도 8B에 도시한 바와 같이 시간적 변동이 적은 신호값으로 된다. On the other hand, the DC offset correction value estimated by the DC offset
그래서, 도 8A와 같이 검출된 신호 레벨에 따른 가중치 부여량을, 도 5에 도시되어 있는 바와 같이 가중치 부여량 산출부(40)가 산출하고, 이 가중치 부여량에 의해, 가중치 부여 연산부(50)가 도 8B에 도시하는 DC 오프셋 보정값에 가중치 부여를 행함으로써, 가산기(12I 및 12Q)에 의해 입력 신호에 가해지는 DC 오프셋 보정값을, 도 8C와 같이 입력 신호 레벨에 따라서 변동시키고, 이와 같은 가중치 부여가 이루어진 DC 오프셋 보정값을 최종적인 오프셋 보정량으로서 오프셋 보상한다. Thus, as shown in FIG. 5, the weighting
또한, 도 5에 도시하는 지연기(11I 및 11Q)는, 신호 레벨 검출부(30)가 입력 신호의 신호 레벨을 검출하고, 가중치 부여량 산출부(40)가 신호 레벨에 따른 가중치 부여량을 산출하기 위해 각각 요하는 처리 시간만큼, 입력 신호를 지연시키기 위하여 설치된다. In the
도 9는, 본 발명의 제2 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 가중치 부여량 산출부(40)에 의해 산출되는 가중치 부여량은, 입력 신호의 각 신호 레벨에 따라서 일의적으로 결정할 수 있는 것에 대하여, 실제로 송신 신호에 포함되는 DC 오프셋은, 그때 그때의 미지의 요인의 영향에 의해 동일한 입력 신호 레벨에 대하여 변동이 발생하는 것이 고려된다. 따라서, 본 실시예에서는 가중치 부여량 산출부(40)가 가중치 부여량을 산출하는 기준으로 되는 입력 신호 레벨에 대하여 평균화 처리를 행하고, DC 오프셋 보정값의 가중치 부여를 완만하게 행한다. 9 is a schematic structural diagram of an orthogonal modulation system according to a second embodiment of the present invention. While the weighting amount calculated by the weighting
이를 위해, 직교 변조 시스템(1)은, 신호 레벨 검출부(30)와 가중치 부여량 산출부(40) 사이에, 신호 레벨 검출부(30)에 의해 검출되는 입력 신호 레벨을 소정의 평균 구간(기간)에서 평균화하고 그 평균값을 출력하는 신호 레벨 평균 산출부(31)를 구비한다. To this end, the
신호 레벨 평균 산출부(31)는, 도 10의 곡선(90)에 도시한 바와 동일한 신호 레벨을 신호 레벨 검출부(30)로부터 입력했을 때, 이 신호 레벨을 소정의 평균 구간에서 평균하여, 그 평균값(91)을 가중치 부여량 산출부(40)에 출력한다. When the signal level
도 11은, 본 발명의 제3 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 본 실시예에서는, 입력 신호 레벨에 대하여 평균화 처리를 행하는 것에 대신하여, 가중치 부여량 산출부(40)가 산출하는 가중치 부여량을 소정의 평균 구간에서 평균화 처리를 행하고, DC 오프셋 보정값에 대하여, 그 평균값에 따른 가중치 부여를 행한다. 11 is a schematic structural diagram of an orthogonal modulation system according to a third embodiment of the present invention. In the present embodiment, instead of performing an averaging process on the input signal level, the weighting amount calculated by the weighting
이를 위해, 직교 변조 시스템(1)은, 가중치 부여량 산출부(40)와 가중치 부여 연산부(50) 사이에, 가중치 부여량 산출부(40)에 의해 산출되는 가중치 부여량을 소정의 평균 구간(기간)에서 평균화하고 그 평균값을 출력하는 가중치 부여량 평균 산출부(32)를 구비한다. To this end, the
도 12는, 본 발명의 제4 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 12 is a schematic structural diagram of an orthogonal modulation system according to a fourth embodiment of the present invention.
전술한 도 2를 참조하면 알 수 있는 바와 같이, 입력 신호의 신호 레벨 변화에 의해 발생하는 DC 오프셋의 변동은, 그 DC 오프셋의 진폭 방향 및 위상 방향의 쌍방에서 발생하고 있다. As can be seen with reference to FIG. 2 described above, the variation in the DC offset caused by the change in the signal level of the input signal occurs in both the amplitude direction and the phase direction of the DC offset.
본원 발명에서 기재되는 실시예에서의 DC 오프셋 보정값의 가중치 부여는, DC 오프셋의 진폭 방향 및 위상 방향의 어느 한쪽에 대하여 행해도 되고, 또 그 쌍방에 행해도 된다. The weighting of the DC offset correction value in the Example described in this invention may be performed with respect to either the amplitude direction of a DC offset and a phase direction, and may be performed both.
또한,DC 오프셋 보정값의 가중치 부여를 위상 방향에 대하여 행함으로써 그 위상을 회전시키기 위해서는, 도 12에 도시한 바와 같이, 가중치 부여량 산출부(40)가 동상 성분(I) 및 직교 성분(Q)을 갖는 복소 가중치 부여량(Wi, Wq)을 산출하고, 가중치 부여 연산부로서의 복소 승산부(51)에 의해 DC 오프셋 보정값에 상기 복소 가중치 부여량을 복소 승산하도록 해도 된다. 이 때 예를 들면 복소 가중치 부여량(Wi, Wq)은, 다음 수학식 3 및 4에 의해 부여되는 것으로 해도 된다. In addition, in order to rotate the phase by weighting the DC offset correction value in the phase direction, as shown in FIG. 12, the weighting
여기에서 r은 DC 오프셋의 진폭 방향에 따른 가중치 부여량이며, φ는 위상 방향에 따른 가중치 부여량이다. Here, r is a weighting amount along the amplitude direction of the DC offset, φ is a weighting amount along the phase direction.
도 13은 본 발명의 제5 실시예에 따른 직교 변조 시스템의 개략 구성도이며, 도 14는 도 13에 도시하는 가중치 부여 산출부(40)의 구성도이다. 본 실시예에서는, 가중치 부여량 산출부(40)는, 입력 신호의 각 신호 레벨에 대응한 각 가중치 부여량 데이터를 유지하고 있고, 신호 레벨 검출부(30)가 출력하는 신호 레벨에 따라서, 이 신호 레벨에 대응하여 유지된 가중치 부여량 데이터를 출력한다. FIG. 13 is a schematic configuration diagram of an orthogonal modulation system according to a fifth embodiment of the present invention, and FIG. 14 is a configuration diagram of the
또한, 본 실시예에서는, 신호 송신 중에, 송신 신호에 포함되는 DC 오프셋의 오프셋량을 측정하고, 이 오프셋량이 최소로 되도록, 가중치 부여량 산출부(40) 내에 유지되는 각 가중치 부여량을 갱신한다. In the present embodiment, during the signal transmission, the offset amount of the DC offset included in the transmission signal is measured, and each weighting amount held in the
이를 위해, 가중치 부여량 산출부(40)는, 입력 신호의 각 신호 레벨에 대응한 각 가중치 부여량 데이터를 유지하기 위한 가중치 부여량 유지부(41)와, 가중치 부여량 유지부(41)에 유지되는 가중치 부여량 데이터를 갱신하기 위한 가중치 부여량 갱신부(42)와, 송신 신호에 포함되는 DC 오프셋의 오프셋량을 측정하기 위한 오프셋량 측정부(43)를 구비하고 있다. To this end, the
가중치 부여량 유지부(41)는, 입력 신호의 각 신호 레벨에 대응하는 읽어내기 어드레스를 입력하기 위한 제1 어드레스 입력부(a)와, 제1 어드레스 입력부에 입력된 어드레스에서 유지되는 가중치 부여량을 읽어내고, 가중치 부여 연산부(50)에 출력하기 위한 제1 데이터 포트(b)와, 가중치 부여량 갱신부(42)에 의해 지정되는 기입 어드레스를 입력하기 위한 제2 어드레스 입력부(c)와, 가중치 부여량 갱신 부(42)가 출력하는 가중치 부여량을 입력하고, 제2 어드레스 입력부에 입력된 어드레스에 유지하기 위한 제2 데이터 포트(d)를 적어도 구비하는, 듀얼 포트 메모리 또는 멀티 포트 메모리이다. The weighting
가중치 부여량 갱신부(42)는, 오프셋량 측정부(43)에 대하여, 직교 복조기(84)로부터 수신한 상기 직교 피감시 신호(i 및 q)에 포함되는 DC 오프셋량을 측정하도록 명령하기 위한 수신 DC 오프셋 측정 명령 신호를 출력하고, 이 오프셋량 측정부(43)가 측정한 DC 오프셋량을 수신한다. The weighting
또한, 가중치 부여량 갱신부(42)는, 상기 DC 오프셋 보정값 추정부(20)에 의한 DC 오프셋 보정값의 추정을 지시하기 위한 DC 오프셋 보정값 갱신 명령 신호를, DC 오프셋 보정값 추정부(20)에 출력한다. In addition, the weighting
상기 오프셋량 측정부(43)는, 상기 수신 DC 오프셋 측정 명령 신호를 수신 하면, 직교 복조기(84)로부터 수신한 직교 피감시 신호(i 및 q)에 포함되는 DC 오프셋을 측정하여 가중치 부여량 갱신부(42)에 출력한다. When the offset
오프셋량 측정부(43)는, 직교 피감시 신호(i 및 q)의 적분값, 또는 이들 적분값과 입력 신호(I, Q)의 적분값의 차분을, 직교 피감시 신호(i 및 q)에 포함되는 DC 오프셋량을 측정한다. The offset
DC 오프셋 보정값 추정부(20)는, DC 오프셋 보정값 갱신 명령 신호를 수신 하면,DC 오프셋 보정값의 추정을 행하고, 새롭게 갱신된 DC 오프셋 보정값을 가중치 부여 연산부(50)에 출력한다. Upon receiving the DC offset correction value update command signal, the DC offset correction
도 15는, 도 14의 가중치 부여량 유지부(41)에 유지되는 가중치 부여량 데이 터를 갱신하기 위한 동작을 도시하는 플로우차트이다. FIG. 15 is a flowchart showing an operation for updating the weighted amount data held in the weighted
스텝 S10에서, 가중치 부여량 갱신부(42)는, DC 오프셋 보정값 추정부(20)에, DC 오프셋 보정값 갱신 명령 신호를 출력한다. 이 신호를 수신한 DC 오프셋 보정값 추정부(20)는, 출력하는 DC 오프셋 보정값을 최신의 값으로 갱신한다. In step S10, the weighting
스텝 S11에서, 가중치 부여량 갱신부(42)는, 가중치 부여량 유지부(41) 중 어느 하나의 어드레스에 유지되는 가중치 부여량 데이터, 즉 입력 신호 중 어느 하나의 신호 레벨에 대응하는 가중치 부여량 데이터(이하, 「1점의 가중치 부여량 데이터」라고 기재함)에 대한 갱신 허가를 행한다. In step S11, the weighting
스텝 S12에서, 가중치 부여량 갱신부(42)는, 상기 어드레스에 액세스하고, 이 1점의 가중치 부여량 데이터를, 소정의 미소 스텝 분만큼 증가 또는 저감시키고 재차 가중치 부여량 유지부(41)에 기입하여 갱신한다. In step S12, the weighting
또한, 가중치 부여량 갱신부(42)에 의한 가중치 부여량 데이터의 갱신 방향(증가 또는 저감)의 결정은, 최초의 일회의 갱신을 증가 및 저감 중 어느 한쪽으로 행한 후, 다음 스텝에서 측정되는 DC 오프셋량을 관찰하고, 이 오프셋량이 감소하는 방향으로 자동적으로 설정한다. In addition, the determination of the update direction (increase or decrease) of the weighting amount data by the weighting
이와 같이 갱신된 1점의 가중치 부여량 데이터는, 대응하는 신호 레벨의 입력 신호가 인가되었을 때, 이 신호 레벨이 읽어내기 어드레스로서 읽어 내어져서, 가중치 부여 연산부(50)에서 오프셋 보정용 가중치 부여에 적용된다. 이 경우, 가중치 부여량 데이터의 갱신은, 송신 신호에 포함되는 DC 오프셋에 변동을 부여하게 된다.The weighted amount data of one point updated in this way is read as an address to be read when the input signal of the corresponding signal level is applied, and is applied to the offset correction weighting in the
그래서, 스텝 S13에서, 가중치 부여량 갱신부(42)는, 오프셋량 측정부(43)에 수신 DC 오프셋 측정 명령 신호를 출력하고, 오프셋량 측정부(43)로부터 최신의 DC 오프셋량을 취득한다. In step S13, the weighting
스텝 S14에서, 스텝 S13에서 취득한 오프셋량이, 상기 1점의 가중치 부여량 데이터의 변동에 대하여 최소값으로 되는지의 여부를 판정한다. 그 오프셋량이 최소값으로 되는 경우에는, 이 1점의 가중치 부여량 데이터에 대한 데이터 갱신을 정지하고(스텝 S15), 최소값이 아닌 경우에는 스텝 S12로 되돌아가서, 이 1점의 가중치 부여량 데이터의 갱신을 반복한다. In step S14, it is determined whether or not the offset amount acquired in step S13 becomes the minimum value with respect to the variation of the weighting amount data of the one point. If the offset amount becomes the minimum value, data update for this one-point weighting amount data is stopped (step S15). If the offset amount is not the minimum value, the process returns to step S12 to update the weighting amount data for this one point. Repeat.
스텝 S13에서 측정한 오프셋량이 최소값으로 되는지의 여부의 판정은, 예를 들면, 전 회의 루프의 스텝 S13에서 측정한 오프셋량과 금회의 루프에서 측정한 오프셋량을 비교하여, 전회의 비교까지 연속하여 감소하고 있었던 오프셋량이 증대로 바뀌어, 극소값으로 된 것인지의 여부를 판정함으로써 행하는 것으로 해도 된다. The determination of whether or not the offset amount measured in step S13 becomes the minimum value is, for example, comparing the offset amount measured in step S13 of the previous loop with the offset amount measured in the current loop, and continuing until the last comparison. It may be performed by determining whether or not the offset amount that has decreased is increased to a minimum value.
그리고 스텝 S16 및 스텝 S17에서, 가중치 부여량 유지부(41)에 유지되는 모든 가중치 부여량 데이터에 대하여 스텝 S11 내지 S15를 반복한다. 이것에 의해, 입력 신호의 각 신호 레벨에 대응하는 각 가중치 부여 데이터에 대한 갱신이 행해진다. In step S16 and step S17, steps S11 to S15 are repeated for all the weighting amount data held in the weighting
도 16은 본 발명의 제6 실시예에 따른 직교 변조 시스템의 개략 구성도이며, 도 17은 도 16에 도시하는 가중치 부여 산출부(40)의 구성도이다. 본 실시예에서는, 상기 제5 실시예와 마찬가지로, 가중치 부여량 산출부(40)는, 입력 신호의 각 신호 레벨에 대응한 각 가중치 부여량 데이터를 유지하고 있고, 신호 레벨 검출 부(30)가 출력하는 신호 레벨에 따라서, 이 신호 레벨에 대응하여 유지된 가중치 부여량 데이터를 출력하는 점에서 공통되지만, 이 가중치 부여량 데이터를, 직교 변조 시스템(1)의 신호 송신 전에, 트레이닝 신호를 사용하여 사전에 설정하는 점에서 상이하다. FIG. 16 is a schematic structural diagram of an orthogonal modulation system according to a sixth embodiment of the present invention, and FIG. 17 is a structural diagram of the
이를 위해, 가중치 부여량 산출부(40)는, 상기 가중치 부여량 유지부(41)와, 가중치 부여량 유지부(41)에 유지되는 가중치 부여량 데이터를 설정하기 위한 가중치 부여량 설정부(44)와, 상기 오프셋량 측정부(43)를 구비하고 있다. To this end, the weighting
가중치 부여량 설정부(44)는, 오프셋량 측정부(43)에, 직교 복조기(84)로부터 수신한 상기 직교 피감시 신호(i 및 q)에 포함되는 DC 오프셋량을 측정하도록 명령하기 위한 수신 DC 오프셋 측정 명령 신호를 출력하고, 이 오프셋량 측정부(43)가 측정한 DC 오프셋량을 수신한다. The weighting
또한 가중치 부여량 설정부(44)는, 직교 변조 시스템(1)에 입력 신호(송신 데이터)를 입력하는 송신측 장치(도시하지 않음)에 대하여, 신호 레벨이 변화되는 변조 신호인 통상의 송신 데이터 대신에, 무변조이면서도 신호 레벨이 일정한 무변조 신호인 트레이닝 신호를 입력시키기 위한 무변조 설정 신호를 출력한다. In addition, the weighting
도 18은, 도 17의 가중치 부여량 유지부(41)에 유지되는 가중치 부여량 데이터를 갱신하기 위한 동작을 도시하는 플로우차트이다. FIG. 18 is a flowchart showing an operation for updating the weighted amount data held in the weighted
스텝 S20에서, 직교 변조 시스템(1)은, 송신측 장치(도시하지 않음)에 의해 생성되는 통상의 송신 데이터를 입력한다. In step S20, the
그리고 스텝 S21에서, 가중치 부여량 설정부(44)는, 오프셋량 측정부(43)에 수신 DC 오프셋 측정 명령 신호를 출력하고, 상기 변조 신호에 포함되는 DC 오프셋량(X)을 취득한다. In step S21, the weighting
다음으로, 스텝 S22에서, 가중치 부여량 설정부(44)는, 송신측 장치(도시하지 않음)에 상기 무변조 설정 신호를 출력한다. 이에 따라 송신측 장치(도시하지 않음)는, 변조 신호인 통상의 송신 데이터 대신에, 일정 신호 레벨의 무변조 신호인 트레이닝 신호를 직교 변조 시스템(1)에 입력한다. Next, in step S22, the weighting
스텝 S23에서, 가중치 부여량 설정부(44)는, 오프셋량 측정부(43)에 수신 DC 오프셋 측정 명령 신호를 출력하고, 상기 트레이닝 신호가 입력되었을 때의 DC 오프셋량(Y)을 취득한다. In step S23, the weighting
스텝 S24에서, 가중치 부여량 설정부(44)는, 스텝 S23에서 측정된 DC 오프셋량(Y)과 스텝 S21에서 측정된 DC 오프셋량(X)의 차분을 산출하고, 트레이닝 신호가 갖는 신호 레벨에 대응하는 가중치 부여 데이터로서, 그 차분을 가중치 부여량 유지부(41)에 저장한다. In step S24, the weighting
그리고 스텝 S25 및 S26에 의해, 트레이닝 신호의 신호 레벨을 바꾸면서 모든 신호 레벨에 대하여 스텝 S23 내지 S24를 반복하고, 각 신호 레벨에 대응하는 가중치 부여 데이터를 가중치 부여량 유지부(41)에 저장한다. In steps S25 and S26, steps S23 to S24 are repeated for all signal levels while changing the signal level of the training signal, and the weighting
도 19는 본 발명의 제7 실시예에 따른 직교 변조 시스템의 개략 구성도이며, 도 20은 도 19에 도시하는 가중치 부여 산출부(40)의 구성도이다. 본 실시예에서는, 상기 가중치 부여량 산출부(40)는, DC 오프셋 보정값의 각 가중치 부여량을 상기 입력 신호의 주파수에 따라서 조정한다. FIG. 19 is a schematic configuration diagram of an orthogonal modulation system according to a seventh embodiment of the present invention, and FIG. 20 is a configuration diagram of the
이를 위해 도 20에 도시한 바와 같이, 가중치 부여 산출부(40)는, 입력 신호의 복수의 주파수의 각각에 대하여, 입력 신호의 각 신호 레벨에 대응하는 가중치 부여량 데이터를 유지하는 복수의 가중치 부여량 유지부(41)를 구비하고 있다. 각 가중치 부여량 유지부(41)는, 입력 신호의 각 주파수에 각각 대응하여 가중치 부여량 데이터를 유지하는 복수의 메모리 등의 유지 수단으로 구성되어 있다. To this end, as shown in FIG. 20, the
그리고, 가중치 부여 산출부(40)는, 직교 변조 시스템(1)에 송신 데이터를 입력하는 송신측 장치(도시하지 않음)로부터, 입력 신호의 주파수를 나타내는 주파수 정보를 수신하고, 이 주파수 정보에 대응하는 가중치 부여량 유지부(41)를 이루는 메모리를 선택하도록 절환하기 위한 절환 제어부(45)와, 절환 제어부(45)에 의해 선택된 가중치 부여량 유지부(41)의 메모리의 어드레스 입력부에, 읽어내기 어드레스인 신호 레벨 검출부(30)의 레벨 신호를 절환하여 접속하기 위한 어드레스 절환부(46)와, 선택된 메모리의 데이터 출력부를 절환하여 가중치 부여 연산부(50)에 접속하기 위한 데이터 절환부(47)를 구비한다. The
도 21은, 각 가중치 부여량을 입력 신호의 주파수에 따라서 조정하기 위한 동작을 도시하는 플로우차트이다. 21 is a flowchart showing an operation for adjusting each weighting amount in accordance with the frequency of an input signal.
스텝 S30에서, 도 20의 가중치 부여 산출부(40)의 절환 제어부(45)는, 상기 송신측 장치(도시하지 않음)로부터, 입력 신호의 주파수를 나타내는 주파수 정보를 수신한다. 그리고 주파수에 변경이 있는 경우에는, 스텝 S31에서, 도 20의 절환 제어부(45)는, 수신한 주파수 정보에 대응하는 가중치 부여량 유지부(41)를 이루는 상기 메모리를 선택하고, 이것을 어드레스 절환부(46) 및 데이터 절환부(47)에 의 해, 도 19의 신호 레벨 검출부(30)의 레벨 신호 출력부 및 가중치 부여 연산부(50)의 입력부에 각각 접속한다. In step S30, the switching
도 22는 본 발명의 제8 실시예에 따른 직교 변조 시스템의 개략 구성도이며, 도 23은 도 22에 도시하는 가중치 부여 산출부(40)의 구성도이다. 본 실시예에서는, 상기 가중치 부여량 산출부(40)는, DC 오프셋 보정값의 각 가중치 부여량을, 직교 변조 시스템(1)에 의한 직교 변조가 행해지는 환경 온도에 따라서 조정한다.22 is a schematic structural diagram of an orthogonal modulation system according to an eighth embodiment of the present invention, and FIG. 23 is a structural diagram of the
이를 위해 도 23에 도시한 바와 같이, 가중치 부여 산출부(40)는, 직교 변조가 행해지는 복수의 각 환경 온도의 각각에 대하여, 입력 신호의 각 신호 레벨에 대응하는 가중치 부여량 데이터를 유지하는 복수의 가중치 부여량 유지부(41)를 구비하고 있다. 각 가중치 부여량 유지부(41)는, 각 환경 온도에 각각 대응하여 가중치 부여량 데이터를 유지하는 복수의 메모리 등의 유지 수단으로 구성되어 있다.To this end, as shown in FIG. 23, the
그리고, 가중치 부여 산출부(40)는, 직교 변조 시스템(1)에 환경 온도 정보를 외부의 온도 센서(도시하지 않음)로 수신하고, 이 환경 온도에 대응하는 가중치 부여량 유지부(41)를 이루는 메모리를 선택하도록 절환하기 위한 절환 제어부(45)와, 절환 제어부(45)에 의해 선택된 가중치 부여량 유지부(41)의 메모리의 어드레스 입력부에, 읽어내기 어드레스인 신호 레벨 검출부(30)의 레벨 신호를 절환하여 접속하기 위한 어드레스 절환부(46)와, 가중치 부여 연산부(50)에, 이 선택된 메모리의 데이터 출력부를 절환하여 접속하기 위한 데이터 절환부(47)를 구비한다. Then, the
도 24는, 각 가중치 부여량을 환경 온도에 따라서 조정하기 위한 동작을 도시하는 플로우차트이다. 24 is a flowchart showing an operation for adjusting each weighting amount according to the environmental temperature.
스텝 S30에서, 도 23의 가중치 부여 산출부(40)의 절환 제어부(45)는, 상기 온도 센서(도시하지 않음)로부터, 환경 온도를 나타내는 환경 온도 정보를 수신한다. 그리고 환경 온도에 변경이 있는 경우에는, 스텝 S31에서, 도 23의 절환 제어부(45)는, 수신한 환경 온도 정보에 대응하는 가중치 부여량 유지부(41)를 이루는 상기 메모리를 선택하고, 이것을 어드레스 절환부(46) 및 데이터 절환부(47)를 통하여, 도 22의 신호 레벨 검출부(30)의 레벨 신호 출력부 및 가중치 부여 연산부(50)의 입력부에 각각 접속한다. In step S30, the switching
도 25는 본 발명의 제9 실시예에 따른 직교 변조 시스템의 개략 구성도이며, 도 26은 도 15에 도시하는 가중치 부여 산출부(40)의 구성도이다. 본 실시예에서는, 상기 가중치 부여량 산출부(40)는, DC 오프셋 보정값의 각 가중치 부여량을, 입력 신호를 구성하는 캐리어수에 따라서 조정한다. 25 is a schematic configuration diagram of an orthogonal modulation system according to a ninth embodiment of the present invention, and FIG. 26 is a configuration diagram of the
이를 위해 도 26에 도시한 바와 같이, 가중치 부여 산출부(40)는, 입력 신호의 각 캐리어수에 대하여, 입력 신호의 신호 레벨에 대응하는 가중치 부여량 데이터를 유지하는 복수의 가중치 부여량 유지부(41)를 구비하고 있다. 각 가중치 부여량 유지부(41)는, 입력 신호의 캐리어수에 각각 대응하여 가중치 부여량 데이터를 유지한다. To this end, as shown in FIG. 26, the
그리고, 가중치 부여 산출부(40)는, 직교 변조 시스템(1)에 송신 데이터를 입력하는 송신측 장치(도시하지 않음)로부터, 입력 신호의 캐리어수를 나타내는 캐리어수 정보를 수신하고, 이 캐리어수 정보에 대응하는 가중치 부여량 유지부(41)를 이루는 메모리를 선택하도록 절환하는 절환 제어부(45)와, 절환 제어부(45)에 의해 선택된 가중치 부여량 유지부(41)를 이루는 메모리의 어드레스 입력부에, 읽어내기 어드레스인 신호 레벨 검출부(30)의 레벨 신호를 절환하여 접속하기 위한 어드레스 절환부(46)와, 가중치 부여 연산부(50)에, 이 선택된 메모리의 데이터 출력부를 절환하여 접속하기 위한 데이터 절환부(47)를 구비한다. The
도 27은, 각 가중치 부여량을 입력 신호의 캐리어수에 따라서 조정하기 위한 동작을 도시하는 플로우차트이다. 27 is a flowchart showing an operation for adjusting each weighting amount in accordance with the number of carriers of an input signal.
스텝 S50에서, 도 26의 가중치 부여 산출부(40)의 절환 제어부(45)는, 상기 송신측 장치(도시하지 않음)로부터, 입력 신호의 캐리어수를 나타내는 캐리어수 정보를 수신한다. 그리고 캐리어수에 변경이 있는 경우에는, 스텝 S51에서, 절환 제어부(45)는, 수신한 주파수 정보에 대응하는 가중치 부여량 유지부(41)를 선택하고, 어드레스 절환부(46) 및 데이터 절환부(47)에 의해, 신호 레벨 검출부(30)의 레벨 신호 및 가중치 부여 연산부(50)의 입력에 접속한다. In step S50, the switching
도 28은, 본 발명의 제10 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 본 실시예에 의하면, 입력 신호의 신호 레벨과 DC 오프셋량 간의 관계가 거의 비례 관계에 있는 직교 변조 시스템인 경우에, 간이한 구성으로 DC 오프셋량을 보상하는 것이 가능하게 된다. 28 is a schematic structural diagram of an orthogonal modulation system according to a tenth embodiment of the present invention. According to the present embodiment, in the case of an orthogonal modulation system in which the relationship between the signal level of the input signal and the DC offset amount is almost proportional, it is possible to compensate the DC offset amount with a simple configuration.
이를 위해, 직교 변조 시스템(1)은, 가중치 부여량 산출부로서, 신호 레벨 검출부(30)가 검출하는 신호 레벨에 상수 1/α을 곱하여, 이 신호 레벨에 비례하는 가중치 부여량을 산출하기 위한 승산기(46)와, 이 가중치 부여량을 DC 오프셋 보정값 추정부(20)가 출력하기 위한 DC 오프셋 보정값에 그 가중치 부여량을 승산하는 승산기(52I 및 52Q)를 구비하고 있다. To this end, the
도 29는, 본 발명의 제11 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 본 실시예에서는, 입력 신호의 신호 레벨에 대응하는 각 DC 오프셋 보정값을 유지한다. 그리고, 입력 신호의 신호 레벨에 따라서 유지된 DC 오프셋 보정값을 읽어내고, 이 읽어낸 DC 오프셋 보정값에 기초하여, DC 오프셋을 보상한다. 29 is a schematic structural diagram of an orthogonal modulation system according to an eleventh embodiment of the present invention. In this embodiment, each DC offset correction value corresponding to the signal level of the input signal is maintained. The DC offset correction value held in accordance with the signal level of the input signal is read out, and the DC offset is compensated based on the read DC offset correction value.
이를 위해 직교 변조 시스템(1)은, 입력 신호의 각 신호 레벨에 대응하는 각 DC 오프셋 보정값을 유지하기 위한 DC 오프셋 보정값 유지부(60)를 갖는다. DC 오프셋 보정값 유지부(60)는 룩 업 테이블(LUT) 등으로 구성하는 것으로 해도 된다. DC 오프셋 보정값 유지부(60)는, 신호 레벨 검출부(30)가 검출하는 입력 신호 레벨을 읽어내기 어드레스로 하고, 이 신호 레벨에 대응하는 각 DC 오프셋 보정값을 읽어내어, 가산기(12I 및 12Q)에 출력한다. To this end, the
DC 오프셋 보정값 유지부(60)에 유지되는 DC 오프셋 보정값은, 송신 신호로부터 DC 오프셋 보정값 추정부(20)에 의해 추정되는 DC 오프셋 보정값을 사용해도 된다. The DC offset correction value held by the DC offset correction
또한, 동일한 신호 레벨을 갖는 입력 신호에 의한 송신 신호에 각각 포함되는 DC 오프셋에 변동이 있는 경우, DC 오프셋 보정값 유지부(60)에 유지되는 DC 오프셋 보정값을, DC 오프셋 보정값 추정부(20)로부터 DC 오프셋 보정값이 출력될 때마다 출력값 그 자체로 갱신하는 것은 아니고, DC 오프셋 보정값 추정부(20)로부터 출력되는 그 DC 오프셋 보정값에 서서히 근접하도록, 유지된 DC 오프셋 보정값을 갱신해도 된다. In addition, when there is a variation in the DC offset included in each of the transmission signals by the input signal having the same signal level, the DC offset correction value held in the DC offset correction
이를 위해, 직교 변조 시스템(1)은, 도 29에 도시한 바와 같이 DC 오프셋 보정값 유지부(60)에 유지되는 DC 오프셋 보정값을, DC 오프셋 보정값 추정부(20)에 의해 추정된 현재의 DC 오프셋 보정값에 점차 근접하도록 갱신하기 위한 DC 오프셋 보정값 갱신부(61)를 구비한다. To this end, the
그리고, DC 오프셋 보정값 갱신부(61)는, DC 오프셋 보정값 유지부(60)에 유지되는 DC 오프셋 보정값의 갱신값 Txm[n+1]을, 현재 유지되어 있는 DC 오프셋 보정값의 유지값 Txm[n]과, DC 오프셋 보정값 추정부(20)로부터 출력되는 DC 오프셋 보정값 Txoffset [n]에 기초하여, 예를 들면 다음 수학식 5The DC offset correction
에 의해 산출하고, DC 오프셋 보정값을 서서히 갱신하면서 DC 오프셋 보정값 유지부(60)에 유지하는 것으로 해도 된다. 여기에서 μ2는 소정의 변화 스텝량을 정하는 상수이다.May be calculated and held in the DC offset correction
송신 신호에 포함되는 DC 오프셋에, 도 30A 및 도 30B에서 설명하는 히스테리시스가 있는 경우를 고려한다. 도 30A는 히스테리시스 특성이 없는 DC 오프셋량과 송신 신호 레벨의 관계를 나타내는 그래프이고, 도 30B는 히스테리시스 특성이 있는 DC 오프셋량과 송신 신호 레벨의 관계를 나타내는 그래프이다. 이와 같은 히스테리시스가 있으면, 도 30B에 도시한 바와 같이, 송신 신호 레벨이 증대하는 경 우와 감소하는 경우에서, 동일한 신호 레벨의 송신 신호여도, 이것에 포함되는 DC 오프셋의 오프셋량에 차이가 발생한다. Consider the case where the hysteresis described in Figs. 30A and 30B exists in the DC offset included in the transmission signal. 30A is a graph showing the relationship between the DC offset amount without hysteresis characteristics and the transmission signal level, and FIG. 30B is a graph showing the relationship between the DC offset amount with hysteresis characteristics and the transmission signal level. If there is such a hysteresis, as shown in Fig. 30B, in the case where the transmission signal level increases and decreases, even if the transmission signal is the same signal level, a difference occurs in the offset amount of the DC offset included therein.
따라서, 이와 같은 오프셋량을 보상하기 위해서는, 도 29에 도시하는 DC 오프셋 보정값 유지부(60)를 다차원화하고, 동일한 입력 신호여도, 그 입력 신호의 신호 레벨의 시계열순에서의 변화량에 따라서, 오프셋 보정값을 복수 준비할 필요가 있다. Therefore, in order to compensate for such an offset amount, the DC offset correction
도 31은, 도 29의 직교 변조 시스템의 DC 오프셋 보정값 유지부(60)를, 히스테리시스 특성을 갖는 DC 오프셋량을 보상하기 위해, 다차원화한 경우의 구성예를, 도 29의 입력 신호 수신단(17)에 대하여 도시하는 도면이다. FIG. 31 shows a configuration example in the case where the DC offset correction
이 구성에서는, 신호 레벨 검출부(30)의 출력을 입력 신호를 지연시키기 위한 지연기(62)와, 한쪽의 입력이 지연기(62)의 출력에 접속되고, 다른쪽의 출력이 신호 레벨 검출부(30)의 출력에 직접 접속되는 감산기(63)로 이루어지는 신호 레벨 변화 산출부(67)를 구비한다. 이 신호 레벨 변화 산출부(67)는, 현재의 입력 신호 레벨과 선행하는 입력 신호 레벨의 차분을 구함으로써, 입력 신호의 신호 레벨의 시계열순에서의 변화량을 산출한다. In this configuration, a
여기에, DC 오프셋 보정값 유지부(60)를 일례로서 2차원화, 신호 레벨 검출부(30)의 출력을 제1 차원의 읽어내기 어드레스로 하고, 감산기(63)의 출력을 제2 차원의 읽어내기 어드레스로 하는, 2차원 룩 업 테이블로 구성된다. Here, using the DC offset correction
DC 오프셋 보정값 유지부(60)는, 이와 같은 구성에 의해, DC 오프셋량에 히스테리시스 특성이 있는 경우에는, 입력 신호의 각 신호 레벨과 입력 신호의 신호 레벨의 시계열순에서의 각 변화량에 대응하여 DC 오프셋 보정값을 유지하는 것이 가능해지고, 유지된 상기 DC 오프셋 보정값은, 입력 신호의 각 신호 레벨과 신호 레벨 변화 산출부에 의해 산출되는 각 변화량에 따라서 읽어내는 것이 가능하게 된다. With this configuration, the DC offset correction
또한 이 구성에서, 신호 레벨 검출부(30)의 출력을 제1 차원의 기입 어드레스로 하고, 감산기(63)의 출력을 제2 차원의 기입 어드레스로서 사용하고, 입력 신호 레벨 및 신호 레벨의 시계열순에서의 변화량에 각각 대응하는, 제1 및 제2 차원의 기입 어드레스에, 이 입력 신호 레벨과 시계열순에서의 변화량을 갖는 입력 신호를 DC 오프셋 보정값 추정부(20)에 입력했을 때에, 해당 추정부(20)가 출력하는 DC 오프셋 보정값을 기입해도 된다. In this configuration, the output of the
이와 같은 구성에 의해, 제1 차원의 어드레스에 대응하는 신호 레벨을 갖고,또한 제2 차원의 어드레스에 대응하는 상기 시계열순에서의 변화량을 갖는 입력 신호가 직교 변조되었을 때에, DC 오프셋 보정값 추정부(20)로부터 출력되는 DC 오프셋 보정값을, DC 오프셋 보정값 유지부(60)의 상기 제1 및 제2 차원의 어드레스에 유지하는 것이 가능하게 된다. 또한, 지연기(64 및 65)는, 입력 신호가 직교 변조되고 나서 DC 오프셋 보정값 추정부(20)로부터 DC 오프셋 보정값이 출력될 때까지의 처리 시간분만큼, 상기 제1 및 제2 차원의 어드레스 신호를 각각 지연시키기 위한 지연기이다. With such a configuration, the DC offset correction value estimating unit when the input signal having the signal level corresponding to the address of the first dimension and the change amount in the time series corresponding to the address of the second dimension is orthogonally modulated. It is possible to hold the DC offset correction value output from 20 at the addresses of the first and second dimensions of the DC offset correction
도 32는, 본 발명의 제12 실시예에 따른 직교 변조 시스템의 개략 구성도이다. 본 실시예에서는, 입력 신호의 각 신호 레벨로부터 이 각 신호 레벨에 대응하 는 각 DC 오프셋 보정값을 산출하기 위한 근사식을 정하고, 이 근사식에 기초하여, 입력 신호의 신호 레벨에 따라서 DC 오프셋 보정값을 산출하고, 산출한 DC 오프셋 보정값에 기초하여, DC 오프셋을 보상한다. 32 is a schematic structural diagram of an orthogonal modulation system according to a twelfth embodiment of the present invention. In this embodiment, an approximation formula for calculating each DC offset correction value corresponding to each signal level is determined from each signal level of the input signal, and based on this approximation formula, the DC offset is made in accordance with the signal level of the input signal. The correction value is calculated and the DC offset is compensated based on the calculated DC offset correction value.
이를 위해 직교 변조 시스템(1)은, 소정의 근사식에 기초하여, 입력 신호의 각 신호 레벨에 따라서 DC 오프셋 보정값을 산출하기 위한 DC 오프셋 보정값 산출부(70)와, 이 소정의 근사식을 규정하기 위한 파라미터를 유지하기 위한 파라미터 유지부(71)와, DC 오프셋 보정값 추정부(20)로부터 출력되는 DC 오프셋 보정값으로부터, 상기 근사식을 규정하는 파라미터를 산출하기 위한 파라미터 산출부(73)를 구비한다. To this end, the
예를 들면, 근사식은 입력 신호의 각 신호 레벨을 변수로 하는 다항식으로 하고, 상기 파라미터를, 이 다항식에 포함되는 각 항에 승산되는 계수로 해도 된다. 이 때, DC 오프셋 보정값 산출부(70)는, 이 다항식에 기초하여 입력 신호의 각 신호 레벨에 따라서, DC 오프셋 보정값을 산출한다. For example, the approximation formula may be a polynomial whose signal level of the input signal is a variable, and the parameter may be a coefficient multiplied by each term included in the polynomial. At this time, the DC offset correction
또한, 파라미터 산출부(73)는, 복수의 입력 신호의 각 신호 레벨과, 이들 신호 레벨의 입력 신호가 직교 변조되었을 때에 송신 신호로부터 DC 오프셋 보정값 추정부(20)가 추정하는 각 DC 오프셋 보정값에 기초하여, 예를 들면 최소 제곱법에 의해 상기 파라미터를 산출하는 것으로 해도 된다. In addition, the
또한, 본 발명에 따른 DC 오프셋 보상 방법 및 DC 오프셋 보상 장치는, IMT2000 등의 고속 무선 통신에 사용되는 아날로그 직교 변조 시스템에서 발생하는, 송신 신호에 포함되는 DC 오프셋을 보상하기 위해 적합하게 이용 가능하지만, 본 발명은 이것에 한정되지 않고, 널리, 동상 성분 신호 및 직교 성분 신호로 이루어지는 입력 신호에 따라서 서로 직교하는 2개의 반송파를 변조함으로써 송신 신호를 얻는 직교 변조 시스템에서 이용 가능하다.In addition, the DC offset compensation method and the DC offset compensation device according to the present invention can be suitably used to compensate for the DC offset included in the transmission signal generated in the analog orthogonal modulation system used for high speed wireless communication such as IMT2000. The present invention is not limited to this, and can be widely used in an orthogonal modulation system in which a transmission signal is obtained by modulating two carrier waves orthogonal to each other in accordance with an input signal consisting of an in-phase component signal and an orthogonal component signal.
Claims (39)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020077014411A KR20070086622A (en) | 2007-06-25 | 2005-01-04 | Dc offset compensation method and device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020077014411A KR20070086622A (en) | 2007-06-25 | 2005-01-04 | Dc offset compensation method and device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070086622A true KR20070086622A (en) | 2007-08-27 |
Family
ID=38613271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077014411A KR20070086622A (en) | 2007-06-25 | 2005-01-04 | Dc offset compensation method and device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070086622A (en) |
-
2005
- 2005-01-04 KR KR1020077014411A patent/KR20070086622A/en active Search and Examination
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8452250B2 (en) | DC offset compensation method and DC offset compensation device | |
EP1791310B1 (en) | Distortion compensating apparatus | |
US9209958B1 (en) | Segmented digital-to-time converter calibration | |
KR101011748B1 (en) | Internal calibration system for a radio frequency rf transmitter | |
JP4815490B2 (en) | Method and system for determining the amplitude and / or phase of an output signal of a transmission link depending on the amplitude of the input signal | |
KR100864558B1 (en) | Distortion compensating apparatus and method | |
KR100821829B1 (en) | Wireless receiver apparatus | |
US8391808B2 (en) | Method and system for estimating and compensating non-linear distortion in a transmitter using calibration | |
US8442157B2 (en) | Wireless apparatus and signal processing method | |
EP2708078B1 (en) | Time delay estimation | |
JP6340207B2 (en) | Nonlinear distortion detector and distortion compensation power amplifier | |
EP3243274B1 (en) | Technique for determining a time alignment error | |
JPH0983587A (en) | Modulator | |
US20110124304A1 (en) | Transmission apparatus and adjustment value measurement method | |
KR100366293B1 (en) | A Method and Apparatus for Multi-channel Calibration | |
KR20070086622A (en) | Dc offset compensation method and device | |
US20060083330A1 (en) | Distortion compensation table creation method and distortion compensation method | |
KR100856615B1 (en) | Distortion compensating apparatus | |
KR100626370B1 (en) | Multi sub-carrier communiation system improved performance of frequency equalization and method thereof | |
JP5497552B2 (en) | Communication apparatus and distortion correction method | |
US20060029154A1 (en) | Distortion compensation device and distortion compensation method | |
JP2008199643A (en) | Distortion compensation quadrature modulator | |
JP2003333117A (en) | Coherent adaptive calibration system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
AMND | Amendment | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
E801 | Decision on dismissal of amendment | ||
B601 | Maintenance of original decision after re-examination before a trial | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090430 Effective date: 20100929 |