KR20070084956A

KR20070084956A - 전계발광 표시장치의 제조방법 및 전계발광 표시장치

Info

Publication number: KR20070084956A
Application number: KR1020060017373A
Authority: KR
Inventors: 이호년; 김창남; 정명종; 김홍규
Original assignee: 엘지전자 주식회사
Priority date: 2006-02-22
Filing date: 2006-02-22
Publication date: 2007-08-27
Also published as: KR100826010B1

Abstract

본 발명은 전계발광 표시장치의 제조방법 및 전계발광 표시장치에 관한 것이다.

본 발명에 따른 전계발광 표시장치의 제조방법은, 제1기판과 제2기판을 준비하는 기판 준비 단계; 제1기판 또는 제2기판 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위의 홈을 형성하는 홈 형성 단계; 기판 준비 단계 또는 홈 형성 단계 중 어느 하나의 단계에서 제1기판에 다수의 단위소자를 형성하는 단위소자 형성 단계; 및 홈의 전부 또는 일부를 포함하는 영역 상에 실란트를 형성하고, 제1기판과 제2기판을 합착하는 기판 합착 단계를 포함한다.

전계발광 표시장치, 고상 실란트, 홈

Description

전계발광 표시장치의 제조방법 및 전계발광 표시장치{Method for Manufacturing Light Emitting Display Device and Light Emitting Display Device the same}

도 1은 종래 유기전계발광 표시장치가 액상 실란트로 밀봉된 것을 나타낸 도면.

도 2는 종래 유기전계발광 표시장치를 고상 실란트로 밀봉하는 공정의 한 부분을 나타낸 도면.

도 3은 도 2에 의해 제조된 유기전계발광 표시장치를 나타낸 도면.

도 4는 본 발명의 제1실시예에 따른 제조방법을 나타낸 순서도.

도 5는 본 발명에 의해 제조된 전계발광 표시장치를 나타낸 도면.

도 6은 도 5의 변형된 실시예에 따른 전계발광 표시장치를 나타낸 도면.

도 7은 본 발명의 제2실시예에 따른 제조방법을 나타낸 순서도.

도 8은 본 발명에 의해 제조된 전계발광 표시장치를 나타낸 도면.

<도면의 주요 부분에 관한 부호의 설명>

610, 710: 제1기판 620,720: 제2기판

630, 730: 박막트랜지스터부 640,740: 발광부

650, 750: 평탄화막 670, 770: 실란트

H: 홈

유기전계발광소자(organic light emitting diodes, OLED)는 전자 주입 전극(음극)과 정공 주입 전극(양극)사이에 형성된 유기 발광층에 전하를 주입하면 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다.

일반적으로 유기전계발광소자는 커다란 마더글라스에 전극을 형성하고, 박막트랜지스터와 커패시터를 포함하는 발광층이 형성된다.

이렇게 형성된 마더글라스는 실란트 등을 이용하여 봉지 하는 공정이 매우 중요하며 또한, 수분 또는 산소의 침투를 막기 위한 일환으로 흡습제(Getter) 등을 기판의 내부에 부착하여 봉지를 하는 것도 매우 중요하다.

현 생산 공정에 의하면, 유기전계발광 표시장치는 대면적화, 대량생산, 신뢰성 및 수명 측면에서 아직 많은 숙제가 남아 있는바, 여기서는 유기전계발광 표시장치의 생산 공정 중 기판의 밀봉시 발생하는 문제를 해결하고자 종래 기술의 문제점을 설명한다.

도 1은 종래 유기전계발광 표시장치가 액상 실란트로 밀봉된 것을 나타낸 도면이고, 도 2는 종래 유기전계발광 표시장치를 고상 실란트로 밀봉하는 공정의 한 부분을 나타낸 도면이고, 도 3은 도 2에 의해 제조된 유기전계발광 표시장치를 나타낸 도면이다.

도 1에 도시된 도면은 종래 유기전계발광 표시장치가 액상 실란트로 밀봉된 것을 나타낸 도면이다. 여기서, 유기전계발광 표시장치는 전면발광형으로써, 제1기판(110) 상에 전극을 형성하고, 박막트랜지스터와 커패시터를 포함하는 발광층으로 하나의 화소를 구성하며 이들이 다수 형성되어 픽셀회로부를 구성하도록 되어 있다. 여기서, 픽셀회로부는 화소의 집합체로 박막트랜지스터의 구동에 의해 발광층이 빛을 발광하며 디스플레이를 하게 되어 있고, 이들은 소자를 보호하도록 커버 기판인 제2기판(120)을 구비하고 실란트(170)에 의해 밀봉되어 있다.

여기서, 도 1의 경우는 대량 생산 방식에 의해 마더 기판인 제1기판(110) 상에 다수의 유기발광소자가 형성되어 있고, 이들은 액상 실란트(170)에 의해 커버 기판인 제2기판(120)과 밀봉되어 있다. 여기서, 유기전계발광 표시장치가 전면발광형이므로 제2기판(120)은 투명의 재질로 형성되어 있고, 액상 실란트(170) 또한 투명 재질로 형성되어 있게 된다.

그러나 액상 실란트(170)를 이용하여 제조된 유기전계발광 표시장치는 확대된 도면에 나타나 있듯이 제1기판(110)을 소자별로 절개하는 절개선(S) 밖으로 액상 실란트(170)가 범람을 하게 되어 소자의 신뢰성을 떨어뜨리며, 절개시 절개선(S) 밖으로 형성된 액상 실란트(170)에 의해 제2기판(120)이 손상되는 문제가 있었다.

한편, 도 2에 도시된 종래 유기전계발광 표시장치는 고상 실란트로 밀봉하는 공정의 한 부분을 나타낸 도면이다. 고상의 실란트(S)는 양면 테이프처럼 두 개의 보호 필름 사이에 형성된 일정 두께의 고상 실란트(S)를 커버 기판 또는 기판에 라미네이션(Lamination) 하는 방식으로 양산에 적합하다.

자세하게는, 제1단계는 고상의 실란트(S)의 한쪽을 덮고 있는 테이프를 롤러가 필링(peeling) 하는 단계이다. 제1단계를 거친 고상 실란트(S)는 다음 공정인 제2단계에서 필링된 고상 실란트(S) 면과 커버 기판 또는 기판에 라미네이션을 하고, 이후 제3단계에서 롤러에 의해 반대편의 테이프가 필링(peeling) 되어 기판과 밀봉할 수 있게 된다.

도 3은 위와 같은 공정에 의해 형성된 유기전계발광 표시장치를 도시한 것으로 그 내부에 형성된 구성은 일반적으로 크게는 박막트랜지스터부(130)와 발광부(140)가 되며 이들이 고상 실란트(170)에 의해 제1기판(110)과 제2기판(120)이 밀봉되어 있다. 여기서, 박막트랜지스터부(130)에는 액티브층(133), 오믹콘택층(134), 층간 절연막(132), 게이트(131), 게이트 절연막(137), 소스(135) 및 드레인(136)이 형성되어 있다. 그리고 박막트랜지스터부(130) 상에는 콘택홀을 두고 절연막(138)이 형성되어 있고, 절연막(138) 상에 평탄화막(150)이 형성되어 있다.

평탄화막(150) 상에는 드레인(136)과 전기적으로 연결된 화소전극(141), 유기물층(143), 캐소드전극(144)이 형성되어 박막트랜지스터부(130)의 구동에 의해 발광되는 발광부(140)를 이루게 된다.

한편, 이러한 발광부(140)와 박막트랜지스터부(130)는 보호막(미도시)에 의해 보호되어 앞서 설명한 밀봉 공정에 의해 커버 기판인 제2기판(120)이 고상 실란 트(170)에 의해 밀봉된다.

그러나 고상 실란트(170) 사용시에도 액상 실란트에 비하여 적기는 하지만, 도 3과 같이 고상 실란트(170)가 외부로 빠져나오는 경우가 발생한다. 여기서, 기판 밖으로 빠져나온 고상 실란트(170)에 의해 외관 불량이 되어 제품의 수율과 신뢰도가 떨어지게 되며, 외부 수분에 노출되는 면적이 증가함으로써 소자의 수명이 감소하게 된다는 단점이 있다. 이는, 고상 실란트(170)를 사용하여 밀봉을 하게 되면 고상 실란트(170)가 접착된 내부에 기포(bubble)가 발생하게 되어 이를 제거 하기 위한 가압공정이 추가되어 발생된 것이다. 자세하게는, 기포를 제거하기 위해 기판에 압력이 가해 지게 되어 위와 같이 고상 실란트(170)가 외부로 빠져나오는 현상이 발생하게 되었으며, 이것은 곧 향후 밀봉된 고상 실란트(170)의 테두리가 들뜨게 되거나 외부로 노출이 되는 문제를 발생하게 하는 원인이 되었다.

상술한 문제점을 해결하기 위한 본 발명의 목적은, 소자를 보호하기 위한 커버 기판의 내부 외곽 테두리에 홈을 형성하여, 기포(bubble)을 제거시 가압된 압력에 의해 고상 실란트가 외부로 빠져나오게 되는 현상을 저지한다. 또한, 고상 실란트의 크기를 커버 기판의 크기보다 작게 형성하여 가압시 고상 실란트가 외부로 노출되지 않게 하여 소자의 수명 및 신뢰성을 향상하는 데 있다.

상술한 과제를 해결하기 위한 본 발명에 따른 전계발광 표시장치의 제조방법은, 제1기판과 제2기판을 준비하는 기판 준비 단계; 제1기판 또는 제2기판 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위의 홈을 형성하는 홈 형성 단계; 기판 준비 단계 또는 홈 형성 단계 중 어느 하나의 단계에서 제1기판에 다수의 단위소자를 형성하는 단위소자 형성 단계; 및 홈의 전부 또는 일부를 포함하는 영역 상에 실란트를 형성하고, 제1기판과 제2기판을 합착하는 기판 합착 단계를 포함한다.

한편, 본 발명에 따른 전계발광 표시장치의 제조방법은, 다수의 단위소자가 형성된 제1기판과 제2기판을 준비하는 기판 준비 단계; 제1기판 또는 제2기판 상에 실란트를 형성하되, 제1기판 또는 제2기판의 외곽으로부터 10 ~ 2000 μｍ 정도 안쪽으로 위치하도록 실란트를 작게 형성하는 실란트 형성 단계; 및 제1기판과 제2기판을 합착하는 기판 합착 단계를 포함한다.

여기서, 기판 합착 단계에서 형성된 실란트는 고상 실란트로써 그 사이즈는 홈의 외곽으로부터 10 ~ 3000 μｍ의 정도 크게 형성된 것이다.

여기서, 다수의 단위소자는 두 개 이상의 전극 사이에 유기물층으로 형성된 발광부와 하나 이상의 박막트랜지스터부가 전기적으로 연결되도록 형성되어 있고, 발광부는 박막트랜지스터부의 구동에 의해 발광하는 것이다.

한편, 본 발명에 따른 전계발광 표시장치는, 제1기판 및 제2기판; 제1기판 상에 형성된 두 개의 전극 사이에 형성된 발광부를 포함하는 픽셀회로부; 제1기판 또는 제2기판 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위로 형성된 홈; 및 픽셀회로부의 외곽 또는 픽셀회로부를 덮도록 제1기판 또는 제2기판 상에 형성된 실란트에 의해 제1 및 제2기판이 밀봉된 것이다.

여기서, 실란트는 고상 실란트로써 그 사이즈는 홈의 외곽으로부터 10 ~ 3000 μｍ 정도 크게 형성된 것이다.

여기서, 발광부는 유기물층으로 형성되어 있고, 하나 이상의 박막트랜지스터부에 전기적으로 연결되도록 형성되어 있어, 박막트랜지스터부의 구동에 의해 발광하는 것이다.

기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

<제1실시예>

도 4는 본 발명의 제1실시예에 따른 제조방법을 나타낸 순서도 이고, 도 5는 본 발명에 의해 제조된 전계발광 표시장치를 나타낸 도면이고, 도 6은 도 5의 변형된 실시예에 따른 전계발광 표시장치를 나타낸 도면이다.

여기서, 도 6은 도 5의 변형된 실시예로 동일 구성물에 대해 동일 부호를 부여함을 참조한다.

도시된 바와 같이, 전계발광 표시장치의 제조방법은 다음과 같다.

먼저, 기판 준비 단계(S402)는 제1기판(610)과 제2기판(620)을 준비하는 단계이다.

이후, 홈 형성 단계(S404)는 제1기판(610) 또는 제2기판(620) 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위의 홈(H)을 형성하는 단계이다. 이에 따라, 제1기판(610) 또는 제2기판(620)의 내부 외곽 테두리에는 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위의 사이즈를 갖는 홈(H)이 형 성된다. 여기서, 홈(H)의 사이즈를 이와 같이 형성하는 것은 홈(H)의 폭이 너무 크게 되면 베젤영역을 넓히게 되고, 홈(H)의 깊이를 너무 깊게 하면 기판의 안정성에 문제가 되기 때문이다.

이후, 단위소자 형성 단계(S406)는 기판 준비 단계(S402) 또는 홈 형성 단계(S404) 중 어느 하나의 단계에서 제1기판(610)에 다수의 단위소자를 형성하는 단계이다.

여기서, 다수의 소자는 제1기판(610) 상에 하나 이상 형성된 박막트랜지스터부(630)와 발광부(640)를 포함하는 픽셀회로부(픽셀회로부)이고, 이들과 연결되어 전기적 신호를 인가하는 전극과 배선을 포함한다.

자세하게는, 제1기판(610) 상에 액티브층(633)이 형성되어 있고, 그 양쪽으로 오믹콘택층(636)이 형성되어 있으며 액티브층(633)과 오믹콘택층(634)을 절연하는 층간 절연막(632)이 콘택홀을 갖고 형성되어 있다. 액티브층(633)의 상부에 형성된 층간 절연막(632) 상에는 게이트(631)가 형성되어 있고, 게이트(631)를 절연하는 게이트 절연막(637)이 콘택홀을 갖고 형성되어 있다. 층간 절연막(632)과 게이트 절연막(637)에 형성된 콘택홀을 통해 소스(635)와 드레인(636)이 오믹콘택층(634)과 전기적으로 연결되도록 형성되어 박막트랜지스터부(630)를 이루게 된다.

박막트랜지스터부(630)에는 드레인(636)에 콘택홀을 두고 절연막(638)이 형성되어 있고, 박막트랜지스터부(630)의 상부에 발광부(640)를 균일하게 형성할 수 있도록 절연막(638) 상부에 투명의 유기 평탄화막(650)이 형성되어 있다. 평탄화막(650)에는 하부에 형성된 박막트랜지스터부(630)와 발광부(640)가 전기적으로 연결 되도록 콘택홀이 형성되며, 평탄화막(650) 상에 형성된 화소전극(641)은 콘택홀을 통해 박막트랜지스터부(630)의 드레인(636)과 연결되어 있다.

이어서, 화소전극(641) 상에는 유기물층(643)이 형성되어 있고, 유기물층(643) 상에는 캐소드전극(644)이 형성되어 박막트랜지스터부(630)의 구동에 의해 발광되는 발광부(640)를 이루게 된다. 한편, 유기물층(634)은 HIL(정공주입층), HTL(정공수송층), EML(발광층), ETL(전자수송층), EIL(전자주입층)이 유기물로 형성되어 있다. 여기서, 유기물층(643)은 절연막(642)에 의해 각각 분리 형성되어 있다. 이와 같이, 박막트랜지스터부(630)와 발광부(640)를 포함하여 픽셀회로부(픽셀회로부)가 구성되고 전체적인 발광영역을 이루게 된다.

한편, 발광부(640)와 그 하부에 형성된 박막트랜지스터부(630)를 보호하도록 투명의 보호막(660)이 제1기판(610) 상에 형성될 수도 있으며, 앞서 설명한 박막트랜지스터부(630)와 발광부(640)의 구조적인 형상은 이에 한정되지 않는다.

이후, 기판 합착 단계(S408)는 홈(H)의 전부 또는 일부를 포함하는 영역 상에 실란트(670)를 형성하고, 제1기판(610)과 제2기판(620)을 합착하는 단계이다. 여기서, 실란트(670)는 제2기판(620)에 형성된 홈(H)의 외곽으로부터 10 ~ 3000 μｍ 정도 바깥쪽으로 위치하도록 크게 형성한다.

이에 따라, 제1기판(610)과 제2기판(620) 사이에 형성된 고상의 실란트(670)가 제1기판(610) 또는 제2기판(620)에 형성된 홈(H)의 내측으로 유입되게 되어 기판의 외부로 고상의 실란트(670)가 빠져나오지 않고 더욱 강하게 접착되기 위함이다.

이어서, 제1기판(610)과 제2기판(620)을 적당한 압력으로 가압을 하여 내부에 형성된 실란트(670)의 접착 면에 형성된 기포(bubble)가 제거되면서 실란트(670)는 제1기판(610) 또는 제2기판(620)에 형성된 홈(H)의 내측으로 유입되면서 제1기판(610)과 제2기판(620)은 더욱 강하게 접착되고, 기판 외부로 실란트(670)가 빠져나오지 않게 된다. 이에 따라, 기포(bubble) 제거시 가압된 압력에 의해 고상 실란트가 외부로 빠져나오게 되는 현상을 저지하게 된다.

<제2실시예>

도 7은 본 발명의 제2실시예에 따른 제조방법을 나타낸 순서도 이고, 도 8은 본 발명에 의해 제조된 전계발광 표시장치를 나타낸 도면이다.

먼저, 기판 준비 단계(S502)는 다수의 소자가 형성된 제1기판(710)과 이격 대향 되도록 제2기판(720)을 준비하는 단계이다. 여기서, 다수의 소자는 제1기판(710) 상에 형성된 박막트랜지스터부(730)와 발광부(740)를 포함하는 픽셀회로부(픽셀회로부)이고, 이들과 연결되어 전기적 신호를 인가하는 전극과 배선을 포함한다.

자세하게는, 제1기판(710) 상에 액티브층(733)이 형성되어 있고, 그 양쪽으로 오믹콘택층(736)이 형성되어 있으며 액티브층(733)과 오믹콘택층(734)을 절연하는 층간 절연막(732)이 콘택홀을 갖고 형성되어 있다. 액티브층(733)의 상부에 형성된 층간 절연막(732) 상에는 게이트(731)가 형성되어 있고, 게이트(731)를 절연하는 게이트 절연막(737)이 콘택홀을 갖고 형성되어 있다. 층간 절연막(732)과 게 이트 절연막(737)에 형성된 콘택홀을 통해 소스(735)와 드레인(736)이 오믹콘택층(734)과 전기적으로 연결되어 박막트랜지스터부(730)를 이루게 된다.

박막트랜지스터부(730)에는 드레인(736)에 콘택홀을 두고 절연막(738)이 형성되어 있고, 박막트랜지스터부(730)의 상부에 발광부(740)를 균일하게 형성할 수 있도록 절연막(738) 상부에 투명의 유기 평탄화막(750)이 형성되어 있다. 평탄화막(750)에는 하부에 형성된 박막트랜지스터부(730)와 발광부(740)가 전기적으로 연결되도록 콘택홀이 형성되며, 평탄화막(750) 상에 형성된 화소전극(741)은 콘택홀을 통해 박막트랜지스터부(730)의 드레인(736)과 연결되어 있다.

이어서, 화소전극(741) 상에는 유기물층(743)이 형성되어 있고, 유기물층(743) 상에는 캐소드전극(744)이 형성되어 박막트랜지스터부(730)의 구동에 의해 발광되는 발광부(740)를 이루게 된다. 한편, 유기물층(734)은 HIL(정공주입층), HTL(정공수송층), EML(발광층), ETL(전자수송층), EIL(전자주입층)이 유기물로 형성되어 있다. 여기서, 유기물층(743)은 절연막(742)에 의해 각각 분리 형성되어 있다. 이와 같이, 박막트랜지스터부(730)와 발광부(740)를 포함하여 픽셀회로부(픽셀회로부)가 구성되고 전체적인 발광영역을 이루게 된다.

한편, 발광부(740)와 그 하부에 형성된 박막트랜지스터부(730)를 보호하도록 투명의 보호막(760)이 제1기판(610) 상면에 형성될 수도 있으며, 앞서 설명한 박막트랜지스터부(730)와 발광부(740)의 구조적인 형상은 이에 한정되지 않는다.

이후, 실란트 형성 단계(S504)는 제1기판(710) 또는 제2기판(720)에 외곽으로부터 10 ~ 2000 μｍ 정도 안쪽으로 위치하도록 실란트(770)를 작게 형성하는 단 계이다.

여기서, 실란트(770)를 외곽으로부터 10 ~ 2000 μｍ 정도 안쪽으로 위치하도록 형성하는 것은 실란트(770)의 점성이나 기판을 밀봉하기 위해 가해지는 압력에 의해 실란트(770)가 외부로 빠져나오지 않기 위한 것이다.

이에 따라, 이후 기판 가압 단계(S506)에서 기포(bubble)를 제거하기 위해 가압된 압력에 의해서도 기판 외부로 고상의 실란트(770)가 빠져나오지 않게 된다.

이후, 기판 합착 단계(S506)는 제1기판(710)과 제2기판(720)을 합착하는 단계이다. 여기서, 제1기판(710)과 제2기판(720)을 적당한 압력으로 가압을 하여 내부에 형성된 실란트(770)의 접착 면에 형성된 기포(bubble)가 제거되면서 실란트(770)는 제1기판(710)과 제2기판(720)을 더욱 강하게 접착하게 된다.

여기서, 실란트(770)가 기판의 외곽으로부터 10 ~ 2000 μｍ 정도 안쪽으로 위치하도록 작게 형성되어 기판 외부로 고상의 실란트(770)가 빠져나오지 않게 된다. 이에 따라, 고상 실란트의 크기를 커버 기판의 크기보다 작게 형성하여 가압시 고상 실란트가 외부로 노출되지 않게 하여 소자의 수명 및 신뢰성을 향상하는 효과가 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발 명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

상술한 본 발명의 구성에 따르면, 소자를 보호하기 위한 커버 기판의 내부 외곽 테두리에 홈을 형성하여, 기포(bubble)을 제거시 가압된 압력에 의해 고상 실란트가 외부로 빠져나오게 되는 현상을 저지하는 효과가 있다.

Claims

제1기판과 제2기판을 준비하는 기판 준비 단계;

상기 제1기판 또는 상기 제2기판 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위의 홈을 형성하는 홈 형성 단계;

상기 기판 준비 단계 또는 상기 홈 형성 단계 중 어느 하나의 단계에서 상기 제1기판에 다수의 단위소자를 형성하는 단위소자 형성 단계; 및

상기 홈의 전부 또는 일부를 포함하는 영역 상에 실란트를 형성하고, 상기 제1기판과 상기 제2기판을 합착하는 기판 합착 단계를 포함하는 전계발광 표시장치의 제조방법.
다수의 단위소자가 형성된 제1기판과 제2기판을 준비하는 기판 준비 단계;

상기 제1기판 또는 상기 제2기판의 외곽으로부터 10 ~ 2000 μｍ 정도 안쪽으로 위치하도록 실란트를 작게 형성하는 실란트 형성 단계; 및

상기 제1기판과 상기 제2기판을 합착하는 기판 합착 단계를 포함하는 전계발광 표시장치의 제조방법.
제1항에 있어서,

상기 기판 합착 단계에서 형성된 상기 실란트는 고상 실란트로써 그 사이즈는 상기 홈의 외곽으로부터 10 ~ 3000 μｍ의 정도 바깥쪽으로 위치하도록 크게 형 성된 것을 특징으로 하는 전계발광 표시장치의 제조방법.
제1항 또는 제2항에 있어서,

상기 다수의 단위소자는 두 개 이상의 전극 사이에 유기물층으로 형성된 발광부와 하나 이상의 박막트랜지스터부가 전기적으로 연결되도록 형성되어 있고, 상기 발광부는 상기 박막트랜지스터부의 구동에 의해 발광하는 것을 포함하는 전계발광 표시장치의 제조방법.
제1기판 및 제2기판;

상기 제1기판 상에 형성된 두 개의 전극 사이에 형성된 발광부를 포함하는 픽셀회로부;

상기 제1기판 또는 제2기판 중 어느 하나 또는 둘 다의 테두리에 폭 10 ~ 2000 μｍ, 깊이 0.1 ~ 100 μｍ 범위로 형성된 홈; 및

상기 픽셀회로부의 외곽 또는 상기 픽셀회로부를 덮도록 상기 제1기판 또는 상기 제2기판 상에 형성된 실란트에 의해 상기 제1 및 제2기판이 밀봉된 것을 특징으로 하는 전계발광 표시장치.
제5항에 있어서,

상기 실란트는 고상 실란트로써 그 사이즈는 상기 홈의 외곽으로부터 10 ~ 3000 μｍ 정도 바깥쪽으로 위치하도록 크게 형성된 것을 특징으로 하는 전계발광 표시장치.
제5항에 있어서,

상기 발광부는 유기물층으로 형성되어 있고, 하나 이상의 박막트랜지스터부에 전기적으로 연결되도록 형성되어 있어, 상기 박막트랜지스터부의 구동에 의해 발광하는 것을 특징으로 하는 전계발광 표시장치.