KR20070081978A - Jig for plating - Google Patents

Jig for plating Download PDF

Info

Publication number
KR20070081978A
KR20070081978A KR1020060014363A KR20060014363A KR20070081978A KR 20070081978 A KR20070081978 A KR 20070081978A KR 1020060014363 A KR1020060014363 A KR 1020060014363A KR 20060014363 A KR20060014363 A KR 20060014363A KR 20070081978 A KR20070081978 A KR 20070081978A
Authority
KR
South Korea
Prior art keywords
wafer
cover plate
plating
jig
base plate
Prior art date
Application number
KR1020060014363A
Other languages
Korean (ko)
Inventor
황상필
에듀어드 쿠르기
김중현
최현수
이관성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060014363A priority Critical patent/KR20070081978A/en
Publication of KR20070081978A publication Critical patent/KR20070081978A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

A jig for plating which can prevent the edge of a wafer from being unnecessarily plated by reducing a stress caused by a physical force is provided. A jig for plating comprises: a circular base plate(110) on which a wafer is laid down; a ring-shaped cover plate(115) which is connected to the base plate by a hinge(125), and has a hole(120) formed therein to expose the wafer; and electrode pins(135) which are fixed to the cover plate and come in contact with the wafer through the hole. The jig for plating further comprises fixing tabs(140) formed on the cover plate to fix the electrode pins. The cover plate is made from aluminum.

Description

도금용 지그{Jig for plating}Jig for Plating

도 1 및 도 2는 본 발명의 실시예에 따른 도금용 지그를 보여주는 사시도들이다.1 and 2 are perspective views showing a plating jig according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 도금용 지그를 보여주는 측면도이다.Figure 3 is a side view showing a plating jig according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 도금용 지그 및 도금조를 보여주는 단면도이다.Figure 4 is a cross-sectional view showing a plating jig and a plating bath according to an embodiment of the present invention.

본 발명은 반도체 제조장비에 관한 것으로, 보다 상세하게는 웨이퍼 도금용 지그에 관한 것이다.The present invention relates to a semiconductor manufacturing equipment, and more particularly to a wafer plating jig.

일반적으로, 반도체 제조 공정은 반도체 기판으로 사용되는 실리콘 웨이퍼 상에 소정의 절연막 및 도전막들을 형성시키어 전기적 특성을 갖는 개별 소자들을 형성하는 팹(Fab) 공정, 상기 개별 소자들이 형성된 칩(chip)을 전기적으로 검사하는 프로브 테스트(prove test) 공정, 칩을 컷팅(cutting)하는 컷팅 공정, 컷팅 공정에 의해 분할된 칩에 금 혹은 알루미늄 선을 용접하는 본딩(bonding) 공정, 본딩 공정이 종료된 칩을 세라믹 혹은 플라스틱으로 봉인하는 패키징 공정 등으로 나누 어질 수 있다. 상기 팹 공정 및 프로브 테스트 공정이 종료되면, 반도체 기판에 형성된 스크라이브 라인(scribe line)을 따라 각각의 칩을 컷팅하며, 컷팅된 각각의 칩은 프로브 테스트에서 양품으로 판정된 칩만 패키징 공정을 통해 반도체 소자로 제조된다.In general, a semiconductor fabrication process is a fab process in which predetermined insulating films and conductive films are formed on a silicon wafer used as a semiconductor substrate to form individual devices having electrical characteristics, and a chip in which the individual devices are formed. Probe test process for electrically inspecting, cutting process for cutting chips, bonding process for welding gold or aluminum wires to chips divided by the cutting process, and chip completion of the bonding process It can be divided into packaging process such as sealing with ceramic or plastic. When the fab process and the probe test process are terminated, each chip is cut along a scribe line formed on the semiconductor substrate, and each cut chip is a semiconductor device through only packaging chips determined as good in the probe test. Is manufactured.

최근, 일정한 크기의 반도체 칩에 들어갈 수 있는 내부 회로가 고집적화되고 있으며, 그 크기가 점차 감소됨에 따라 상기 반도체 칩을 감싸는 패키지 또한 감소하고 있다. 종래에는 상기 반도체 칩으로부터 신호를 인출하기 위해 상기 반도체 칩의 표면에 형성된 패드에 전도성 와이어를 연결하여 사용하였지만, 최근에는 더욱 작고 전기적 성능은 향상된 범프(bump)를 사용하고 있다.Recently, internal circuits that can fit into a semiconductor chip of a certain size have been highly integrated, and as the size thereof is gradually reduced, a package surrounding the semiconductor chip is also decreasing. Conventionally, in order to extract a signal from the semiconductor chip, a conductive wire is connected to a pad formed on the surface of the semiconductor chip. However, in recent years, a smaller bump and improved electrical performance have been used.

상기 범프를 형성하는 방법 중 하나로 전기 도금 방법이 있다. 상기 범프는 웨이퍼를 전기가 흐르는 전극 핀을 구비하는 도금용 지그에 고정시키어 도금 용액에 담그어 형성할 수 있다. 이때, 상기 도금용 지그는 상기 전극 핀을 웨이퍼에 접촉시키는 과정에서 스트레스를 받아 모양이 변형될 수 있다. 변형된 지그는 상기 웨이퍼를 불안정하게 고정시킬 수 있으며, 상기 웨이퍼 가장자리에 불필요하게 도금이 될 수 있다.One of the methods for forming the bump is an electroplating method. The bumps may be formed by fixing the wafer to a plating jig including an electrode pin through which electricity flows. In this case, the plating jig may be deformed under stress in the process of contacting the electrode pin to the wafer. The deformed jig can hold the wafer unstable and can be unnecessarily plated on the wafer edge.

본 발명이 이루고자 하는 기술적 과제는 물리적 힘에 의한 스트레스를 경감시키어 웨이퍼 가장자리에 불필요하게 도금되는 것을 방지할 수 있는 도금용 지그를 제공함에 있다.The technical problem to be achieved by the present invention is to provide a plating jig that can reduce the stress caused by the physical force to prevent unnecessary plating on the wafer edge.

상기 기술적 과제를 이루기 위한 본 발명에 따르면 도금용 지그가 제공된다. 상기 도금용 지그는 웨이퍼가 놓이는 원형의 베이스 플레이트(base plate)를 구비한다. 상기 베이스 플레이트와 힌지 결합되고 웨이퍼를 노출시키는 홀을 갖는 링형의 커버 플레이트가 제공된다. 상기 커버 플레이트에 고정되고 상기 홀을 관통하여 웨이퍼와 접촉하는 전극 핀이 제공된다. According to the present invention for achieving the above technical problem is provided a plating jig. The plating jig has a circular base plate on which the wafer is placed. A ring cover plate is provided which is hinged to the base plate and has holes for exposing the wafer. An electrode pin is provided fixed to the cover plate and penetrating the hole to contact the wafer.

상기 도금용 지그는 상기 커버 플레이트에 상기 전극 핀을 고정시키기 위한 고정탭을 더 포함할 수 있다. The plating jig may further include a fixing tab for fixing the electrode pin to the cover plate.

상기 커버 플레이트는 알루미늄 재질로 이루어질 수 있다.The cover plate may be made of aluminum.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 형상 및 크기는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, shapes and sizes are exaggerated for clarity. Like numbers refer to like elements throughout.

도 1은 본 발명의 실시예에 따른 도금용 지그를 보여주는 사시도이고, 도 2는 도 1의 도금용 지그가 열린 상태를 보여주는 사시도이며, 도 3은 측면도이다.1 is a perspective view showing a plating jig according to an embodiment of the present invention, Figure 2 is a perspective view showing an open state of the plating jig of Figure 1, Figure 3 is a side view.

도 1, 도 2 및 도 3을 참조하면, 도금용 지그는 웨이퍼가 놓이는 원형의 베이스 플레이트(110)를 구비한다. 상기 베이스 플레이트(110)는 웨이퍼가 놓이는 원형의 형상을 갖는 원형 플레이트(100) 및 상기 원형 플레이트(100)의 일부분에서 연장된 직사각형 또는 정사각형 모양의 서브 플레이트(105)를 구비할 수 있다. 상기 원형 플레이트(100)는 웨이퍼의 지름보다 큰 것이 바람직하다. 상기 베이스 플레이트(110)는 웨이퍼가 안착될 수 있도록 웨이퍼 수납홈을 가질 수 있다. 상기 베이스 플레이트(110)는 내열 PVC와 같은 내열 및 내약품성을 갖는 재질로 이루어질 수 있다.1, 2 and 3, the plating jig includes a circular base plate 110 on which a wafer is placed. The base plate 110 may include a circular plate 100 having a circular shape on which a wafer is placed and a sub plate 105 having a rectangular or square shape extending from a portion of the circular plate 100. The circular plate 100 is preferably larger than the diameter of the wafer. The base plate 110 may have a wafer receiving groove so that the wafer can be seated. The base plate 110 may be made of a material having heat resistance and chemical resistance, such as heat resistant PVC.

상기 베이스 플레이트(110) 상부에 놓여지며 웨이퍼를 노출시키는 홀(120)을 갖는 커버 플레이트(115)가 제공된다. 상기 커버 플레이트(115)는 상기 베이스 플레이트(110)와 동일한 형상을 가질 수 있다. 다시 말해서 상기 커버 플레이트(115)는 상기 베이스 플레이트(110)와 같이 원형의 형상을 가지면서, 중앙에는 웨이퍼를 노출시키는 상기 홀(120)을 가지므로, 링형의 모양과 유사할 수 있다. 상기 커버 플레이트(115)는 알루미늄 재질로 이루어질 수 있다.A cover plate 115 is provided on the base plate 110 and has a hole 120 exposing a wafer. The cover plate 115 may have the same shape as the base plate 110. In other words, since the cover plate 115 has a circular shape like the base plate 110 and has the hole 120 at the center to expose the wafer, the cover plate 115 may be similar to a ring shape. The cover plate 115 may be made of aluminum.

상기 베이스 플레이트(110) 및 상기 커버 플레이트(115)를 힌지 결합시키는 힌지부(125)가 상기 베이스 플레이트(110) 및 상기 커버 플레이트(115)의 일단에 구비된다. 상기 힌지부(125)에 의하여 상기 베이스 플레이트(110) 및 상기 커버 플레이트(115)가 웨이퍼를 그 사이에 고정시킬 수도 있고, 이동시킬 수도 있도록 접이식 결합을 가질 수 있다.A hinge portion 125 that hinges the base plate 110 and the cover plate 115 is provided at one end of the base plate 110 and the cover plate 115. By the hinge portion 125, the base plate 110 and the cover plate 115 may have a foldable coupling to fix or move the wafer therebetween.

상기 베이스 플레이트(110)의 상기 서브 플레이트(105)의 일단에 전원을 공급하기 위한 지그 전극(130)이 배치된다. 상기 지그 전극(130)과 연결되고 상기 커버 플레이트(115)에 고정되는 전극 핀(135)이 제공된다. 상기 전극 핀(135)은 상기 커버 플레이트(115)의 상기 홀(120)을 관통하여 웨이퍼와 접촉할 수 있도록 배치된 다. 상기 커버 플레이트(115)에는 상기 전극 핀(135)을 고정시키기 위한 고정탭(140)이 구비될 수 있다. 상기 고정탭(140)은 상기 커버 플레이트(115)를 관통하는 원기둥 형태일 수 있다. 상기 고정탭(140)은 상기 커버 플레이트(115)로부터 이탈되지 않도록 일 단부에 걸림쇠를 가질 수 있으며, 타 단부에는 홀이 구비되어 상기 전극 핀(135)이 관통되도록 할 수 있다. 상기 전극 핀(135)에는 웨이퍼에 인가되는 전류를 일정하게 유지시키기 위하여 저항(145)이 접속될 수 있다. A jig electrode 130 for supplying power to one end of the sub plate 105 of the base plate 110 is disposed. An electrode pin 135 connected to the jig electrode 130 and fixed to the cover plate 115 is provided. The electrode pin 135 is disposed to contact the wafer through the hole 120 of the cover plate 115. The cover plate 115 may be provided with a fixing tab 140 for fixing the electrode pin 135. The fixing tab 140 may have a cylindrical shape penetrating the cover plate 115. The fixing tab 140 may have a latch at one end so as not to be separated from the cover plate 115, and a hole may be provided at the other end to allow the electrode pin 135 to penetrate. A resistor 145 may be connected to the electrode pin 135 to maintain a constant current applied to the wafer.

도 4는 본 발명의 실시예에 따른 도금용 지그 및 도금조를 보여주는 단면도이다.Figure 4 is a cross-sectional view showing a plating jig and a plating bath according to an embodiment of the present invention.

도 4를 참조하면, 웨이퍼는 도금용 지그에 고정되어 도금액(205)이 채워진 도금조(200)에 담궈진다. 상기 웨이퍼에는 복수개의 반도체 칩들이 형성되어 있다. 상기 반도체 칩들에는 패드 형성 공정 및 보호막 형성 공정을 마친 후, 범프 형성을 위한 포토 레지스트 패턴이 형성되어 있다. 상기 도금액(205)은 금 이온을 함유하고 있을 수 있으며, 그 결과 형성되는 범프는 금으로 이루어질 수 있다. 상기 도금용 지그의 상기 지그 전극(130)은 상기 전극 핀(135)을 통하여 상기 웨이퍼에 전원을 가한다. 전류가 흘러나갈 수 있도록 상기 도금조(200) 내에 다른 전극(210)이 제공될 수 있다.Referring to FIG. 4, the wafer is fixed to the plating jig and dipped in the plating bath 200 filled with the plating liquid 205. A plurality of semiconductor chips are formed on the wafer. After the pad forming process and the protective film forming process are completed, the semiconductor chips are formed with a photoresist pattern for bump formation. The plating solution 205 may contain gold ions, and the resulting bumps may be made of gold. The jig electrode 130 of the plating jig applies power to the wafer through the electrode pin 135. Another electrode 210 may be provided in the plating bath 200 to allow current to flow out.

본 발명에 의하면, 상기 베이스 플레이트(110) 및 상기 커버 플레이트(115)의 형상이 각각 원형 및 링형을 갖는다. 따라서, 상기 전극 핀(135)이 웨이퍼에 접촉되도록 할 때 상기 전극 핀(135)이 고정되어 있는 상기 커버 플레이트(115)가 받는 스트레스가 완화될 수 있다. 따라서, 상기 스트레스에 기인하여 상기 커버 플레 이트(115)가 변형됨으로써 상기 도금액(205)이 웨이퍼의 가장자리에까지 침투되어 불필요한 부분에 도금이 되는 것을 방지할 수 있다. 또한, 상기 도금용 지그의 전체적인 크기를 감소시킬 수 있으며, 가장자리에 모서리 부분이 제공되지 않아 외부의 물리적 충격으로부터 받는 스트레스 또한 경감시킬 수 있다.According to the present invention, the shape of the base plate 110 and the cover plate 115 has a circular and a ring shape, respectively. Accordingly, when the electrode pin 135 is in contact with the wafer, the stress applied to the cover plate 115 on which the electrode pin 135 is fixed may be alleviated. Therefore, the cover plate 115 is deformed due to the stress, thereby preventing the plating solution 205 from penetrating to the edge of the wafer and plating the unnecessary portion. In addition, it is possible to reduce the overall size of the plating jig, and the edge portion is not provided at the edge can also reduce the stress from the external physical impact.

상기와 같이 이루어진 본 발명에 의하면, 도금용 지그가 웨이퍼의 형상을 따라 원형의 형상을 갖게 된다. 따라서, 상기 도금용 지그를 소형화할 수 있고, 상기 도금용 지그에 가해질 수 있는 물리적 스트레스를 완화시킬 수 있다. According to the present invention made as described above, the plating jig has a circular shape along the shape of the wafer. Therefore, the plating jig can be downsized and physical stress that can be applied to the plating jig can be alleviated.

Claims (3)

웨이퍼가 놓이는 원형의 베이스 플레이트(base plate);A circular base plate on which the wafer is placed; 상기 베이스 플레이트와 힌지 결합되고 웨이퍼를 노출시키는 홀을 갖는 링형의 커버 플레이트(cover plate); 및A ring cover plate hinged with the base plate and having a hole for exposing a wafer; And 상기 커버 플레이트에 고정되고 상기 홀을 관통하여 웨이퍼와 접촉하는 전극 핀을 포함하는 도금용 지그. And an electrode pin fixed to the cover plate and penetrating the hole to contact the wafer. 제 1 항에 있어서,The method of claim 1, 상기 커버 플레이트에 상기 전극 핀을 고정시키기 위한 고정탭을 더 포함하는 것을 특징으로 하는 도금용 지그. Plating jig further comprises a fixing tab for fixing the electrode pin to the cover plate. 제 1 항에 있어서,The method of claim 1, 상기 커버 플레이트는 알루미늄 재질로 이루어진 것을 특징으로 하는 도금용 지그.The cover plate is a jig for plating, characterized in that made of aluminum.
KR1020060014363A 2006-02-14 2006-02-14 Jig for plating KR20070081978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060014363A KR20070081978A (en) 2006-02-14 2006-02-14 Jig for plating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060014363A KR20070081978A (en) 2006-02-14 2006-02-14 Jig for plating

Publications (1)

Publication Number Publication Date
KR20070081978A true KR20070081978A (en) 2007-08-20

Family

ID=38611760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060014363A KR20070081978A (en) 2006-02-14 2006-02-14 Jig for plating

Country Status (1)

Country Link
KR (1) KR20070081978A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286254B1 (en) * 2011-07-29 2013-07-15 (재)한국나노기술원 Wafer Holder Assist Apparatus for Electroplating of Semiconductor
KR101642303B1 (en) * 2015-05-22 2016-07-26 한국광기술원 holder for plating wafer
KR20200114777A (en) 2019-03-29 2020-10-07 한국에너지기술연구원 A jig for electroplating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101286254B1 (en) * 2011-07-29 2013-07-15 (재)한국나노기술원 Wafer Holder Assist Apparatus for Electroplating of Semiconductor
KR101642303B1 (en) * 2015-05-22 2016-07-26 한국광기술원 holder for plating wafer
KR20200114777A (en) 2019-03-29 2020-10-07 한국에너지기술연구원 A jig for electroplating

Similar Documents

Publication Publication Date Title
US10748840B2 (en) Chip-size, double side connection package and method for manufacturing the same
EP2549532B1 (en) Method of electroplating pads on a semiconductor wafer
US20120295402A1 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
JP2009246218A (en) Semiconductor device and method for manufacturing the same
JP2007059931A (en) Method for fitting spring element onto semiconductor device and for testing wafer level
US6159826A (en) Semiconductor wafer and fabrication method of a semiconductor chip
CN109860158A (en) Semiconductor device
TWI752608B (en) Package structure and method for forming the same
US7713871B2 (en) System for contacting electronic devices and production processes thereof
US20140225113A1 (en) Interposer chip, multi-chip package including the interposer chip, and method of manufacturing the same
JP3757971B2 (en) Manufacturing method of semiconductor device
US9052341B2 (en) Probe card and manufacturing method thereof
JP2009164607A (en) Bonding pad structure, manufacturing method thereof, and semiconductor package including bonding pad structure
US20140015145A1 (en) Multi-chip package and method of manufacturing the same
US7670859B2 (en) Semiconductor device and method for manufacturing the same
KR20070081978A (en) Jig for plating
US10886241B1 (en) Semiconductor package structure
KR20080088653A (en) Production of integrated circuits comprising different components
US5936845A (en) IC package and IC probe card with organic substrate
KR100828027B1 (en) Stack type wafer level package and method of manufacturing the same, and wafer level stack package and method of manufacturing the same
US20100210071A1 (en) Method of manufacturing semiconductor devices
US8237450B2 (en) Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method
JP6012688B2 (en) Semiconductor device
JP2009231402A (en) Semiconductor device, and manufacturing method of semiconductor device
US20210233822A1 (en) Semiconductor device, pad structure and fabrication method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid