KR20070080873A - Method of measuring patterning for semiconductor device - Google Patents
Method of measuring patterning for semiconductor device Download PDFInfo
- Publication number
- KR20070080873A KR20070080873A KR1020060012328A KR20060012328A KR20070080873A KR 20070080873 A KR20070080873 A KR 20070080873A KR 1020060012328 A KR1020060012328 A KR 1020060012328A KR 20060012328 A KR20060012328 A KR 20060012328A KR 20070080873 A KR20070080873 A KR 20070080873A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- image
- light
- simulation
- measured
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 238000000059 patterning Methods 0.000 title 1
- 238000004088 simulation Methods 0.000 claims abstract description 32
- 238000004458 analytical method Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- FSQKKOOTNAMONP-UHFFFAOYSA-N acemetacin Chemical compound CC1=C(CC(=O)OCC(O)=O)C2=CC(OC)=CC=C2N1C(=O)C1=CC=C(Cl)C=C1 FSQKKOOTNAMONP-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F1/00—Treatment of water, waste water, or sewage
- C02F1/30—Treatment of water, waste water, or sewage by irradiation
- C02F1/32—Treatment of water, waste water, or sewage by irradiation with ultraviolet light
- C02F1/325—Irradiation devices or lamp constructions
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F2103/00—Nature of the water, waste water, sewage or sludge to be treated
- C02F2103/007—Contaminated open waterways, rivers, lakes or ponds
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F2201/00—Apparatus for treatment of water, waste water or sewage
- C02F2201/32—Details relating to UV-irradiation devices
- C02F2201/322—Lamp arrangement
- C02F2201/3225—Lamps immersed in an open channel, containing the liquid to be treated
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F2303/00—Specific treatment goals
- C02F2303/04—Disinfection
Landscapes
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Hydrology & Water Resources (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 패턴 측정 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a pattern measuring method of a semiconductor device according to an embodiment of the present invention.
도 2는 도 1에 도시된 모의실험을 수행하는 단계를 설명하기 위한 흐름도이다.2 is a flow chart for explaining the steps of performing the simulation shown in FIG.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 패턴 측정 방법이 적용되는 측정 장비를 설명하기 위한 블록도이다.3 is a block diagram illustrating measurement equipment to which a pattern measuring method of a semiconductor device according to an exemplary embodiment of the present invention is applied.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
100 : 측정 장비 110 : 스테이지100: measuring equipment 110: stage
120 : 광원 130 : 저장부120: light source 130: storage unit
140 : 처리부 150 : 디스플레이부 140: processing unit 150: display unit
본 발명은 반도체 장치의 패턴 측정 방법에 관한 것으로, 보다 상세하게는 패턴의 이미지를 이용한 반도체 장치의 패턴 측정 방법에 관한 것이다. The present invention relates to a method for measuring a pattern of a semiconductor device, and more particularly, to a method for measuring a pattern of a semiconductor device using an image of a pattern.
일반적으로 반도체 장치의 제조 과정은 단결정 실리콘 재질의 웨이퍼 상에 절연막, 유전막 및 금속막 등을 적층하는 공정과 상기 적층된 막을 원하는 형태의 패턴으로 형성하는 사진, 식각 공정 등을 포함한다. 상기 공정을 수행한 이 후에, 상기 패턴의 임계치수 및 높이를 확인하기 위해, 상기 공정 진행 후에는 상기 패턴의 임계치수 및 높이를 측정해야 한다. In general, a process of manufacturing a semiconductor device includes a process of laminating an insulating film, a dielectric film, a metal film, and the like on a wafer made of a single crystal silicon material, and a photo, an etching process, and the like to form the stacked film in a desired pattern. After performing the process, in order to check the critical dimension and the height of the pattern, after the process proceeds to measure the critical dimension and height of the pattern.
상기 측정은 상기 웨이퍼를 파괴하는 방식으로 VSEM(vertical scanning electron microscope)과 상기 웨이퍼를 파괴하지 않는 방식으로 엘립소메트리(Ellipsometry)를 이용한 OCD(optical critical dimension) 장비가 있다. The measurement includes a vertical scanning electron microscope (VSEM) in a manner of breaking the wafer and an optical critical dimension (OCD) device using ellipsometry in a manner that does not destroy the wafer.
상기 OCD 장비는 상기 웨이퍼 상에 형성된 패턴에서 반사되는 광을 측정하여 검출된 광의 신호, 즉 파장에 따른 강도와 위상의 변화와 전자기 이론을 이용하여 역으로 계산된 모델링된 광의 신호와 비교하면서 상기 패턴의 임계치수와 높이 값을 얻는다. The OCD apparatus measures the light reflected from the pattern formed on the wafer and compares the detected signal with the signal of the detected light, that is, the intensity and phase change according to the wavelength and the signal of the modeled light calculated inversely using electromagnetic theory. Get the critical and height values of.
그러나 반도체 장치의 고집적화의 요구에 따라 상기 패턴이 축소되거나, 복잡할 경우에 상기 OCD 장비는 상기 패턴의 임계치수 및 높이를 측정할 수 없다. 그리고 측정할지라도 측정된 상기 패턴의 임계치수와 높이 값의 신뢰도가 떨어진다.However, when the pattern is reduced or complicated according to the demand for high integration of the semiconductor device, the OCD device cannot measure the critical dimension and the height of the pattern. And even if measured, the reliability of the critical dimension and height value of the measured pattern is inferior.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 장치의 고집적화에 따른 반도체 장치의 패턴 측정 방법을 제공하는데 있다. An object of the present invention for solving the above problems is to provide a method for measuring a pattern of a semiconductor device according to the high integration of the semiconductor device.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 패 턴 측정 방법은 먼저, 웨이퍼에 형성된 패턴의 임계치수와 깊이를 측정하기 위하여 상기 웨이퍼에 광을 조사한다. 이어서 상기 웨이퍼로부터 반사된 광을 측정한다. 계속하여 상기 측정된 광의 신호로부터 상기 패턴의 실측 이미지를 획득한다. 다음에 상기 실측 이미지와 비교 대상인 모의실험 이미지를 획득하기 위하여 모의실험을 수행한다. 이어서 상기 모의실험을 수행하여 획득된 모의실험 이미지와 상기 실측 이미지를 비교한다. 계속하여 상기 모의실험 이미지로부터 상기 패턴의 임계치수와 깊이 값을 획득한다. In the pattern measuring method of a semiconductor device according to an embodiment of the present invention for achieving the above object, first, the wafer is irradiated with light to measure the critical dimension and depth of the pattern formed on the wafer. Subsequently, the light reflected from the wafer is measured. Subsequently, an actual image of the pattern is obtained from the measured light signal. Next, a simulation is performed to obtain a simulation image which is a comparison target with the measured image. Subsequently, the simulation image obtained by performing the simulation is compared with the measured image. Subsequently, a critical dimension and a depth value of the pattern are obtained from the simulation image.
여기서 상기 모의실험을 수행하는 단계는 먼저, 상기 측정된 광의 신호를 가정하여 예측된 상기 패턴의 임계치수와 깊이 값 및 상기 광의 상수 값을 정의한다. 이어서 상기 정의된 상기 패턴의 임계치수와 깊이 값 및 상기 광의 상수 값을 FETD(finite element time domain) 알고리즘을 이용하여 분석한다. 계속하여 상기 분석하여 획득된 광의 신호를 이미지 화하여 상기 패턴의 모의실험 이미지를 획득한다. In the performing of the simulation, first, a threshold value and a depth value of the pattern and a constant value of the light are estimated by assuming the measured light signal. Subsequently, the critical dimension and depth value of the pattern and the constant value of the light are analyzed by using a finite element time domain (FETD) algorithm. Subsequently, a signal image of the light obtained by the analysis is imaged to obtain a simulation image of the pattern.
본 발명의 실시예에 따른 반도체 장치의 패턴 측정 방법을 사용하면, 반도체 장치의 고집적화에 따라서 패턴이 축소되거나 복잡한 경우에도 상기 패턴의 임계치수와 깊이를 측정할 수 있고, 또한 상기 측정값의 신뢰도를 높일 수 있다. When the pattern measuring method of the semiconductor device according to the embodiment of the present invention is used, the critical dimension and depth of the pattern can be measured even when the pattern is reduced or complicated according to the high integration of the semiconductor device, and the reliability of the measured value can be measured. It can increase.
이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 반도체 장치의 패턴 측정 방법을 상세하게 설명한다. Hereinafter, a pattern measuring method of a semiconductor device will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 반도체 장치의 패턴 측정 방법을 설명하 기 위한 흐름도이다. 그리고 도 2는 도 1에 도시된 모의실험을 수행하는 단계를 설명하기 위한 흐름도이다. 1 is a flowchart illustrating a pattern measuring method of a semiconductor device according to an embodiment of the present invention. 2 is a flowchart for explaining a step of performing the simulation shown in FIG. 1.
도 1을 참조하면, 웨이퍼에 형성된 패턴의 임계치수 및 깊이를 측정하기 위하여 상기 웨이퍼에 광을 조사한다.(S110) Referring to FIG. 1, light is irradiated onto the wafer to measure the critical dimension and the depth of the pattern formed on the wafer.
여기서 상기 웨이퍼에는 반도체 장치의 고집적화에 따른 패턴이 형성되어 있다. 그리고 상기 웨이퍼는 측정 장비의 스테이지에 안착되어 있다. 그리고 상기 광은 설정된 각을 가지고 입사된다. Here, the wafer is formed with a pattern resulting from high integration of the semiconductor device. The wafer is then seated on the stage of the measuring equipment. The light is incident at a set angle.
계속하여 상기 웨이퍼로부터 반사된 광을 측정한다.(S120)Subsequently, the light reflected from the wafer is measured (S120).
다음에 상기 측정된 광의 신호로부터 상기 패턴의 실측 이미지를 획득한다.(S130)Next, an actual image of the pattern is obtained from the measured light signal (S130).
다음에 상기 실측 이미지와 비교 대상인 모의실험 이미지를 획득하기 위하여 모의실험을 수행한다.(S140)Next, a simulation is performed to obtain a simulation image that is a comparison target with the measured image. (S140)
여기서 상기 모의실험을 수행하는 단계를 도 2를 참조하여 구체적으로 설명한다. Here, the step of performing the simulation will be described in detail with reference to FIG. 2.
도 2를 참조하면, 상기 모의실험은 상용화된 FETD(finite element time domain) 알고리즘을 이용한다. 여기서 상기 FETD(finite element time domain) 알고리즘은 EMFlex, CST MWS 등으로 상용화되어 있다. 그리고 상기 알고리즘은 상기 패턴을 망사(mesh)화한 후, 각각의 망사에 대하여 맥스웰(maxwell) 방정식을 이용하여 광 신호를 얻는 방법이다. Referring to FIG. 2, the simulation uses a commercially available finite element time domain (FETD) algorithm. The finite element time domain (FETD) algorithm is commercialized by EMFlex, CST MWS, and the like. The algorithm is a method of meshing the pattern and then obtaining an optical signal by using a Maxwell equation for each mesh.
구체적으로, 먼저 도 1의 S120 단계에서 측정된 광의 신호를 가정하여 모의 실험용 상기 패턴의 예측 임계치수와 깊이 값을 정의한다. 그리고 상기 광의 상수 값을 정의한다.(S210)Specifically, first, the prediction threshold and the depth value of the pattern for simulation are defined by assuming the signal of light measured in step S120 of FIG. 1. In addition, the constant value of the light is defined.
여기서 상기 광의 상수 값은 상기 패턴에 대한 굴절률(Reflective Index, n) 및 흡수율(Extinction Coefficient, k)등과 같은 물리적 정보를 포함한다. 상기 굴절률은 진공에서의 광의 속도에 대한 특정 물질에서 광의 속도의 비로 정의되고, 상기 흡수율은 광이 특정 물질을 통과할 때 얼마나 빨리 강도가 감소하는가에 대한 척도로 정의된다.The constant value of the light includes physical information such as a refractive index (n) and an absorption coefficient (k) for the pattern. The refractive index is defined as the ratio of the speed of light in a particular material to the speed of light in a vacuum, and the absorptivity is defined as a measure of how quickly the intensity decreases as light passes through the particular material.
이어서 상기 정의된 상기 패턴의 임계치수와 깊이 값 및 상기 광의 상수 값을 FETD 알고리즘을 이용하여 분석한다.(S220)Subsequently, the critical dimension and depth value of the pattern and the constant value of the light are analyzed using the FETD algorithm (S220).
계속하여 상기 분석하여 획득된 광의 신호를 이미지 화하여 상기 패턴의 모의실험 이미지를 획득한다.(S230) Subsequently, the signal of the light obtained by the analysis is imaged to obtain a simulation image of the pattern.
이제, 계속하여 상기 반도체 장치의 패턴 측정 방법을 설명한다.Now, the method of measuring a pattern of the semiconductor device will be described.
이어서 상기 모의실험을 수행하여 획득된 모의실험 이미지와 상기 실측 이미지를 비교한다.(S150)Subsequently, the simulation image obtained by performing the simulation is compared with the measured image.
만약, 상기 모의실험 이미지가 상기 실측 이미지에 근사하면, 상기 패턴의 임계치수와 깊이 값을 획득한다.(S160)If the simulated image approximates the measured image, a critical dimension and a depth value of the pattern are obtained.
여기서 상기 획득된 상기 패턴의 임계치수와 깊이 값은 상기 모의실험 이미지를 획득하기 위하여 정의된 상기 패턴의 임계치수와 깊이다. Herein, the acquired critical dimension and depth value of the pattern are the critical dimension and depth of the pattern defined for obtaining the simulation image.
그러나, 상기 모의실험 이미지가 상기 실측 이미지에 근사하지 못하면, 상기 모의실험 이미지가 상기 실측 이미지에 근사하도록 모의실험을 다시 수행한다 .(S140)However, if the simulation image does not approximate the measured image, the simulation is performed again so that the simulated image approximates the measured image.
이어서, 다시 모의실험을 수행하여 획득된 모의실험 이미지와 상기 실측 이미지를 다시 비교한다.(S150). Subsequently, the simulation image is again performed to compare the measured image with the measured image again (S150).
이러한 폐회로(close loop) 과정을 상기 모의실험 이미지와 상기 실측 이미지에 근사할 때까지 반복한다.This close loop process is repeated until it approximates the simulated image and the measured image.
이로써, 종래의 OCD 장비가 패턴이 축소되거나 복잡할 경우에 측정 파라미터의 신뢰도가 떨어지거나 측정이 불가능하였는데, 본 발명에 따른 반도체 장치의 패턴 측정 방법은 실측 이미지와 모의실험 이미지 획득하여, 서로 비교함으로 상기 패턴의 임계치수와 깊이를 측정할 수 있고, 또한 상기 측정값의 신뢰도를 높일 수 있다. As a result, when the OCD device of the prior art reduced or complicated the pattern, the reliability of the measurement parameter was inferior or impossible to measure. The critical dimension and the depth of the pattern can be measured, and the reliability of the measured value can be improved.
이하, 상기 반도체 장치의 패턴 측정 방법을 적용되는 측정 장비에 대하여 설명한다. Hereinafter, the measurement equipment to which the pattern measuring method of the said semiconductor device is applied is demonstrated.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 패턴 측정 방법이 적용되는 측정 장비를 설명하기 위한 블록도이다.3 is a block diagram illustrating measurement equipment to which a pattern measuring method of a semiconductor device according to an exemplary embodiment of the present invention is applied.
도 3을 참조하면, 상기 측정 장비는 스테이지(110), 광원(120), 저장부(130), 처리부(140) 및 디스플레이부(150)를 구비한다.Referring to FIG. 3, the measurement equipment includes a
구체적으로, 상기 스테이지(110)는 측정될 패턴이 형성된 웨이퍼(W)를 안착시키기 위하여 구비된다. 상기 스테이지(110)는 구동수단(도시되지 않음)에 의하여 이동될 수 있는 것이 바람직하다.In detail, the
그리고 상기 광원(120)은 미 도시되었지만, 광을 발생시키는 램프와, 상기 광을 반사시켜 웨이퍼 전사시키기 위한 반사경과, 상기 램프에서 발생된 광과 상기 반사경에 반사된 광을 평행 광으로 형성하기 위한 콜리메이터 렌즈 등을 포함한다. Although the
상기 저장부(130)는 상기 웨이퍼로부터 반사된 광을 측정한 후에 측정된 광의 신호를 저장한다. The
그리고 처리부(140)는 상기 저장된 광의 신호를 제공받아 실측 이미지를 획득하고, 상기 저장된 광의 신호를 가정하여 상기 모의실험을 수행하고, 상기 모의실험을 수행하여 획득된 모의실험 이미지와 상기 실측 이미지와 비교하도록 구비된다. The
그리고 상기 디스플레이부(150)가 상기 처리부(140)에 의하여 획득된 실측 이미지와 모의시험 이미지를 디스플레이하기 위하여 구비된다. In addition, the
이렇게 구성된 측정 장비를 이용하여 반도체 장치의 패턴이 고직접화에 따라서 상기 패턴이 축소되거나 복잡할 경우에도 측정할 수 있다. By using the measuring equipment configured as described above, the pattern of the semiconductor device may be measured even if the pattern is reduced or complicated according to the high directivity.
상술한 바와 같이, 본 발명의 바람직한 실시 예에 따른 반도체 장치의 패턴 측정 방법은 반도체 장치의 고집적화에 따라서 패턴이 축소되거나 복잡한 경우에도 상기 패턴의 임계치수와 깊이를 측정할 수 있고, 또한 상기 측정값의 신뢰도를 높일 수 있다. As described above, the pattern measuring method of the semiconductor device according to the preferred embodiment of the present invention can measure the critical dimension and depth of the pattern even when the pattern is reduced or complicated according to the high integration of the semiconductor device, and the measured value Can increase the reliability.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention described in the claims below. It will be appreciated.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060012328A KR20070080873A (en) | 2006-02-09 | 2006-02-09 | Method of measuring patterning for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060012328A KR20070080873A (en) | 2006-02-09 | 2006-02-09 | Method of measuring patterning for semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070080873A true KR20070080873A (en) | 2007-08-14 |
Family
ID=38601105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060012328A KR20070080873A (en) | 2006-02-09 | 2006-02-09 | Method of measuring patterning for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070080873A (en) |
-
2006
- 2006-02-09 KR KR1020060012328A patent/KR20070080873A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102313413B1 (en) | Create metrology recipes using predictive metrology images | |
| JP4773155B2 (en) | Method for inspecting pattern formed on substrate, and inspection apparatus for performing the same | |
| TWI603052B (en) | Method, system, and computer-readable medium to generate optimized measurement recipe | |
| KR102184029B1 (en) | Signal response metrology for image based overlay measurements | |
| KR102220435B1 (en) | Measurement model optimization based on parameter variations across a wafer | |
| KR102245695B1 (en) | Integrated use of model-based metrology and a process model | |
| JP6266007B2 (en) | Apparatus and method for optical metrology with optimized system parameters | |
| KR102226781B1 (en) | Defect detection using surface enhanced electric field | |
| US20230213870A1 (en) | Metrology method and system for critical dimensions based on dispersion relation in momentum space | |
| TWI528017B (en) | Apparatus for measuring thickness and method for measuring thickness for the same | |
| EP2587313B1 (en) | Optical measurement system and method for measuring critical dimension of nanostructure | |
| US9958327B2 (en) | Deconvolution to reduce the effective spot size of a spectroscopic optical metrology device | |
| KR102600372B1 (en) | Systems and methods for error reduction in metrology measurements | |
| US7742177B2 (en) | Noise-reduction metrology models | |
| US9036895B2 (en) | Method of inspecting wafer | |
| TWI785083B (en) | Bandgap measurements of patterned film stacks using spectroscopic metrology | |
| US20150168128A1 (en) | Via characterization for bcd and depth metrology | |
| KR100627783B1 (en) | Method for producing a library | |
| CN113348358B (en) | Loosely coupled inspection and metrology system for mass production process monitoring | |
| JP2023505152A (en) | Tomography-based semiconductor metrology using a simplified model | |
| US20180202942A1 (en) | Method for measuring semiconductor device | |
| KR20070080873A (en) | Method of measuring patterning for semiconductor device | |
| JP6259634B2 (en) | Inspection device | |
| KR101928439B1 (en) | Optical measurement system and method for measuring critical dimension of nanostructure | |
| JP7333406B2 (en) | Scatterometric modeling in the presence of unwanted diffraction orders |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |