KR20070080105A - 박막 트랜지스터 어레이 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20070080105A
KR20070080105A KR1020060011222A KR20060011222A KR20070080105A KR 20070080105 A KR20070080105 A KR 20070080105A KR 1020060011222 A KR1020060011222 A KR 1020060011222A KR 20060011222 A KR20060011222 A KR 20060011222A KR 20070080105 A KR20070080105 A KR 20070080105A
Authority
KR
South Korea
Prior art keywords
electrode
reflective electrode
reflective
conductive layer
pixel
Prior art date
Application number
KR1020060011222A
Other languages
English (en)
Inventor
정종현
박홍식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060011222A priority Critical patent/KR20070080105A/ko
Publication of KR20070080105A publication Critical patent/KR20070080105A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

제조 공정이 단순화된 박막 트랜지스터 어레이 기판의 제조 방법이 제공된다. 박막 트랜지스터 어레이 기판의 제조 방법은 제1 방향으로 배열된 다수의 게이트 라인, 게이트 라인과 절연되어 교차하고 제2 방향으로 배열된 다수의 데이터 라인 및 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터가 화소마다 형성되어 있으며, 화소는 입사되는 빛을 반사하는 반사 영역 및 빛을 투과시키는 투광 영역을 포함하는 절연 기판 상에 유기막을 적층하는 단계와, 유기막의 전면에 제1 도전층을 형성하는 단계와, 제1 도전층 상에 반사 전극 및 더미 반사 전극을 정의하는 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 하여 패터닝하여 투광 영역의 제1 도전층을 제거하는 단계와, 결과물에 제2 도전층을 형성하는 단계, 및 포토레지스트 패턴 및 그 위에 형성된 제2 도전층을 제거하는 단계를 포함한다.
박막 트랜지스터 어레이 기판, 반사 전극, 리프트 오프, 액정 표시 장치

Description

박막 트랜지스터 어레이 기판 및 이의 제조 방법{Thin flim transistor array substrate and method for fabricating the same}
도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 2는 도 1의 박막 트랜지스터 어레이 기판의 화소 구조의 평면도이다.
도 3은 도 2의 Ⅲ - Ⅲ' 선을 따라 자른 단면도이다.
도 4 내지 도 10은 본 발명의 일 실시예에 박막 트랜지스터 어레이 기판의 제조 방법의 공정 단계별 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 절연 기판 24: 게이트 전극
30: 게이트 절연막 44: 반도체층
55, 56: 저항성 접촉층 65: 소오스 전극
66: 드레인 전극 71: 보호막
72: 유기막 82: 반사 전극
85: 더미 반사 전극 92: 화소 전극
100: 박막 트랜지스터 어레이 기판
본 발명은 박막 트랜지스터 어레이 기판의 제조 방법에 관한 것으로서, 보다 상세하게는 제조 공정이 단순화된 박막 트랜지스터 어레이 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 어레이 기판에 관한 것이다.
오늘날과 같은 정보화 사회에 있어서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다. 또, 반도체 기술의 급속한 진보에 의해 각종 전자 장치의 고체화, 저전압 및 저전력화와 함께 전자 기기의 소형 및 경량화에 따라 새로운 환경에 적합한 전자 디스플레이 장치, 즉 얇고 가벼우면서도 낮은 구동 전압 및 낮은 소비 전력의 특징을 갖춘 평판 패널(flat panel)형 디스플레이 장치에 대한 요구가 급격히 증대하고 있다.
현재 개발된 여러 가지 평판 디스플레이 장치 중에서 액정 표시 장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.
이러한 액정 표시 장치는 박막 트랜지스터 어레이 기판, 이에 대향하는 대향 기판 및 상기 기판들 사이에 개재된 액정층을 포함하며, 화소별로 액정 분자의 배열 방향을 조절함으로써, 백라이트 등으로부터 입사된 빛의 투과율을 조절하여 계조를 표시한다.
한편, 휴대용 액정 표시 장치 등에서는 실내뿐만 아니라, 외부광의 세기가 상대적으로 큰 실외에서도 사용된다. 상기 휴대용 액정 표시 장치 등은 외부광의 세기가 상대적으로 작은 장소에서는 백라이트로부터 출사된 빛이 투명한 화소 전극을 통해 표시 화면에 시인되도록 하지만, 외부광의 세기가 상대적으로 큰 장소에서는 외부광의 입사에 따른 계조의 희석을 방지하기 위해 박막 트랜지스터 어레이 기판에 반사 전극을 구비하여 외부광을 반사하게 된다. 즉, 하나의 화소에 투광 영역과 반사 영역을 동시에 구비하게 된다.
이와 같은 방식의 액정 표시 장치에 적용되는 박막 트랜지스터 어레이 기판의 제조 방법에서는, 통상 도전성 물질을 보호막 위에 증착한 다음 이를 사진 식각하여 화소 전극을 형성하고, 다시 도전성 물질을 증착하여 반사 전극을 형성한다. 그러나, 이와 같은 사진 식각은 공정 자체가 복잡하고, 비용 및 시간이 많이 소요되기 때문에, 사진 식각 공정의 수를 줄일 수 있는 방안이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정이 단순화된 박막 트랜지스터 어레이 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 방법으로 제조된 박막 트랜지스터 어레이 기판을 제조하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판의 제조 방법은 제1 방향으로 배열된 다수의 게이트 라인, 상기 게이트 라인과 절연되어 교차하고 제2 방향으로 배열된 다수의 데이터 라인 및 상기 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터가 화소마다 형성되어 있으며, 상기 화소는 입사되는 빛을 반사하는 반사 영역 및 상기 빛을 투과시키는 투광 영역을 포함하는 절연 기판 상에 유기막을 적층하는 단계와, 상기 유기막의 전면에 제1 도전층을 형성하는 단계와, 상기 제1 도전층 상에 반사 전극 및 더미 반사 전극을 정의하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 하여 패터닝하여 상기 투광 영역의 제1 도전층을 제거하는 단계와, 상기 결과물에 제2 도전층을 형성하는 단계, 및 상기 포토레지스트 패턴 및 그 위에 형성된 상기 제2 도전층을 제거하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판은 제1 방향으로 배열된 다수의 게이트 라인과, 상기 게이트 라인과 절연되어 교차하고 제2 방향으로 배열된 다수의 데이터 라인과, 입사되는 빛을 반사하는 반사 영역 및 상기 빛을 투과시키는 투광 영역을 포함하는 화소마다 상기 게이트 라인 및 상기 데이터 라인에 연결되어 형성된 박막 트랜지스터와, 상기 투광 영역에 형성되며, 상기 박막 트랜지스터에 연결되어 있는 화소 전극과, 상기 반사 영역에 형성되며, 상기 화소 전극과 분리되어 있는 반사 전극, 및 상기 게이트 라인 및/또는 상기 데이터 라인을 따라 오버랩되어 형성되며, 상기 화 소 전극과 분리되어 있는 더미 반사 전극을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 어레이 기판의 개략적인 평면도이다.
도 1을 참조하면, 박막 트랜지스터 어레이 기판(100)은 절연 기판(10)을 기재로 하여, 절연 기판(10) 상에 어레이된 다수개의 박막 트랜지스터(Q)를 포함한다. 박막 트랜지스터(Q)는 매트릭스 형상으로 배열되어 있는 각 화소별로 하나씩 배치되며, 박막 트랜지스터(Q)의 출력단은 화소 전극(92)에 연결되어 있다. 또한, 각 화소에는 화소 전극(92)과 분리되어 있는 반사 전극(82)이 배치되어 있다. 박막 트랜지스터(Q)의 제어단은 제1 방향으로 연장되어 있는 게이트 라인(22)에 연결되 어 있고, 박막 트랜지스터(Q)의 입력단은 제2 방향으로 연장되어 있는 데이터 라인(62)에 연결되어 있다. 게이트 라인(22) 및 데이터 라인(62)은 다수개가 서로 평행하게 배열되어 있으며, 박막 트랜지스터(Q)가 형성되어 있는 영역에서 게이트 라인(22) 및 데이터 라인(62)은 서로 절연되어 교차한다. 한편, 도 1에 도시되지는 않았지만, 게이트 라인(22) 및 데이터 라인(22)의 위의 반사 전극과 동일한 층에는 더미 반사 전극이 위치한다.
박막 트랜지스터 어레이 기판(100)의 각 화소는 기본적으로 서로 동일한 구조를 갖는다. 이러한 박막 트랜지스터 어레이 기판의 화소 구조에 대해 더욱 상세히 설명한다.
도 2는 도 1의 박막 트랜지스터 어레이 기판의 화소 구조의 평면도이다. 도 3은 도 2의 Ⅲ - Ⅲ' 선을 따라 자른 단면도이다.
도 2 및 도 3을 참조하면, 유리 등의 투명한 물질로 이루어진 절연 기판(10) 상에 제1 방향으로 연장되어 있는 게이트 라인(22) 및 게이트 라인(22)으로부터 폭이 확장되어 있는 게이트 전극(24)이 형성되어 있다. 게이트 라인(22) 및 게이트 전극(24)은 예컨대, 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금 등의 도전성 물질로 이루어진다.
게이트 라인(22) 및 게이트 전극(24)은 질화 규소 등으로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 등의 반도체로 이루어진 반도체층(44)이 형성되어 있다. 반도체층(44)은 게이트 전극(24)과 오버랩되도록 위치 하며, 박막 트랜지스터의 채널부를 이룬다.
반도체층(44) 위에는 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소 등의 물질로 이루어진 저항성 접촉층(55, 56)이 형성되어 있다. 저항성 접촉층(55, 56)은 반도체층(44)과 상부의 소오스 전극(65) 및 드레인 전극(66)의 사이에 개재되어 이들간의 접촉 저항을 감소시킨다.
저항성 접촉층(55, 56) 위에는 데이터 라인(62)으로부터 분지된 소오스 전극(65) 및 드레인 전극(66)이 형성되어 있다. 데이터 라인(62)은 소오스 전극(65) 및 드레인 전극(66)과 동일한 층에 제2 방향으로 연장되어 형성되지만, 게이트 절연막(30)의 바로 위에 위치한다. 드레인 전극(66)은 소오스 전극(65)과 서로 분리되어 있으며, 하부의 게이트 전극(24)과 적어도 일부분이 오버랩되도록 위치한다.
이와 같은 소오스 전극(65) 및 드레인 전극(66)은 게이트 전극(24) 및 반도체층(44)과 함께 박막 트랜지스터를 구성한다. 소오스 전극(65)은 데이터 신호를 전달하는 데이터 라인(62)에 연결되어 데이터 전압을 제공받는다. 게이트 전극(24)은 게이트 신호를 제공받아 박막 트랜지스터를 턴온 또는 턴오프시킨다. 게이트 전극(24)에 게이트 온 신호가 인가되어, 박막 트랜지스터가 턴온되면, 소오스 전극(65)에 제공된 데이터 전압은 반도체층(44)을 거쳐 드레인 전극(66)에 전달된다.
데이터 라인(62), 소오스 전극(65) 및 드레인 전극(66) 위에는 산화 규소 또는 질화 규소 등의 무기 물질로 이루어진 보호막(71) 및 유기 물질로 이루어진 유기막(72)이 순차적으로 형성되어 있다.
보호막(71) 및 유기막(72)에는 이들을 관통하여 하부의 드레인 전극(66)을 노출시키는 콘택홀(76)이 형성되어 있다.
유기막(72)의 상부에는 화소 전극(92)이 형성되어 있다. 화소 전극(92)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명한 도전성 산화물로 이루어질 수 있다. 또한, 유기막(72)의 상부에는 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 또는 이들의 조합으로 이루어진 금속 등과 같은 반사 특성이 좋은 금속으로 이루어진 반사 전극(82) 및 더미 반사 전극(85)이 형성되어 있다. 반사 전극(82) 및 더미 반사 전극(85)은 화소 전극(92)과 분리되어 있다.
한편, 박막 트랜지스터 어레이 기판(100)은 입사되는 빛을 투과시키는 투광 영역 및 입사되는 빛을 반사하는 반사 영역을 포함한다. 엄밀한 의미에서 도 2 및 도 3의 드레인 전극(66)이 형성된 영역과 같이 빛을 투과하지 않으면서, 반사하지도 않는 중간 영역이 존재하지만, 설명의 편의상 본 명세서에서는 유기막(72) 위에 형성된 전극을 기준으로 투광 영역 및 반사 영역을 구분하는 것으로 한다. 즉, 입사되는 빛을 반사시키는 반사 전극(82) 또는 더미 반사 전극(85)이 형성된 영역은 반사 영역으로, 빛을 투과시키는 화소 전극(92)이 형성된 영역은 투광 영역으로 정의하기로 한다.
상기의 관점에서, 반사 전극(82), 더미 반사 전극(85) 및 화소 전극(92)에 대해 더욱 상세히 설명하면, 각 화소의 화소 전극(92)은 서로 분리되어 있으며, 콘택홀(76)을 통해 드레인 전극(66)과 전기적으로 연결되어, 드레인 전극(66)에 전달된 데이터 전압을 제공받는다. 반사 전극(82)은 각 화소별로 화소 전극(92)과 분리 되어 형성되어 있으며, 전기적으로 플로팅(floating)되어 있다. 이러한 반사 전극(82)은 화소 전극(92)에 인접하여 위치하기 때문에, 화소 전극(92)에 데이터 전압이 인가되면 그에 영향을 받아 해당 반사 전압이 유도될 수 있다. 본 실시예의 변형예로서 반사 전극(82)은 별도의 박막 트랜지스터 등과 같은 스위칭 소자에 연결되어 데이터 전압을 인가받을 수도 있다.
더미 반사 전극(85)은 게이트 라인(22) 및 데이터 라인(62)을 따라 오버랩되어 형성되어 있다. 필연적인 것은 아니지만, 더미 반사 전극(85)은 박막 트랜지스터에 더 오버랩되도록 형성될 수도 있다. 더미 반사 전극(85)은 화소 전극(92)과 인접하되, 화소 전극(92)과는 전기적으로 분리되어 있다. 더미 반사 전극(85)은 화소 전극(92) 또는 반사 전극(82)과는 달리 일체형으로 형성되어 있다. 더미 반사 전극(85)을 기준으로 이웃하는 화소간 화소 전극(92)들이 서로 분리된다.
또한, 더미 반사 전극(85)은 반사 전극(82)과도 서로 분리되어 있다. 더미 반사 전극(85)과 반사 전극(82) 사이에는 화소 전극(82)이 위치할 수 있다. 상기 관점에서 반사 전극(82)은 화소 전극(92)에 둘러싸여 있을 수 있다.
본 실시예의 변형예로서 더미 반사 전극(85)과 반사 전극(82)이 전기적으로 연결될 수도 있지만, 이 경우 반사 전극(82)은 화소 별로 반사 전압이 유도되지 않게 된다.
이러한 반사 전극(82), 더미 반사 전극(85) 및 화소 전극(92)은 하부의 유기막(72)의 표면에 컨포말하게 형성되어 있다. 여기서 반사 영역의 유기막(72), 즉 반사 전극(82) 및 더미 반사 전극(82) 아래의 유기막(72)은 표면에 다수의 요철부 (72a)를 구비하기 때문에, 반사 전극(82) 및 더미 반사 전극(92)의 경우에도 요철 형상으로 이루어지게 된다. 따라서, 박막 트랜지스터 어레이 기판의 반사 효율이 증대될 수 있다.
이하, 상기한 바와 같은 박막 트랜지스터 어레이 기판을 제조하는 방법에 대해 설명한다. 본 실시예에서는 설명의 편의상 각 공정 단계에서의 화소 구조에 대한 단면도가 참조되지만, 도 2 및 도 3의 관계로부터 각 단계별 평면적인 구조도 용이하게 유추될 수 있을 것이다.
도 4 내지 도 10은 본 발명의 일 실시예에 박막 트랜지스터 어레이 기판의 제조 방법의 공정 단계별 단면도들이다.
도 4를 참조하면, 먼저 유리 등으로 이루어진 절연 기판(10)의 전면에 스퍼터링 등을 이용하여 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금으로 이루어진 도전층을 증착한다. 이어서, 사진 식각 공정을 수행하여 게이트 라인 및 게이트 전극(24)을 형성한다.
이어서, 도 4 및 도 5를 참조하면, 게이트 라인 및 게이트 전극(24)이 형성되어 있는 절연 기판(10)의 전면에 예를 들어, 질화 규소, 수소화 비정질 규소 및 n형 불순물이 고농도로 도핑된 n+ 수소화 비정질 규소를 화학 기상 증착(Chemical Vapor Deposition; CVD)으로 연속 증착하여 게이트 절연막, 진성 비정질 규소층 및 도핑된 비정질 규소층을 형성한다.
이어서, 도핑된 비정질 규소층 및 진성 비정질 규소층을 패터닝한다. 이로써, 도 5에 도시된 바와 같이 절연 기판(10)의 전면을 덮는 게이트 절연막(30), 게 이트 전극(24)과 오버랩되어 있는 반도체층(44) 및 반도체층(44)과 동일한 형상의 도핑된 비정질 규소층(54)이 형성된다.
이어서, 도 5 및 도 6을 참조하면, 도 5의 결과물의 전면에 스퍼터링 등을 이용하여 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금으로 이루어진 도전성 금속을 증착한다. 이어서, 사진 식각 공정을 수행하여, 데이터 라인, 데이터 라인과 연결된 소오스 전극(65) 및 소오스 전극(65)과 분리되어 있는 드레인 전극(66)을 형성한다. 계속해서, 소오스 전극(65)과 드레인 전극(66) 사이에 노출되어 있는 하부의 도핑된 비정질 규소층(54)을 식각하여, 분리시킨다. 그 결과, 도 6에 도시된 바와 같이 소오스 전극(65)과 반도체층(44) 사이에 개재된 저항성 접촉층(55) 및 드레인 전극(66)과 반도체층(44) 사이에 개재된 저항성 접촉층(56)이 완성된다.
이어서, 도 6 및 도 7을 참조하면, 도 6의 결과물의 전면에 산화 규소 또는 질화 규소 등의 무기 물질 및 유기 물질을 예컨대 CVD로 연속 증착하여, 보호막(71) 및 유기막(72)을 형성한다. 이어서, 유기막(72) 및 보호막(71)을 패터닝하여 도 7에 도시된 바와 같이 반사 영역(도 3 참조)의 유기막(72) 표면에 다수의 요철부(72a)를 형성하고, 유기막(72) 및 보호막(71)을 관통하며 드레인 전극(66)을 노출시키는 콘택홀(76)을 형성한다.
여기서, 유기막(72)이 감광성 물질을 포함하는 경우 유기막(72)의 패터닝은 노광 및 현상만으로 이루어질 수 있으며, 보호막(71)은 유기막(72)의 패턴을 식각 마스크로 하여 패터닝될 수 있다. 물론 본 단계에서 포토레지스트를 이용한 사진 식각 공정이 이용될 수도 있음은 물론이다. 한편, 유기막(72) 표면의 요철부(72a)는 반사 영역을 요철 형상으로 노광 및 현상한 다음, 이를 리플로우함으로써 라운드 형상으로 형성될 수 있다. 유기막(72) 표면의 요철부(72a)를 형성하는 더욱 구체적인 방법 또는 다른 방법들은 본 기술 분야에 공지되어 있으며, 본 발명이 모호하게 해석되는 것을 회피하기 위해 그 설명을 생략하기로 한다.
이상에서 예시된 도 4 내지 도 7의 단계는 본 발명의 기술 분야에서 공지된 다른 단계에 의해 이루어질 수도 있음은 명백하다.
계속해서, 도 7 및 도 8을 참조하면, 도 7의 결과물의 전면에 스퍼터링 등을 이용하여 알루미늄(Al), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 이들의 합금으로 이루어진 도전성 금속을 증착한다.
이어서, 상기 도전성 금속층(80) 위에 포토레지스트막을 도포하고, 노광 및 현상하여 반사 영역에 위치하는 포토레지스트 패턴(100)을 형성한다. 구체적으로 포토레지스트 패턴(100)은 화소 영역의 일부와 게이트 라인, 데이터 라인 및 박막 트랜지스터에 오버랩되어 위치한다.
이어서, 도 8 및 도 9를 참조하면, 포토레지스트 패턴(100)을 식각 마스크로 하여 도전성 금속층(80)을 식각한다. 본 단계의 식각 공정은 예컨대, 습식 식각으로 이루어진다. 그 결과, 도 9에 도시된 바와 같이 화소 영역의 일부에 위치하는 반사 전극(82) 및 게이트 라인과 데이터 라인을 따라 오버랩되어 위치하는 더미 반사 전극(85)이 형성된다. 이때, 포토레지스트 패턴(100)의 내측으로도 일부 과식각되어, 포토레지스트 패턴(100)은 하부의 반사 전극(82) 및 더미 반사 전극(85)보다 외측으로 약간 돌출될 수 있다.
이어서, 도 9 및 도 10을 참조하면, 도 9의 결과물의 전면에 스퍼터링 등을 이용하여 ITO 또는 IZO 등으로 이루어진 투명한 도전성 산화물을 증착한다. 이때, 도전성 산화물층(90)은 포토레지스트 패턴(100)의 표면 및 도 9의 단계에서 도전성 금속층이 식각되어 노출된 유기막(72)과 콘택홀(76) 영역에 위치하게 된다. 이때, 포토레지스트 패턴(100)이 하부의 반사 전극(82) 및 더미 반사 전극(85)보다 외측으로 돌출된 경우, 유기막(72) 및 콘택홀(76)에 형성된 도전성 산화물층(90)은 반사 전극(82) 또는 더미 반사 전극(85)과 접촉하지 않게 된다.
이어서, 도 10 및 도 4를 참조하면, 포토레지스트 스트리퍼를 이용하여 포토레지스트 패턴(100)을 스트립한다. 상기 포토레지스트 스트리퍼로는 아민계, 글리콜계 등을 포함하는 포토레지스트 스트리퍼가 예시된다.
구체적으로 포토레지스트 스트리퍼를 분사 방식 또는 딥 방식 등으로 포토레지스트 패턴(100)에 접촉시키면, 포토레지스트 스트리퍼가 포토레지스트 패턴(100)을 용해시켜 반사 전극(82) 또는 더미 반사 전극(85)으로부터 포토레지스트 패턴(100)을 박리한다. 이때 동시에 포토레지스트 패턴(100) 상에 존재하는 도전성 산화물층(90)이 리프트 오프된다.
그 결과 도 4에 도시된 바와 같이 반사 전극(82) 및 더미 반사 전극(85)과 분리된 화소 전극(92)이 완성된다.
상기한 바와 같이 본 실시예에서는 반사 전극, 더미 반사 전극 및 화소 전극이 하나의 포토레지스트 패턴에 의해 패터닝된다. 따라서, 사진 식각 공정이 감소 되어 제조 공정이 단순화될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 박막 트랜지스터 어레이 기판의 제조 방법에 따르면, 화소 전극과 반사 전극이 하나의 마스크를 이용하여 패터닝되기 때문에, 제조 공정이 단순해지며, 공정 효율이 개선될 수 있다.

Claims (13)

  1. 제1 방향으로 배열된 다수의 게이트 라인;
    상기 게이트 라인과 절연되어 교차하고 제2 방향으로 배열된 다수의 데이터 라인;
    입사되는 빛을 반사하는 반사 영역 및 상기 빛을 투과시키는 투광 영역을 포함하는 화소마다 상기 게이트 라인 및 상기 데이터 라인에 연결되어 형성된 박막 트랜지스터;
    상기 투광 영역에 형성되며, 상기 박막 트랜지스터에 연결되어 있는 화소 전극;
    상기 반사 영역에 형성되며, 상기 화소 전극과 분리되어 있는 반사 전극; 및
    상기 게이트 라인 및/또는 상기 데이터 라인을 따라 오버랩되어 형성되며, 상기 화소 전극과 분리되어 있는 더미 반사 전극을 포함하는 박막 트랜지스터 어레이 기판.
  2. 제1 항에 있어서,
    상기 더미 반사 전극은 상기 반사 전극과 분리되어 있는 박막 트랜지스터 어레이 기판.
  3. 제2 항에 있어서,
    상기 반사 전극은 상기 화소 전극에 둘러싸여 있는 박막 트랜지스터 어레이 기판.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 반사 전극은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 구리(Cu) 또는 이들의 조합을 포함하며, 상기 더미 반사 전극은 상기 반사 전극과 동일한 물질로 이루어지는 박막 트랜지스터 어레이 기판.
  5. 제4 항에 있어서,
    상기 화소 전극은 투명한 도전성 산화물을 포함하는 박막 트랜지스터 어레이 기판.
  6. 제1 방향으로 배열된 다수의 게이트 라인, 상기 게이트 라인과 절연되어 교차하고 제2 방향으로 배열된 다수의 데이터 라인 및 상기 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터가 화소마다 형성되어 있으며, 상기 화소는 입사되는 빛을 반사하는 반사 영역 및 상기 빛을 투과시키는 투광 영역을 포함하는 절연 기판 상에 유기막을 적층하는 단계;
    상기 유기막의 전면에 제1 도전층을 형성하는 단계;
    상기 제1 도전층 상에 반사 전극 및 더미 반사 전극을 정의하는 포토레지스 트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 하여 패터닝하여 상기 투광 영역의 제1 도전층을 제거하는 단계;
    상기 결과물에 제2 도전층을 형성하는 단계; 및
    상기 포토레지스트 패턴 및 그 위에 형성된 상기 제2 도전층을 제거하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제6 항에 있어서,
    상기 더미 반사 전극은 상기 게이트 라인 및/또는 상기 데이터 라인을 따라 오버랩되는 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 제7 항에 있어서,
    상기 포토레지스트 패턴 및 그 위에 형성된 상기 제2 도전층의 제거는 상기 투광 영역의 제2 도전층을 화소별로 분리하는 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제7 항에 있어서,
    상기 더미 반사 전극은 상기 반사 전극과 분리되어 있는 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제6 항 내지 제9 항 중 어느 한 항에 있어서,
    상기 제1 도전층은 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 또는 이들의 조합을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제10 항에 있어서,
    상기 제2 도전층은 투명한 도전성 산화물을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제11 항에 있어서,
    상기 포토레지스트 패턴 및 그 위에 형성된 상기 제2 도전층을 제거하는 단계는, 상기 포토레지스트 패턴을 스트립하여 상기 제2 도전층을 리프트 오프하는 단계인 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 제6 항 내지 제9 항 중 어느 한 항에 있어서,
    상기 유기막을 적층하는 단계 후에, 상기 유기막을 패터닝하여 상기 반사 영역의 유기막 표면에 다수의 요철부를 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
KR1020060011222A 2006-02-06 2006-02-06 박막 트랜지스터 어레이 기판 및 이의 제조 방법 KR20070080105A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060011222A KR20070080105A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060011222A KR20070080105A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20070080105A true KR20070080105A (ko) 2007-08-09

Family

ID=38600568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060011222A KR20070080105A (ko) 2006-02-06 2006-02-06 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20070080105A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766262B2 (en) 2010-05-11 2014-07-01 Samsung Display Co., Ltd. Organic light-emitting display device preventing edge defects between pixel define layer and pixel electrode, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766262B2 (en) 2010-05-11 2014-07-01 Samsung Display Co., Ltd. Organic light-emitting display device preventing edge defects between pixel define layer and pixel electrode, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR100467944B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US7714963B2 (en) Transflective liquid crystal display device and method of fabricating the same
US9530802B2 (en) Array substrate and method of fabricating the same
KR100752214B1 (ko) 반투과형 액정표시소자의 제조방법
CN102096250B (zh) 制造液晶显示装置的方法
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
JP2006201793A (ja) 薄膜トランジスタ表示パネル及びその製造方法
US7947985B2 (en) Thin film transistor array substrate and manufacturing method thereof
US6853405B2 (en) Method of fabricating liquid crystal display
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
US20080268581A1 (en) Method of manufacturing thin film transistor substrate
KR20010025955A (ko) 반사투과 복합형 박막트랜지스터 액정표시장치
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
CN107908054B (zh) 显示装置、半透半反的阵列基板及其制造方法
US8570466B2 (en) Transflective liquid crystal display device having a thin film transistor and manufacturing method thereof
US20100155730A1 (en) Thin film transistor display panel and manufacturing method thereof
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20090087321A (ko) 표시 장치 및 그 제조 방법
KR100511353B1 (ko) 액정표시소자의 제조방법 및 이 방법에 의한 액정표시소자
KR20070080105A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR100603927B1 (ko) 박막트랜지스터 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination