KR20070078552A - 액정표시장치 및 이의 제조방법 - Google Patents

Abstract

본 발명은 박막 트랜지스터 기판에 집적된 게이트 구동회로부의 트랜지스터들을 연결하는 접속부에 금속전극의 부식을 방지한 액정표시장치 및 이의 제조방법에 관한 것이다.

이를 위하여, 본 발명의 실시 예에 따른 액정표시장치는 표시영역에 박막 트랜지스터가 형성된 하부기판과, 비표시영역에 상기 표시영역의 외곽을 따라 형성된 실라인과, 상기 박막 트랜지스터를 구동하기 위하여 상기 실라인과 중첩되어 형성되며, 상기 실라인을 경화시키는 자외선이 투과되는 개구부가 형성된 게이트 구동회로를 구비한다.

Description

액정표시장치 및 이의 제조방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURE METHOD OF THE SAME}

도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면을 계략적으로 도시한 평면도이다.

도 2는 도 1에 도시된 게이트 구동회로에 포함된 회로부의 금속전극간의 접속부를 도시한 평면도이다.

도 3은 도 2에 도시된 금속전극 접속부를 I-I'선을 따라 절단한 단면을 도시한 단면도이다.

도 4는 도 1에 도시된 게이트 구동회로에 포함된 신호라인을 도시한 평면도이다.

도 5a 내지 도 5e는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조방법을 순차적으로 도시한 단면도들이다.

<도면부호의 간단한 설명>

10: 하부기판 20: 게이트 구동회로

30: 실라인 40: 제1 금속전극

41: 게이트 절연막 42: 보호막

43: 제1 콘택홀 44: 제1 트랜지스터

50: 제2 금속전극 53: 제2 콘택홀

55: 제2 트랜지스터 60, 70, 120, 140: 개구부

80: 연결전극 100: 회로부

110: 제1 신호라인 130: 제2 신호라인

본 발명은 액정표시장치에 관한 것으로, 구체적으로 박막 트랜지스터 기판에 집적된 게이트 구동회로부의 트랜지스터들을 연결하는 접속부에 금속전극의 부식을 방지한 액정표시장치 및 이의 제조방법에 관한 것이다.

액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하는 장치이다. 이러한 액정표시장치는 액정을 사이에 두고 서로 대향하여 합착된 컬러 필터 기판 및 박막 트랜지스터 기판을 구비한다.

컬러 필터 기판은 상부기판 상에 빛샘 방지를 위한 블랙매트릭스, 색구현을 위한 컬러 필터, 액정에 공통전압을 인가하기 위한 공통전극을 포함한다.

박막 트랜지스터 기판은 하부기판 상에 서로 교차되게 형성된 게이트 라인 및 데이타 라인과, 그들의 교차부에 형성된 박막 트랜지스터, 박막 트랜지스터와 접속된 화소전극을 포함한다.

게이트 구동회로부는 다수의 게이트 집적회로를 포함하며, 각각의 게이트 구동회로는 인쇄 회로 기판 상의 회로로부터 제공된 신호를 이용하여 액정 패널 상의 게이트 라인을 구동하기 위한 신호를 생성하여 게이트 라인에 인가한다.

데이터 구동부는 다수의 데이터 집적회로를 포함하며, 각각의 데이터 구동회로는 인쇄 회로 기판 상의 회로로부터 제공된 신호를 이용하여 액정 패널 상의 데이터 라인을 구동하기 위한 신호를 생성하여 데이터 라인에 인가한다.

게이트 구동회로 및 데이터 구동회로는 필름 형태의 게이트 테이프 캐리어 패키지(Tape Carrier Package; TCP)에 실장되어 TAB 공정을 통해 액정표시패널과 전기적으로 연결되거나, 칩온글라스(Chip On Glass; COG) 방식으로 박막 트랜지스터 기판상에 실장된다.

그런데, 최근에는 공정효율 및 원가절감을 위해 게이트 구동회로를 박막 트랜지스터 기판에 직접 형성하는 게이트 구동회로 집적 공정이 개발되어 적용되고 있다. 게이트 구동회로는 박막 트랜지스터 기판의 비표시영역에 형성되어 각각의 게이트 라인들과 접속된다.

이 때, 게이트 구동회로는 표시영역에 형성된 박막 트랜지스터와 동일한 공정으로 형성된 다수의 박막 트랜지스터를 구비한다. 그리고 다수의 박막 트랜지스터들은 상호 접속하여 게이트 라인에 게이트 구동신호를 공급하게 된다. 이때, 게이트 구동회로와 중첩되어 형성되는 실라인은 액정적하 공정시 자외선에 의해 경화된다. 즉, 박막 트랜지스터 및 게이트 구동회로가 형성된 하부기판과 컬러필터가 형성된 상부기판이 실라인으로 통해 합착되어 액정패널이 마련된다. 이 때, 게이트 구동회로의 회로부에 형성된 금속층들은 주로 불투명한 금속으로 형성되어 자외선이 투과되지 못한다. 이렇게 실라인을 경화시키는 자외선이 투과되지 못할 경우 실라인 미경화에 의해 다음공정에서 금속층의 부식이 발생되며 결과적으로 게이트 구동회로의 불량이 발생된다. 특히, 박막 트랜지스터의 입출력 라인들의 접속부에서 서로 다른 금속의 접합으로 인한 미세한 갭이 형성되고 이렇게 형성된 갭에는 습기 또는 식각액등이 침투되어 부식을 발생시킨다.

따라서, 본 발명의 목적은 게이트 구동회로에 포함된 회로부의 금속전극이 접속되는 접속부 및 신호라인에 개구부를 형성하여 실라인 미경화에 의한 불량을 방지한 액정표시장치 및 이의 제조방법을 제공하는 데 있다.

상기의 목적을 달성하기 위하여, 본 발명은 표시영역에 박막 트랜지스터가 형성된 기판과, 비표시영역에 상기 표시영역의 외곽을 따라 형성된 실라인과, 상기 박막 트랜지스터를 구동하기 위하여 상기 실라인과 중첩되어 형성되며, 상기 실라인을 경화시키는 자외선이 투과되는 개구부가 형성된 게이트 구동회로를 구비한 것을 특징으로 하는 액정표시장치를 제공한다.

여기서 상기 게이트 구동회로는 상기 기판에 집적되어 형성되는 다수의 트랜 지스터와, 상기 트랜지스터에 신호를 공급하는 신호라인 및 상기 트랜지스터들 사이를 접속하고, 상기 트랜지스터와 상기 신호라인을 접속하는 접속부를 더 구비한다.

상기 개구부는 상기 금속전극의 중앙에 형성된다.

상기 개구부는 상기 금속전극의 일측변에 형성된다.

상기 개구부는 상기 신호라인에 적어도 하나 이상 형성된다.

여기서, 상기 개구부는 다각형 또는 원형의 형태로 형성된다.

그리고 상기의 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 하부기판 상의 표시영역에 박막 트랜지스터와 이와 접속된 게이트 라인 및 데이터 라인을 형성하는 단계와, 비표시영역에 개구부를 포함하는 게이트 구동회로를 형성하는 단계와, 상기 표시영역의 외곽을 따라 상기 게이트 구동회로와 중첩되게 실라인을 형성하는 단계와, 상기 하부기판과 컬러 필터가 형성된 상부기판을 상기 실라인을 통해 합착하는 단계와, 자외선을 공급하여 상기 합착된 하부기판 및 상부기판을 합착하는 실라인을 경화시키는 단계를 포함하는 것을 특징으로 한다.

상기 게이트 구동회로를 형성하는 단계는, 상기 게이트 구동회로에 포함된 트랜지스터 접속부의 금속전극들에 상기 개구부를 형성하는 단계를 더 포함한다.

그리고 상기 개구부는 상기 금속전극의 중앙에 다각형 또는 원형 형태로 형성되는 단계를 더 포함한다.

또한, 상기 개구부는 상기 금속전극의 일측변에 형성되는 단계를 더 포함한 다.

상기 게이트 구동회로를 형성하는 단계는, 상기 회로부에 전원신호를 공급하는 신호라인에 적어도 하나의 상기 개구부를 형성하는 단계를 더 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

설명의 편의상 게이트 구동회로가 박막 트랜지스터 기판상에 집적된 액정표시장치를 예를 들어 설명하기로 한다. 데이터 구동회로가 기판상에 집적되어 형성되어도 동일한 목적 및 동일한 효과가 있음은 자명하다 할 것이다. 이하, 첨부한 도면을 참조하여 본 발명의 구체적인 실시 예를 상세히 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 평면을 계략적으로 도시한 평면도이고, 도 2는 도 1에 도시된 게이트 구동회로에 포함된 회로부의 금속전극의 접속부를 도시한 평면도이고, 도 3은 도 2에 도시된 금속전극의 접속부를 I-I'선을 따라 절단한 단면을 도시한 단면도이다.

도 1 내지 도 3을 참조하면, 본 발명에 따른 액정표시장치는 표시영역에 박막 트랜지스터(TFT)가 형성된 하부기판(10)과, 비표시영역에 표시영역의 외곽을 따라 형성된 실라인(30)과, 박막 트랜지스터(TFT)를 구동하기 위하여 실라인(30)과 중첩되어 형성되며, 실라인(30)을 경화시키는 자외선이 투과되는 개구부(60, 70)가 형성된 게이트 구동회로(20)를 구비한다.

하부기판(10)의 표시영역에는 게이트 라인(GL) 및 데이터 라인(DL)과, 게이트 라인(GL) 및 데이터 라인(DL)의 교차부마다 형성된 박막 트랜지스터(TFT)와, 게 이트 라인(GL) 및 데이터 라인(DL)의 교차로 정의된 화소 영역 각각에 형성되어 박막 트랜지스터(TFT)와 접속된 화소전극이 형성된다.

게이트 라인(GL)은 스캔 신호를 공급하고, 데이터 라인(DL)은 데이터 신호를 공급한다. 이러한 게이트 라인(GL) 및 데이터 라인(DL)은 게이트 절연막을 사이에 두고 교차하여 화소 영역 각각을 정의한다.

박막 트랜지스터(TFT)는 게이트 라인(GL)의 스캔 신호에 응답하여 데이터 라인(DL)의 데이터 신호를 화소전극으로 공급한다.

비표시영역에는 게이트 라인(GL)을 구동하기 위한 게이트 구동회로(20)와, 게이트 구동회로(20)와 중첩되어 형성되는 실라인(30)을 구비한다.

실라인(30)은 표시영역의 외곽을 따라 비표시영역에 형성된다. 이를 통해 추후 컬러필터가 형성된 상부기판을 합착한다. 이 때, 실라인(40)은 게이트 구동회로(20)와 중첩되게 형성되어 게이트 구동회로(20)를 보호한다. 또한, 실라인(30)은 하부기판(10)에 액정을 적하하는 액정적하 공정 시 가이드 라인으로서 작용하게 된다.

여기서, 실라인(30)은 하부기판(10)에 액정을 적하는 액정적하 공정시 가이드 라인으로 작용한다. 실라인(30)이 형성된 후 하부기판(10)상에 액정이 적하되고 컬러필터가 형성된 상부기판이 하부기판(10)에 얼라인된 후 합착된다. 실라인(30)에 의해 상부기판과 하부기판이 합착되면 자외선을 하부기판의 배면으로부터 공급하여 실라인(30)을 경화시킨다.

실라인(30)이 형성되기 이전에 하부기판(10)의 비표시영역에는 실라인(30)과 중첩되는 영역에 게이트 구동회로(20)가 집적되어 형성된다. 그리고, 게이트 구동회로(20)는 게이트 구동신호를 제어신호에 따른 게이트 라인(GL)에 공급하는 회로부(100)와, 회로부(100)에 전원신호를 공급하는 신호라인(110, 130)을 구비한다.

회로부(100)는 다수의 박막 트랜지스터가 직렬 또는 병렬 조합으로 이루어진다. 트랜지스터들을 서로 직렬 또는 병렬로 접속하기 위하여 각각의 트랜지스터는 입력라인 또는 출력라인에 금속전극(40, 50)이 형성된다. 금속전극(40, 50)들은 접속하기 위하여 금속전극(40, 50)들에 콘택홀(43, 53)을 형성하고 콘택홀(43, 53)을 경유하여 연결전극(80) 등을 이용하여 두 금속전극(40, 50) 사이를 연결한다. 도 2 및 도 3에 도시한 바와 같이, 회로부(100)의 트랜지스터들은 표시영역에 형성된 박막 트랜지스터(TFT)와 동일한 공정으로 형성된다. 따라서 회로부(100)에 형성된 트랜지스터들의 전극 및 신호라인들은 표시영역의 게이트 라인 또는 데이터 라인과 같이 불투명한 금속으로 형성된다. 예를 들어 설명하면, 게이트 금속층으로 형성된 제1 금속전극(40)과, 게이트 절연막(41)을 사이에 두고 형성되며 데이터 금속층으로 형성된 제2 금속전극(50) 및 연결전극(80)은 보호막(42)을 관통하는 제1 및 제2 콘택홀(107)을 통해 제1 및 제2 금속전극(40, 50)과 접속된다. 이러한 연결전극(80)은 제2 트랜지스터를 통해 공급된 신호를 제1 트랜지스터(45)의 입력에 공급한다. 즉, 제1 트랜지스터(45)의 입력단자와 연결된 제1 금속전극(40)은 제2 트랜지스터의 출력단자인 제2 금속전극(50)과 접속되어 제2 트랜지스터(55)의 출력신호가 제1 트랜지스터(45)로 공급된다. 여기서, 연결전극(80)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 등의 투명전극으로 형성된다.

이 때, 제1 및 제2 금속전극(40, 50)들은 개구부(60, 70)를 구비한다. 제1 및 제2 개구부(60, 70)는 추후 실라인(30)이 중첩되어 형성되면 실라인 경화공정시 개구부(60, 70)를 통해 자외선이 공급된다. 그리고 공급된 자외선에 의해 실라인(30)이 완전히 경화된다. 특히, 접속부에서는 제1 및 제2 금속전극(40, 50)들과 각각 연결되는 연결전극(80)은 그 물질이 서로 다르므로 접속면에서 미세한 갭이 형성될 수 있다. 따라서, 실라인(30)의 경화가 완전히 이루어지면 미세한 갭에 식각액 또는 습기등의 침투가 방지되어 제1 및 2 금속전극(40, 50)과 연결전극(80) 사이의 부식을 방지할 수 있다. 다시 말하면, 게이트 금속층으로 형성된 제1 금속전극(40)과, 게이트 절연막(41)을 사이에 두고 형성되며 데이터 금속층으로 형성된 제2 금속전극(50)은 게이트 절연막(41) 및 보호막(42)을 관통하는 제1 및 제2 콘택홀(43, 53)을 통해 연결전극(80)과 접속된다. 이러한 연결전극(80)은 제2 트랜지스터(55)의 출력신호를 제1 트랜지스터(45)의 입력에 공급한다.

이러한 개구부(60, 70)는 제1 및 제2 금속전극(40, 50)의 중앙에 형성되거나 일측변에 형성되어 자외선 광을 투과시킨다. 여기서, 개구부(60, 70)는 다각형이나 타원 또는 원형의 형태로 형성될 수 있다.

도 4는 도 1에 도시된 게이트 구동회로에 포함된 신호라인을 도시한 평면도이다.

도 4에 도시한 바와 같이, 회로부(100)에 전원신호를 공급하는 제1 및 제2 신호라인(110, 130)에도 개구부들(120, 140)이 형성된다. 게이트 금속으로 형성된 제1 신호라인(110) 및 데이터 금속으로 형성된 제2 신호라인(130)은 회로부(100)에 전원신호를 공급한다. 이 때, 제1 및 제2 신호라인(110, 130)의 각각에는 적어도 하나의 개구부(120, 140)가 더 형성된다. 제1 및 제2 신호라인(110, 130)을 덮는 실라인(30)은 제1 및 제2 신호라인(110, 130)이 넓은 면적으로 형성되므로 실라인(30)을 경화시키기 위한 자외선을 투과시키지 못한다. 따라서, 신호라인들(110, 130)의 소정영역에 개구부들(120, 140)을 형성하여 개구부들(120, 140)을 통해 자외선을 투과시켜 실라인(30)이 완전히 경화되도록한다.

도 5a 내지 도 5e는 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 순차적으로 도시한 단면도이다.

도 5a 내지 도 5e를 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 제조방법은 하부기판 상의 표시영역에 박막 트랜지스터와 이와 접속된 게이트 라인 및 데이터 라인을 형성하는 단계와, 비표시영역에 개구부를 포함하는 게이트 구동회로를 형성하는 단계와, 상기 표시영역의 외곽을 따라 상기 게이트 구동회로와 중첩되게 실라인을 형성하는 단계와, 상기 하부기판과 컬러 필터가 형성된 상부기판을 상기 실라인을 통해 합착하는 단계와, 자외선을 공급하여 상기 합착된 하부기판 및 상부기판을 합착하는 실라인을 경화시키는 단계를 포함한다.

먼저 유리나 플라스틱 같은 하부기판 상에 스퍼터링 등의 방법으로 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금 등의 게이트 라인과 표시 영역 및 비표시영역의 게이트 구동회로에 포함된 회로부에 형성된 박막 트랜지스터의 게이트 전극을 포함하는 게이트 패턴을 단일층 또는 다중층으로 증착한 후, 게이트 마스크를 사용한 사진식각공정을 통해 게이트 금속층을 패터닝하여 게이트 패턴을 형성한다. 이 때, 도 5a에 도시된 바와 같이, 비표시영역에 형성되는 게이트 구동회로의 입력단자 또는 출력단자에 형성되는 금속전극은 개구부를 포함한 게이트 패턴이 형성된다. 이러한 개구부는 금속전극의 중앙에 다각형 또는 원형으로 형성되거나, 금속전극의 일측변에 형성된다. 그리고 게이트 구동회로의 회로부에 전원신호를 공급하는 신호라인 중 어느 하나는 게이트 패턴으로 형성된다. 여기서 신호라인에는 적어도 하나의 개구부가 더 형성될 수 있다.

다음으로, 게이트 패턴을 형성한 후에 PECVD(Plasma Enhanced Chem회로al Vapor Deposition) 등의 방법을 사용하여 도 5b에 도시한 바와 같이, SiNx 또는 SiOx와 같은 게이트 절연막을 형성한다. 그리고 표시영역의 박막 트랜지스터가 형성되는 영역에서 a-Si와 같은 활성층과 n도핑된 a-Si와 같은 오믹 접촉층을 연속증착한다. 그런 다음, 액티브마스크를 사용한 사진식각공정을 통해 활성층 및 오믹 접촉층을 형성한다.

게이트 절연막 및 활성층, 오믹 접촉층을 형성한 후에 스퍼터링 등의 방법을 사용하여 게이트 절연막과 오믹 접촉층 상에 Cr 또는 Cr합금, Al 또는 Al합금, Mo 또는 Mo합금, Ag 또는 Ag합금, Ti 또는 Ti합금 등의 데이터 금속층을 단일층 또는 다중층으로 증착한다. 이어 데이터 마스크를 사용한 사진식각공정을 통해 표시영역의 드레인/소스 전극 및 데이터 라인과, 게이트 구동회로의 회로부에 포함된 박막 트랜지스터에 드레인/소스 전극을 포함하는 데이터 금속층을 패터닝하여 단일층 또는 다중층의 데이터 패턴을 형성한다. 그런 다음, 소스전극 및 드레인 전극 사이에 노출되어 있는 오믹 접촉층을 건식식각하여 활성층을 노출시킨다. 그리고 도 5c에 도시한 바와 같이, 게이트 구동회로에 포함된 회로부의 박막 트랜지스터들 사이를 접속하기 위하여 마련된 입력라인 또는 출력라인 중 데이터 금속층으로 형성된 금속전극은 개구부가 패터닝된다. 이러한 개구부는 금속전극의 중앙에 다각형 또는 원형으로 형성되거나, 금속전극의 일측변에 형성된다. 또한, 회로부에 전원신호를 공급하는 신호라인 중 어느 데이터 패턴으로 형성된 신호라인에 적어도 하나의 개구부를 패터닝한다.

이러한, 데이터 패턴을 형성한 후에 PECVD 등의 방법을 사용하여 SiNx 또는 SiOx와 같은 보호막을 증착한다. 이어 보호막마스크를 사용한 사진식각공정을 통해 콘택홀을 형성함으로써 드레인 전극을 노출시킨다. 그리고 도 5d에 도시한 바와 같이, 회로부의 박막 트랜지스터들 사이를 연결하는 접속부의 금속전극들에도 제1 및 제2 콘택홀을 형성한다.

보호막을 형성한 후에 스퍼터링 등의 방법을 사용하여 ITO나 IZO와 같은 투명도전금속층을 형성하고 화소전극마스크를 사용한 사진식각공정을 통해 투명도전금속층을 패터닝하여 화소전극을 형성한다. 또한, 도 5c에 도시한 바와 같이, 회로부의 박막 트랜지스터들 사이를 연결하는 접속부에 투명전극을 형성하여 박막 트랜지스터들을 상호 접속시킨다. 여기서 투명전극은 제1 및 제2 콘택홀을 경유하여 금속전극들과 접속된다.

다음으로, 박막 트랜지스터공정이 완료된 하부기판에 표시영역의 외곽을 따라 게이트 구동회로와 중첩하여 실라인을 형성한다.

다음으로, 실라인이 형성된 하부기판에 실라인을 가이드 라인으로 하여 표시 영역에 액정을 적하한다.

다음으로, 컬러필터가 형성된 상부기판과 하부기판을 얼라인하여 두 기판을 합착한다. 합착된 후 하부기판의 배면에 자외선을 조사하여 실라인을 경화시킨다. 이때, 실라인은 게이트 구동회로에 형성된 다수의 개구부에 의해 자외선이 침투되어 완전히 경화된다.

개구부를 통해 실라인이 완전히 경화되면 하부기판과 상부기판의 합착으로 마련된 액정패널의 다음 공정에서 실라인 미경화에 의한 접속부의 부식을 방지할 수 있다. 예를 들어, 액정패널의 유리기판을 식각하여 얇게 형성할 경우 식각액이 실라인 미경화 영역에 침투하여 금속의 부식시켜 게이트 구동회로의 구동불량을 야기할 수 있으므로 실라인이 완전히 경화되면 이러한 불량을 미연에 방지할 수 있다.

또한, 완성된 액정표시장치를 고온 다습한 환경에서 테스트를 시행할 경우에도 실라인 미경화 영역에 습기가 침투하여 금속을 부식시켜 게이트 구동회로의 구동불량을 발생할 수 있으므로 이를 방지할 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치는 게이트 구동회로의 회로부에 형성된 금속전극간의 접속부에 각각의 금속전극에 개구부를 형성하여 자외선 광의 투과율을 높여 실라인이 완전히 경화되므로써 금속전극간의 접속부에 실라인 미경화에 따른 금속전극의 콘택 불량을 방지할 수 있다. 또한, 회로부에 전원신호 를 공급하는 신호라인에도 개구부를 형성하여 실라인을 완전히 경화시켜 실라인 미경화에 따른 불량을 방지할 수 있다.

이에 따라, 게이트 구동회로의 금속층이 부식되는 것을 방지하고, 특히 고온 및 고습의 동작시험에서 발생되는 금속층의 단락 및 부식을 방지하여 액정표시장치의 구동불량을 방지할 수 있다.

이상에서 상술한 본 발명은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 여러 가지 치환, 변형 및 변경이 가능하다 할 것이다. 따라서 본 발명은 상술한 실시 예 및 첨부된 도면에 한정하지 않고 청구범위에 의해 그 권리가 정해져야 할 것이다.

Claims (11)

1. 표시영역에 박막 트랜지스터가 형성된 하부기판과;

   비표시영역에 상기 표시영역의 외곽을 따라 형성된 실라인과;

   상기 박막 트랜지스터를 구동하기 위하여 상기 실라인과 중첩되어 형성되며, 상기 실라인을 경화시키는 자외선이 투과되는 개구부가 형성된 게이트 구동회로를 구비한 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 게이트 구동회로는 상기 하부기판에 집적되어 형성되는 다수의 트랜지스터와;

   상기 트랜지스터에 신호를 공급하는 신호라인; 및

   상기 트랜지스터들 사이를 접속하고, 상기 트랜지스터와 상기 신호라인을 접속하는 접속부를 더 구비한 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 개구부는 상기 금속전극의 중앙에 형성된 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서,

   상기 개구부는 상기 금속전극의 일측변에 형성된 것을 특징으로 하는 액정표시장치.
5. 제 2 항에 있어서,

   상기 개구부는 상기 신호라인에 적어도 하나 이상 형성된 것을 특징으로 하는 액정표시장치.
6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 개구부는 다각형 또는 원형의 형태로 형성된 것을 특징으로 하는 액정표시장치.
7. 하부기판상의 표시영역에 박막 트랜지스터와 이와 접속된 게이트 라인 및 데이터 라인을 형성하는 단계와;

   비표시영역에 개구부를 포함하는 게이트 구동회로를 형성하는 단계와;

   상기 표시영역의 외곽을 따라 상기 게이트 구동회로와 중첩되게 실라인을 형성하는 단계와;

   상기 하부기판과 컬러 필터가 형성된 상부기판을 상기 실라인을 통해 합착하는 단계와;

   자외선을 공급하여 상기 합착된 하부기판 및 상부기판을 합착하는 실라인을 경화시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
8. 제 7 항에 있어서,

   상기 게이트 구동회로를 형성하는 단계는,

   상기 게이트 구동회로에 포함된 트랜지스터 접속부의 금속전극들에 상기 개구부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
9. 제 8 항에 있어서,

   상기 개구부는 상기 금속전극의 중앙에 다각형 또는 원형 형태로 형성되는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
10. 제 8 항에 있어서,

    상기 개구부는 상기 금속전극의 일측변에 형성되는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
11. 제 7 항에 있어서,

    상기 게이트 구동회로를 형성하는 단계는,

    상기 회로부에 전원신호를 공급하는 신호라인에 적어도 하나의 상기 개구부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.

Images