KR20070077835A

KR20070077835A - 복수의 프로세싱유닛을 갖는 전자장치

Info

Publication number: KR20070077835A
Application number: KR1020060007564A
Authority: KR
Inventors: 이형석; 전유봉
Original assignee: 삼성전자주식회사
Priority date: 2006-01-25
Filing date: 2006-01-25
Publication date: 2007-07-30

Abstract

본 전자장치는, 복수의 프로세싱유닛과, 복수의 프로세싱유닛 각각과 데이터통신을 위한 인터페이스부를 구비하는 디바이스부와, 복수의 프로세싱유닛에 각각 전원을 공급하는 복수의 전원공급부와, 복수의 프로세싱유닛과 이에 대응하는 상기 복수의 전원공급부를 선택적으로 연결시키는 복수의 스위칭부와, 복수의 프로세싱유닛 중, 소정 시간 동안 동작을 수행하지 않는 프로세싱유닛으로의 전원 공급이 차단되도록 이에 대응하는 상기 스위칭부를 제어하는 제어부를 포함한다. 이에 의하여, 전자장치의 전원 소모를 줄일 수 있다.

Description

복수의 프로세싱유닛을 갖는 전자장치{ELECTRONIC DEVICE WITH PLURAL PROCESSING UNIT}

도 1은 본 발명의 일실시예에 의한 전자장치의 구성을 도시한 블록도이고,

도 2는 본 발명의 일실시예에 의한 제1스위칭부의 구성을 도시한 것이다.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 전자장치 110 : 제1전원공급부

120 : 제2전원공급부 130 : 제1스위칭부

140 : 제2스위칭부 150 : 제1프로세싱유닛

160 : 제2프로세싱유닛 170 : MCH(memory control hub)

180 : 제어부

본 발명은 전자장치에 관한 것으로서, 보다 상세하게는 복수의 프로세싱유닛을 갖는 전자장치에 관한 것이다.

서버컴퓨터 등의 전자장치는 클라이언트컴퓨터로부터 자료를 요청받아 이를 제공한다. 서버컴퓨터는 동시에 복수의 클라이언트컴퓨터로부터 자료를 요청받아 이를 처리할 수 있는데, 너무 많은 클라이언트컴퓨터가 접속되는 경우, 서버컴퓨터의 처리속도가 느려지게 되고 심지어 서버컴퓨터가 다운되기도 한다.

따라서, 서버컴퓨터는 프로세싱유닛을 여러 개 구비하여 처리속도를 향상시킬 수 있다. 이와 같이 프로세싱유닛의 갯수가 늘어나면, 처리속도는 빨라지게 되지만, 시스템 전체의 소비 전력이 증가하여 소유 총비용(TCO: total cost of ownership)이 늘어나게 되는 문제점이 있다.

서버컴퓨터는 클라이언트컴퓨터가 언제 자료를 요청할지 예측할 수 없기 때문에, 전원이 온(ON)된 상태로 모든 프로세싱유닛에 전원을 공급하며 대기하는데, 이중 일부의 프로세싱유닛만 사용되는 경우가 있을 수 있다. 예컨대, 시스템의 OS(operating system)를 담당하는 부트 프로세서(boot processor)와, 응용프로그램을 담당하는 어플리케이션 프로세서(application processor)를 구비하는 서버컴퓨터의 경우, 클라이언트가 접속하지 않는 시간에는 어플리케이션 프로세서는 별다른 동작을 하지 않아 전원공급이 불필요함에도 불구하고 지속적으로 전원을 공급받는다.

그런데, 전체 전원 소모량에서 프로세싱유닛이 소모하는 전원의 비율에 상당히 크기 때문에, 이와 같이 동작을 수행하지 않는 프로세싱유닛에 대한 전원 공급을 차단하여 전원을 절약할 필요가 있었다.

종래의 기술에 의하면, 복수의 프로세싱유닛과 디바이스 간에 데이터통신을 위한 인터페이스가 데이지 체인 등의 직렬 방식으로 연결되어, 하나의 디바이스에 하나의 버스를 통하여 복수 개의 프로세싱유닛이 연결된다.

이러한 경우, 하나의 프로세싱유닛에 공급전원을 차단하면, 같은 버스에 연결된 다른 프로세싱유닛에도 영향을 미쳐 결국 전체 시스템이 정상적으로 동작할 수 없게 되므로, 동작하지 않는 프로세싱유닛으로의 전원공급을 차단할 수 없는 문제점이 있었다.

본 발명의 목적은 상기 문제점을 해결하기 위한 것으로서, 전원 소모를 줄인 전자장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명은 전자장치에 있어서, 복수의 프로세싱유닛과, 상기 복수의 프로세싱유닛 각각과 데이터통신을 위한 인터페이스부를 구비하는 디바이스부와, 상기 복수의 프로세싱유닛에 각각 전원을 공급하는 복수의 전원공급부와, 상기 복수의 프로세싱유닛과 이에 대응하는 상기 복수의 전원공급부를 선택적으로 연결시키는 복수의 스위칭부와, 상기 복수의 프로세싱유닛 중, 소정 시간 동안 동작을 수행하지 않는 프로세싱유닛으로의 전원 공급이 차단되도록 이에 대응하는 상기 스위칭부를 제어하는 제어부를 포함하는 것을 특징으로 하는 전자장치를 제공한다.

여기서, 상기 프로세싱유닛은 이에 대응하는 상기 전원공급부에 전원레벨정보를 전송하고, 상기 전원공급부는 상기 전송받은 전원레벨정보에 기초하여 이에 대응하는 소정 레벨의 전원을 공급하는 것이 바람직하다.

또한, 상기 전원레벨정보는 디지털 전압 식별 코드를 포함할 수 있다.

이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.

도 1은 본 발명의 일실시예에 의한 전자장치(100)의 구성을 도시한 블록도이다. 전자장치(100)는 복수의 클라이언트 전자장치와 네트워크를 형성하여 데이터통신을 수행한다. 전자장치(100)는 클라이언트 전자장치로부터 화상 및 음성정보를 요청받으면 이에 대한 정보를 제공하며, 클라이언트 전자장치를 관리하는 역할을 한다. 전자장치(100)는 이른바 서버 컴퓨터 시스템으로 구현된다.

도 1에 도시된 바와 같이, 본 실시예의 전자장치(100)는 제1전원공급부(110), 제2전원공급부(120), 제1스위칭부(130), 제2스위칭부(140), 제1프로세싱유닛(150), 제2프로세싱유닛(160), MCH(memory control hub)(170) 및 제어부(180)를 포함한다.

제1전원공급부(110) 및 제2전원공급부(120)는 외부로부터 전원을 인가받아, 제1프로세싱유닛(150) 및 제2프로세싱유닛(160)에 적절한 전압을 공급한다. 제1전원공급부(110) 및 제2전원공급부(120)는 제1프로세싱유닛(150) 및 제2프로세싱유닛(160)으로부터 소정의 디지털 전압 식별 코드(VID: voltage identification code)를 전송받아 이에 대응하는 전압값을 출력한다. 제1전원공급부(110) 및 제2전원공급부(120)는 전압조정기(voltage regulator)를 포함할 수 있다.

제1프로세싱유닛(150) 및 제2프로세싱유닛(160)은 전자장치(100)에 구비된 소정의 메모리(미도시)에 저장되어 있는 프로그램의 명령을 해독하여 그에 따른 동작을 수행한다.

제1스위칭부(130) 및 제2스위칭부(140)는 제1프로세싱유닛(150) 및 제2프로 세싱유닛(160)을 각각 제1전원공급부(110) 및 제2전원공급부(120)와 선택적으로 연결하여 제1프로세싱유닛(150) 및 제2프로세싱유닛(160)으로 전원이 공급되거나 또는 차단되도록 제어한다. 제1스위칭부(130) 및 제2스위칭부(140)는 제어부(180)로부터 인가되는 전원차단 제어신호에 기초하여 연결 또는 단락될 수 있다.

도 2는 본 발명의 일실시예에 의한 제1스위칭부(130)의 구성을 도시한 것이다. 제1스위칭부(130)는 PULL-UP 레지스터(131) 및 VID신호입출력부(132)로 구성된다. PULL-UP 레지스터(131)는 제1프로세싱유닛(150)이 존재하지 않는 경우에 대응하는 디지털 전압 식별 코드값을 저장한다. 본실시예의 전원차단 제어신호는 제어부(180)에 구비된 GPIO(general purpose input output) 핀에 인가된 신호 레벨일 수 있다.

VID신호입출력부(132)는 GPIO 핀에 인가된 신호 레벨이 HIGH인 경우, 제1프로세싱유닛(150)으로부터 인가되는 디지털 전압 식별 코드를 제1전원공급부(110)에 전달한다. 제1전원공급부(110)는 인가된 디지털 전압 식별 코드에 대응하는 전압을 제1프로세싱유닛(150)에 인가한다. VID신호입출력부(132)는 GPIO 핀에 인가된 신호 레벨이 LOW인 경우, 제1프로세싱유닛(150)으로부터 인가되는 디지털 전압 식별 코드를 차단하고, PULL-UP 레지스터(131)에 저장된 디지털 전압 식별 코드값을 제1전원공급부(110)에 전달한다. 제1전원공급부(110)는 디지털 전압 식별 코드값에 기초하여 제1프로세싱유닛(150)이 존재하지 않는 것으로 판단하여 전원 공급을 차단한다. 제2스위칭부(140)는 제1스위칭부(130)와 유사한 구성으로 구현될 수 있다.

MCH(170)는 전자장치(100)에 구비된 소정의 메모리(미도시)를 제1프로세싱유 닛(150), 제2프로세싱유닛(160) 및 AGP(accelerated graphics port)와 데이터통신을 수행하도록 연결해주는 컨트롤러 칩이다. MCH(170)는 제1프로세싱유닛(150) 및 제2프로세싱유닛(160) 각각과 이른바 포인트 투 포인트(point to point) 버스 방식으로 연결된다. 본 실시예의 MCH(170)는 본 발명의 디바이스부의 일예이다.

제어부(180)는 제1프로세싱유닛(150) 및 제2프로세싱유닛(160)이 소정 시간 동안 동작을 수행하지 않는 상태인지 여부를 모니터링하여, 소정 시간 이상 동작을 수행하지 않는 것으로 판단하면, 이에 대하여 전원 공급이 차단되도록 제1스위칭부(130) 또는 제2스위칭부(140)를 제어한다.

본 실시예에서, 제1프로세싱유닛(150)은 시스템의 OS(operating system)를 담당하는 부트 프로세서(boot processor)이고, 제2프로세싱유닛(160)은 응용프로그램을 담당하는 어플리케이션 프로세서(application processor)이다. 제어부(180)는 제2프로세싱유닛(160)이 소정 시간 이상 동작 수행하지 않는 것으로 판단하면, 제2스위칭부(140)가 개방될 수 있도록 해당 GPIO 핀에 LOW 레벨의 신호를 인가한다. 제어부(180)는 ICH(input/output controller hub) 칩셋으로 구현될 수 있다.

클라이언트가 접속을 시도하여 제2프로세싱유닛(160)에 다시 전원을 공급해야 하는 경우, WOL(wake on lan), PME(power management event) 및 invoking sleep mode 등을 이용하여, 제어부(180)가 해당 GPIO 핀에 HIGH 레벨의 신호를 인가하고, 제2프로세싱유닛(160)으로부터 제2전원공급부(120)로 디지털 전압 식별 코드값을 인가하도록 할 수 있다.

이에 의하여, 전자장치가 구비하는 복수의 프로세싱유닛 중 소정 시간 이상 사용되지 않는 프로세싱유닛에 대하여 전원 공급을 차단함으로써, 전자장치의 전원 소모를 줄일 수 있다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

이상 설명한 바와 같이, 본 발명에 따르면, 전자장치의 전원 소모를 줄일 수 있다.

Claims

전자장치에 있어서,

복수의 프로세싱유닛과;

상기 복수의 프로세싱유닛 각각과 데이터통신을 위한 인터페이스부를 구비하는 디바이스부와;

상기 복수의 프로세싱유닛에 각각 전원을 공급하는 복수의 전원공급부와;

상기 복수의 프로세싱유닛과 이에 대응하는 상기 복수의 전원공급부를 선택적으로 연결시키는 복수의 스위칭부와;

상기 복수의 프로세싱유닛 중, 소정 시간 동안 동작을 수행하지 않는 프로세싱유닛으로의 전원 공급이 차단되도록 이에 대응하는 상기 스위칭부를 제어하는 제어부를 포함하는 것을 특징으로 하는 전자장치.
제1항에 있어서,

상기 프로세싱유닛은 이에 대응하는 상기 전원공급부에 전원레벨정보를 전송하고,

상기 전원공급부는 상기 전송받은 전원레벨정보에 기초하여 이에 대응하는 소정 레벨의 전원을 공급하는 것을 특징으로 하는 전자장치.
제1항에 있어서,

상기 전원레벨정보는 디지털 전압 식별 코드를 포함하는 것을 특징으로 하는 전자장치.