KR20070077281A

KR20070077281A - Display device

Info

Publication number: KR20070077281A
Application number: KR1020060006732A
Authority: KR
Inventors: 최대성; 이건호; 윤성재
Original assignee: 삼성전자주식회사
Priority date: 2006-01-23
Filing date: 2006-01-23
Publication date: 2007-07-26

Abstract

A display device is provided to reduce power consumption of the display device by driving the display device using a data driving circuit which is differently driven at a normal image mode and a simple image mode. A display device includes plural pixels, a scan driver, and a data driver. The pixels are connected to scan and data lines. The scan driver supplies scan signals to the scan line. The data driver supplies data signals to the data line. The data driver includes first and second data driving circuits(540,560). The first data driving circuit supplies a normal data signal to the data line at a normal image mode. The second data driving circuit supplies a simple data signal to the data line at a simple image mode.

Description

Display device {DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 데이터 구동부의 블록도이다.3 is a block diagram of a data driver of a liquid crystal display according to an exemplary embodiment of the present invention.

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

최근 퍼스널 컴퓨터나 텔레비전 등의 경량화 및 박형화에 따라 표시 장치도 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(cathode ray tube, CRT)이 평판 표시 장치로 대체되고 있다.In recent years, with the reduction in weight and thickness of personal computers and televisions, display devices are also required to be lighter and thinner, and cathode ray tubes (CRTs) are being replaced by flat panel displays.

이러한 평판 표시 장치에는 액정 표시 장치(liquid crystal display, LCD), 전계 방출 표시 장치(field emission display, FED), 유기 발광 표시 장치(organic light emitting display), 플라스마 표시 장치(plasma display panel, PDP) 등이 있다. Such flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), organic light emitting displays, plasma display panels (PDPs), and the like. There is this.

일반적으로 액티브 매트릭스형 평판 표시 장치에서는 복수의 화소가 매트릭스 형태로 배열되며, 주어진 휘도 정보에 따라 각 화소의 광 강도를 제어함으로써 화상을 표시한다. 이 중 액정 표시 장치는 화소 전극 및 공통 전극이 구비된 두 표시판과 그 사이에 들어 있는 유전율 이방성을 갖는 액정층을 포함한다. 액정 표시 장치는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. In general, in an active matrix flat panel display, a plurality of pixels are arranged in a matrix form, and an image is displayed by controlling the light intensity of each pixel according to given luminance information. Among them, the liquid crystal display includes two display panels including a pixel electrode and a common electrode, and a liquid crystal layer having dielectric anisotropy interposed therebetween. The liquid crystal display device applies an electric field to the liquid crystal layer, and adjusts the intensity of the electric field to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 데이터 구동부의 소비 전력을 감소시킬 수 있는 액정 표시 장치를 제공하는 것이다. An object of the present invention is to provide a liquid crystal display device capable of reducing power consumption of a data driver of a liquid crystal display device.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 표시 장치는, 주사선 및 데이터선과 연결되어 있는 복수의 화소, 상기 주사선으로 주사 신호를 공급하는 주사 구동부, 그리고 상기 데이터선으로 데이터 신호를 공급하는 데이터 구동부를 포함하며, 상기 데이터 구동부는, 일반 영상 모드에서 상기 데이터선으로 일반 데이터 신호를 공급하는 제1데이터 구동 회로, 그리고 단순 영상 모드에서 상기 데이터선으로 단순 데이터 신호를 공급하는 제2 데이터 구동 회로를 포함한다. According to an exemplary embodiment of the present invention, a display device includes a plurality of pixels connected to a scan line and a data line, a scan driver supplying a scan signal to the scan line, and a data signal to the data line. A data driver comprising: a first data driver circuit for supplying a general data signal to the data line in a normal image mode; and a second data driver for supplying a simple data signal to the data line in a simple image mode; It includes a circuit.

상기 제1 데이터 구동 회로는 클록 신호를 차례로 시프트시켜 출력하는 시프트 레지스터, 상기 클록 신호에 따라 일반 영상 데이터를 공급받아 저장하는 래치, 상기 래치로부터 저장된 상기 일반 영상 데이터를 공급받아 아날로그의 상기 일반 데이터 신호로 전환하는 디지털-아날로그 변환기, 그리고 상기 일반 데이터 신호를 공급받아 상기 데이터선으로 출력하는 버퍼를 포함할 수 있다. The first data driving circuit shifts and outputs a clock signal in sequence, a latch for receiving and storing general image data according to the clock signal, and the general data signal for receiving the general image data stored from the latch. And a digital-to-analog converter for converting the signal to a digital signal, and a buffer for receiving the general data signal and outputting the general data signal.

상기 제2 데이터 구동 회로는 제1 전압과 연결되며, 단순 영상 데이터에 의해 온/오프되어 상기 데이터선으로 상기 단순 데이터 신호를 출력하는 제1 스위칭 트랜지스터, 그리고 제2 전압과 연결되며, 상기 단순 영상 데이터에 의해 온/오프되어 상기 데이터선으로 상기 단순 데이터 신호를 출력하는 제2 스위칭 트랜지스터를 포함할 수 있다. The second data driving circuit is connected to a first voltage and is connected to a first switching transistor that is turned on / off by simple image data and outputs the simple data signal to the data line, and is connected to a second voltage. And a second switching transistor turned on / off by data and outputting the simple data signal to the data line.

상기 단순 영상 데이터는 상기 일반 영상 데이터보다 작은 비트 수를가질 수 있다. The simple image data may have a smaller number of bits than the normal image data.

상기 단순 영상 데이터는 1비트일 수 있다. The simple image data may be 1 bit.

상기 제2 데이터 구동 회로는 상기 제1 전압 및 상기 제1 스위칭 트랜지스터 사이 및 상기 제2 전압 및 상기 제2 스위칭 트랜지스터 사이에 형성되어 있는 가변 저항을 더 포함할 수 있다. The second data driving circuit may further include a variable resistor formed between the first voltage and the first switching transistor and between the second voltage and the second switching transistor.

상기 제1 스위칭 트랜지스터 및 상기 제2 스위칭 트랜지스터는 서로 반대의 전도 타입일 수 있다. The first switching transistor and the second switching transistor may be of opposite conductivity types.

상기 단순 데이터 신호는 상기 화소의 최고 계조 전압 또는 최저 계조 전압일 수 있다. The simple data signal may be the highest gray voltage or the lowest gray voltage of the pixel.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 표시 장치에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.A display device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도로서, 화소를 포함하는 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다. 1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, which is a block diagram of a liquid crystal display including pixels, and FIG. 2 is a block diagram of one pixel of the liquid crystal display according to the exemplary embodiment of the present invention. Equivalent circuit diagram.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는, 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이와 연결된 주사 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(550), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다. As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a scan driver 400, a data driver 500, and a data driver connected thereto. And a gray voltage generator 550 connected to the signal 500, and a signal controller 600 for controlling the gray voltage generator 550.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. The liquid crystal panel assembly 300, when viewed as an equivalent circuit, includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m , and a plurality of pixels PX connected thereto and arranged in a substantially matrix form. It includes.

표시 신호선(G₁-G_n, D₁-D_m)은 주사 신호를 전달하는 복수의 주사선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. The display signal lines G ₁ -G _n and D ₁ -D _m include a plurality of scan lines G ₁ -G _n for transmitting a scan signal and a plurality of data lines D ₁ -D _m for transferring a data signal. do.

주사선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다. The scan lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

도 2에 도시한 바와 같이, 각 화소(PX), 예를 들면 i 번째(i＝1, 2, ..., n) 주사선(G_i)과 j 번째(j＝1, 2, ..., m) 데이터선(D_j)에 연결된 화소(PX)는 신호선(G_i, D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다. As shown in Fig. 2, each pixel PX, for example, the i-th (i = 1, 2, ..., n) scan line G _i and the j-th (j = 1, 2, ... m) The pixel PX connected to the data line D _j includes a switching element Q connected to the signal lines G _i and D _j , a liquid crystal capacitor Clc, and a storage capacitor connected thereto. (Cst). Holding capacitor Cst can be omitted as needed.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 주사선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다. The switching element Q is a three-terminal element of a thin film transistor or the like provided in the lower panel 100, and a control terminal thereof is connected to the scan line G _i , and an input terminal is connected to the data line D _j . The output terminal is connected to the liquid crystal capacitor Clc and the storage capacitor Cst.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다. The liquid crystal capacitor Clc has two terminals, the pixel electrode 191 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 191 and 270 is a dielectric material. Function as. The pixel electrode 191 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, at least one of the two electrodes 191 and 270 may be formed in a linear or bar shape.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 주사선과 중첩되어 이루어질 수 있다. The storage capacitor Cst, which serves as an auxiliary part of the liquid crystal capacitor Clc, is formed by overlapping a separate signal line (not shown) and the pixel electrode 191 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage Vcom is applied to the separate signal line. However, the storage capacitor Cst may be formed such that the pixel electrode 191 overlaps the shear scan line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of the primary colors (spatial division) or each pixel PX alternately displays the primary colors over time (time division). The desired color is recognized by the spatial and temporal sum of these primary colors. Examples of the primary colors include three primary colors such as red, green, and blue.

다시 도 1을 참고하면, 계조 전압 생성부(550)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다. Referring back to FIG. 1, the gray voltage generator 550 generates two gray voltage sets (or reference gray voltage sets) related to the transmittance of the pixel PX. One of the two sets has a positive value for the common voltage Vcom and the other set has a negative value.

주사 구동부(400)는 액정 표시판 조립체(300)의 주사선(G₁-G_n)과 연결되어 스위칭 소자(Q)를 턴 온시키는 게이트 온 전압(Von)과 턴 오프시키는 게이트 오프 전압(Voff)의 조합으로 이루어진 주사 신호를 주사선(G₁-G_n)에 인가한다. The scan driver 400 is connected to the scan lines G ₁ -G _n of the liquid crystal panel assembly 300 to control the gate-on voltage Von to turn on the switching element Q and the gate-off voltage Voff to turn off. The scan signal formed by the combination is applied to the scan lines G ₁ -G _n .

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 데이터 신호를 데이터선(D₁-D_m)에 인가한다. 데이터 신호는 일반 데이 터 신호 또는 단순 데이터 신호를 포함한다. The data driver 500 is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 and applies a data signal to the data lines D ₁ -D _m . The data signal includes a general data signal or a simple data signal.

이하에서는 도 3을 참조하여 데이터 구동부에 대해 상세히 설명한다.Hereinafter, the data driver will be described in detail with reference to FIG. 3.

데이터 구동부(500)는 각각의 데이터선(D1-Dm)과 연결되는 복수의 데이터 구동 IC를 포함한다. 각각의 데이터 구동 IC는 일반 영상 모드일 때 동작하는 제1 데이터 구동 회로(540)와 단순 영상 모드일 때 동작하는 제2 데이터 구동 회로(560)를 포함한다. The data driver 500 includes a plurality of data driver ICs connected to the data lines D1 -Dm. Each data driver IC includes a first data driver circuit 540 operating in a normal image mode and a second data driver circuit 560 operating in a simple image mode.

제1 데이터 구동 회로(540)는 차례로 연결되어 있는 시프트 레지스터(541), 래치(543), 디지털-아날로그 변환기(545), 그리고 버퍼(547)를 포함한다.The first data driving circuit 540 includes a shift register 541, a latch 543, a digital-to-analog converter 545, and a buffer 547 that are connected in turn.

시프트 레지스터(541)는 수평 동기 시작 신호(STH)(또는 시프트 클록 신호)를 인가 받으면 데이터 클록 신호(HCLK)에 따라 일반 영상 데이터(DAT1)를 래치(543)에 전달한다. 데이터 구동부(500)가 복수의 데이터 구동 IC를 포함하는 경우 한 제1 데이터 구동 회로(540)의 시프트 레지스터(541)는 시프트 클록 신호를 다음 단의 시프트 레지스터로 내보낸다.The shift register 541 transfers the general image data DAT1 to the latch 543 according to the data clock signal HCLK when the shift register 541 receives the horizontal synchronization start signal STH (or the shift clock signal). When the data driver 500 includes a plurality of data driver ICs, the shift register 541 of one first data driver circuit 540 sends the shift clock signal to the next stage shift register.

래치(543)는 클록 신호(HCLK)에 따라 입력받은 일반 영상 데이터(DAT1)를 소정 시간 저장하며 로드 신호(LOAD)에 따라 디지털-아날로그 변환기(545)에 내보낸다.The latch 543 stores the general image data DAT1 received according to the clock signal HCLK for a predetermined time and outputs the general image data DAT1 to the digital-analog converter 545 according to the load signal LOAD.

디지털-아날로그 변환기(545)는 래치(543)로부터 일반 영상 데이터(DAT1)를 공급받고, 계조 전압 생성부(550)로부터 계조 전압을 공급 받아 디지털 일반 영상 데이터(DAT1)를 아날로그 일반 데이터 신호로 변환하여 버퍼(547)로 내보낸다. The digital-to-analog converter 545 receives the general image data DAT1 from the latch 543, receives the gray voltage from the gray voltage generator 550, and converts the digital general image data DAT1 into an analog general data signal. To the buffer 547.

버퍼(547)는 디지털-아날로그 변환기(545)로부터의 일반 데이터 신호를 해당 데이터선(Dj)에 출력하며, 이를 1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE)의 반 주기] 동안 유지한다. The buffer 547 outputs a general data signal from the digital-to-analog converter 545 to the corresponding data line Dj, and this is one horizontal period (or "1H") (horizontal sync signal Hsync, data enable signal). Half cycle of DE).

제2 데이터 구동 회로(560)는 2개의 스위칭 트랜지스터(Q1, Q2)를 포함한다. The second data driving circuit 560 includes two switching transistors Q1 and Q2.

제1 스위칭 트랜지스터(Q1)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가진다. 제어 단자는 단순 영상 데이터(DAT2)와 연결되어 있고, 입력 단자는 제1 전압(GVDD)과 연결되어 있으며, 출력 단자는 해당 데이터선(Dj)과 연결되어 있다. 제1 스위칭 트랜지스터(Q1)는 단순 영상 데이터(DAT2)에 응답하여 제1 전압(GVDD)을 단순 데이터 신호로서 데이터선(Dj)으로 전달한다.The first switching transistor Q1 has a control terminal, an input terminal and an output terminal. The control terminal is connected to the simple image data DAT2, the input terminal is connected to the first voltage GVDD, and the output terminal is connected to the corresponding data line Dj. The first switching transistor Q1 transfers the first voltage GVDD as a simple data signal to the data line Dj in response to the simple image data DAT2.

제2 스위칭 트랜지스터(Q2)는 또한 제어 단자, 입력 단자 및 출력 단자를 가진다. 제어 단자는 단순 영상 데이터(DAT2)와 연결되어 있고, 입력 단자는 제2 전압(GVSS)과 연결되어 있으며, 출력 단자는 해당 데이터선(Dj)과 연결되어 있다. 제2 스위칭 트랜지스터(Q2)는 단순 영상 데이터(DAT2)에 응답하여 제2 전압(GVSS)을 단순 데이터 신호로서 데이터선(Dj)으로 전달한다. The second switching transistor Q2 also has a control terminal, an input terminal and an output terminal. The control terminal is connected to the simple image data DAT2, the input terminal is connected to the second voltage GVSS, and the output terminal is connected to the corresponding data line Dj. The second switching transistor Q2 transfers the second voltage GVSS to the data line Dj as a simple data signal in response to the simple image data DAT2.

제1 스위칭 트랜지스터(Q1)와 제2 스위칭 트랜지스터(Q2)는 서로 반대의 전도 타입을 가지며, 제1 스위칭 트랜지스터(Q1)가 p타입인 경우, 제2 스위칭 트랜지스터(Q2)는 n타입을 가진다. 또는 이와 반대의 전도 타입을 가질 수 있다. The first switching transistor Q1 and the second switching transistor Q2 have opposite conduction types, and when the first switching transistor Q1 is p type, the second switching transistor Q2 has an n type. Or vice versa.

이때, 제1 전압(GVDD)이 제2 전압(GVSS)보다 높은 레벨인 경우, 트랜지스터 의 성질에 따라 제1 전압(GVDD)과 연결되는 제1 스위칭 트랜지스터(Q1)가 p타입을 가지는 것이 유리하다. 그 밖의 다양한 실시예를 통하여 제2 데이터 구동 회로(560)가 n타입 또는 p타입 트랜지스터만으로 구현될 수도 있다. In this case, when the first voltage GVDD is higher than the second voltage GVSS, it is advantageous that the first switching transistor Q1 connected to the first voltage GVDD has a p type according to the property of the transistor. . According to various other embodiments, the second data driving circuit 560 may be implemented using only n-type or p-type transistors.

이러한 제2 데이터 구동 회로(560)는 단순 영상 데이터(DAT2)에 따라 제1 스위칭 트랜지스터(Q1) 및 제2 스위칭 트랜지스터(Q2)가 상보적으로 온/오프 동작하여, 제1 전압(GVDD) 또는 제2 전압(GVSS)을 데이터선(Dj)으로 출력한다. In the second data driving circuit 560, the first switching transistor Q1 and the second switching transistor Q2 are complementarily turned on / off according to the simple image data DAT2, so that the first voltage GVDD or The second voltage GVSS is output to the data line Dj.

또한, 제1 전압(GVDD)과 제1 스위칭 트랜지스터(Q1)의 입력 단자 사이에는 제1 가변 저항(R1)이 형성되어 있고, 제2 전압(GVSS)과 제2 스위칭 트랜지스터(Q2)의 입력 단자 사이에는 제2 가변 저항(R2)이 형성되어 있다. 제1 및 제2 가변 저항(R1, R2)은 킥-백(kick-back)의 변화에 따라 발생할 수 있는 잔상 및 플리커(flicker) 등의 화질 이상에 따라 제1 전압(GVDD) 및 제2 전압(GVSS)을 조절하여 제1 및 제2 스위칭 트랜지스터(Q1, Q2)에 전달한다. 이러한 제1 및 제2 가변 저항(R1, R2)은 트랜지스터 등의 능동 소자를 이용하여 구현할 수 있으며, 멀티플렉서 등의 논리 게이트를 통하여 구현할 수도 있다. In addition, a first variable resistor R1 is formed between the first voltage GVDD and the input terminal of the first switching transistor Q1, and an input terminal of the second voltage GVSS and the second switching transistor Q2. The second variable resistor R2 is formed therebetween. The first and second variable resistors R1 and R2 have the first voltage GVDD and the second voltage according to image quality abnormalities such as afterimages and flicker that may occur due to a change in kick-back. GVSS is adjusted and transferred to the first and second switching transistors Q1 and Q2. The first and second variable resistors R1 and R2 may be implemented by using an active device such as a transistor, or may be implemented through a logic gate such as a multiplexer.

다시 도 1을 참조하면, 신호 제어부(600)는 주사 구동부(400) 및 데이터 구동부(500) 등을 제어한다. Referring back to FIG. 1, the signal controller 600 controls the scan driver 400, the data driver 500, and the like.

이러한 구동 장치(400, 500, 550, 600) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판 (printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 장치(400, 500, 550, 600)가 신호선(G₁-G_n, D₁-D_m) 및 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 장치(400, 500, 550, 600)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다. Each of the driving devices 400, 500, 550, and 600 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown). It may be mounted on the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP) or mounted on a separate printed circuit board (not shown). Alternatively, the driving devices 400, 500, 550, and 600 may be integrated in the liquid crystal panel assembly 300 together with the signal lines G ₁ -G _n , D ₁ -D _m and the switching elements Q. . In addition, the driving devices 400, 500, 550, and 600 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip.

그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다. Next, the operation of the liquid crystal display will be described in detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 포함한다. The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). The input control signal includes a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, a data enable signal DE, and the like.

일반 영상 모드일 때, 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300) 및 데이터 구동부(500)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1), 데이터 제어 신호(CONT2) 및 감지 데이터 제어 신호(CONT3) 등을 생성한 후, 게이트 제어 신호(CONT1)를 주사 구동부(400)로 내보내고, 데이터 제어 신호(CONT2)와 처리한 일반 영상 데이터(DAT1)를 데이터 구동부(500)로 내보낸다.In the normal image mode, the signal controller 600 may output the input image signals R, G, and B to the liquid crystal panel assembly 300 and the data driver based on the input image signals R, G, and B and the input control signal. After processing appropriately according to the operating conditions of 500 and generating the gate control signal CONT1, the data control signal CONT2, the sensing data control signal CONT3, and the like, the gate control signal CONT1 is transferred to the scan driver 400. The data control signal CONT2 and the processed general video data DAT1 are sent to the data driver 500.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출 력 인에이블 신호(OE)를 더 포함할 수 있다. The gate control signal CONT1 includes a scan start signal STV indicating a scan start and at least one clock signal controlling an output period of the gate-on voltage Von. The gate control signal CONT1 may also further include an output enable signal OE that defines the duration of the gate-on voltage Von.

데이터 제어 신호(CONT2)는 일군의 일반 영상 데이터(DAT1)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 영상 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 영상 데이터 신호의 전압 극성(이하 "공통 전압에 대한 영상 데이터 신호의 전압 극성"을 줄여 "영상 데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다. The data control signal CONT2 is a load signal LOAD for applying the image data signal to the horizontal synchronization start signal STH and the data lines D ₁ -D _m indicating the start of transmission of the group of general image data DAT1; The data clock signal HCLK is included. The data control signal CONT2 also inverts the voltage polarity of the image data signal relative to the common voltage Vcom (hereinafter referred to as "polarity of the image data signal" by reducing the "voltage polarity of the image data signal with respect to the common voltage"). It may further include an inversion signal RVS.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)의 제1 데이터 구동 회로(540)는 일군의 화소(PX)에 대한 일반 영상 데이터(DAT1)를 수신하고, 일반 영상 데이터(DAT1)를 아날로그의 일반 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다. 이때, 제2 데이터 구동 회로(560)는 단순 영상 데이터(DAT2)를 공급받지 않으므로, 제2 데이터 구동 회로(560)의 제1 및 제2 스위칭 트랜지스터(Q1, Q2)는 플로팅 상태이다. According to the data control signal CONT2 from the signal controller 600, the first data driver circuit 540 of the data driver 500 receives the general image data DAT1 for the group of pixels PX, and receives the general image data DAT1. The image data DAT1 is converted into an analog general data signal and then applied to the corresponding data lines D ₁ -D _m . In this case, since the second data driving circuit 560 does not receive the simple image data DAT2, the first and second switching transistors Q1 and Q2 of the second data driving circuit 560 are in a floating state.

주사 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 주사선(G₁-G_n)에 인가하여 이 주사선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴 온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 일반 데이터 신호가 턴 온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다. The scan driver 400 is applied to the gate-on voltage (Von) in accordance with the gate control signal (CONT1) from the signal controller 600, the scan lines (G ₁ -G _n) connected to the scan lines (G ₁ -G _n) The switching element Q is turned on. Then, the general data signal applied to the data lines D ₁ -D _m is applied to the pixel PX through the turned-on switching element Q.

화소(PX)에 인가된 일반 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 액정 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통하여 원하는 영상을 표시할 수 있다. The difference between the voltage of the general data signal applied to the pixel PX and the common voltage Vcom is shown as the charging voltage of the liquid crystal capacitor Clc, that is, the pixel voltage. The arrangement of the liquid crystal molecules varies according to the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer 3. The change in polarization is represented as a change in the transmittance of light by the polarizer attached to the liquid crystal panel assembly 300, and thus a desired image may be displayed.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 주사선(G₁-G_n)에 대하여 차례로 제1 고전압(Von)을 인가하여 모든 화소(PX)에 일반 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다. Repeat this process in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE) to thereby repeat all scan lines G ₁ -G _n . The first high voltage Von is sequentially applied to, and a general data signal is applied to all the pixels PX to display an image of one frame.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 일반 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행반전, 점반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열반전, 점반전). When one frame ends, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the general data signal applied to each pixel PX is opposite to the polarity of the previous frame. (“Invert frame”). In this case, the polarity of the data signal flowing through one data line is changed according to the characteristics of the inversion signal (RVS) (eg, inverted row and inverted point) within one frame, or the polarity of the data signal applied to one pixel row is also different from each other. (Eg: nirvana, point inversion).

다음으로 단순 영상 모드에서 액정 표시 장치의 동작을 살펴본다. Next, the operation of the liquid crystal display in the simple image mode will be described.

이때, 제1 스위칭 트랜지스터(Q1)를 p타입으로, 제2 스위칭 트랜지스터(Q2)를 n타입으로 가정한다. In this case, it is assumed that the first switching transistor Q1 is p type and the second switching transistor Q2 is n type.

단순 영상 모드는 휴대용 기기 등의 액정 표시 장치에서 시계 등과 같이 단순한 영상을 표시하는 경우를 의미한다. 단순 영상 모드에서 화소(PX)는 최고 또 는 최저의 계조만을 표시하며, 적색, 녹색, 청색의 화소(PX)들을 가지는 액정 표시 장치는 8가지의 색의 조합으로 영상을 표시한다. The simple image mode refers to a case in which a simple image such as a clock is displayed in a liquid crystal display such as a portable device. In the simple image mode, the pixel PX displays only the highest or lowest gray level, and the liquid crystal display having red, green, and blue pixels PX displays an image in a combination of eight colors.

단순 영상 모드일 때, 데이터 구동부(500)의 제2 데이터 구동 회로(560)는 제1및 제2 스위칭 트랜지스터(Q1, Q2)를 온/오프 시킬 수 있는 고전압 또는 저전압의 단순 영상 데이터(DAT2)를 수신한다. 이러한 단순 영상 데이터(DAT2)는 신호 제어부(600)가 외부의 그래픽 제어기(도시하지 않음)로부터 1비트의 디지털 입력 영상 신호(R, G, B)를 공급받아 신호 처리하여 생성될 수 있다. 또는 외부로부터 복수의 비트 수, 예를 들어 8비트를 가지는 입력 영상 신호(R, G, B)를 수신하여, 상위 4비트가 모두 "0"일 경우 고전압을 출력하고, 그 이외의 경우 저전압을 출력하는 논리 게이트를 이용하여 단순 영상 데이터(DAT2)를 생성할 수도 있다. In the simple image mode, the second data driver circuit 560 of the data driver 500 may turn on or off the first and second switching transistors Q1 and Q2. The simple image data DAT2 of high voltage or low voltage may be used. Receive The simple image data DAT2 may be generated by the signal controller 600 receiving a 1-bit digital input image signal R, G, or B from an external graphic controller (not shown) and processing the signal. Alternatively, it receives an input video signal R, G, B having a plurality of bits, for example, 8 bits from the outside, and outputs a high voltage when the upper four bits are all "0", and otherwise, Simple image data DAT2 may be generated by using an output logic gate.

단순 영상 데이터(DAT2)가 고전압을 가지는 경우, 제2 스위칭 트랜지스터(Q2)가 턴 온되어 제2 가변 저항(R2)을 통해 조절된 제2 전압(GVSS)이 해당 데이터선(D₁-D_j)으로 출력된다. 조절된 제2 전압(GVSS)은 단순 데이터 신호로써 화소(PX)의 최저 계조를 나타낸다. When the simple image data DAT2 has a high voltage, the second switching transistor Q2 is turned on so that the second voltage GVSS adjusted through the second variable resistor R2 corresponds to the corresponding data line D ₁ -D _j. ) The adjusted second voltage GVSS is a simple data signal and represents the lowest gray level of the pixel PX.

이때, 제1 데이터 구동 회로(540)는 동작하지 않으므로, 제1 데이터 구동 회로(540)의 버퍼(547) 및 계조 전압 생성부(550)의 출력 버퍼가 오프되어 소비 전력이 현저히 감소된다. In this case, since the first data driving circuit 540 does not operate, the output buffers of the buffer 547 and the gray voltage generator 550 of the first data driving circuit 540 are turned off, thereby significantly reducing power consumption.

일반 영상 모드에서와 같이, 주사 신호에 의해 화소(PX)의 스위칭 소자가(Q)턴 온되어, 단순 데이터 신호가 화소(PX)에 인가된다. 화소(PX)는 인가된 단순 데 이터 신호에 따라 최저 계조의 빛을 통과시킨다. 단순 영상 데이터(DAT2)가 저전압을 가지는 경우, 제1 스위칭 트랜지스터(Q1)가 턴 온되어 제1 가변 저항(R1)을 통해 조절된 제1 전압(GVDD)이 화소에 인가된다. 이때, 조절된 제1 전압(GVDD)은 단순 데이터 신호로써 화소(PX)의 최고 계조를 나타내므로 화소(PX)는 최고 계조의 빛을 통과시킨다. As in the normal image mode, the switching element Q of the pixel PX is turned on by the scan signal, and a simple data signal is applied to the pixel PX. The pixel PX passes the light of the lowest gray level according to the applied simple data signal. When the simple image data DAT2 has a low voltage, the first switching transistor Q1 is turned on to apply the first voltage GVDD adjusted through the first variable resistor R1 to the pixel. In this case, since the adjusted first voltage GVDD represents the highest gray level of the pixel PX as a simple data signal, the pixel PX passes the light having the highest gray level.

따라서, 액정 표시 장치는 적색, 청색 및 녹색의 컬러 필터를 가지는 화소(PX)가 최고 또는 최저의 빛을 투과시킴으로써 8가지 색의 단순한 영상을 표시한다. Accordingly, the liquid crystal display displays a simple image of eight colors by allowing the pixel PX having the red, blue, and green color filters to transmit the highest or lowest light.

이상에서는 제1 전압(GVDD)과 연결되는 제1 스위칭 트랜지스터(Q1)를 p타입으로 가정하여 단순 영상 데이터(DAT2)가 고전압을 가지는 경우 화소(PX)는 최저 계조를 나타낸다. 그러나 이와 달리 제1 스위칭 트랜지스터(Q1)를 n타입으로 설정하여 고전압의 단순 영상 데이터(DAT2)에 대하여 화소(PX)가 최고 계조를 나타내고, 저전압의 단순 영상 데이터(DAT2)에 대하여 최저 계조를 나타낼 수도 있다. In the above description, when the simple image data DAT2 has a high voltage on the assumption that the first switching transistor Q1 connected to the first voltage GVDD has the p-type, the pixel PX has the lowest gray level. However, unlike this, when the first switching transistor Q1 is set to n type, the pixel PX shows the highest gray level for the high voltage simple image data DAT2, and the lowest gray level for the low voltage simple image data DAT2. It may be.

이와 같이, 본 발명에 의하면 일반 영상 모드 및 단순 영상 모드에 따라 동작하는 데이터 구동 회로를 별개로 가짐으로써 소비 전력을 감소시킬 수 있다. As described above, according to the present invention, power consumption can be reduced by separately having a data driving circuit operating in a normal image mode and a simple image mode.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

A plurality of pixels connected to the scan line and the data line,

A scan driver for supplying a scan signal to the scan line, and

A data driver for supplying a data signal to the data line;

The data driver,

A first data driving circuit which supplies a general data signal to the data line in a normal image mode, and

A second data driver circuit for supplying a simple data signal to the data line in a simple image mode

Display device comprising a.

In claim 1,

The first data driving circuit is

A shift register for shifting and outputting a clock signal in sequence;

A latch for receiving and storing general image data according to the clock signal;

A digital-to-analog converter that receives the general image data stored from the latch and converts the general image data into an analog general data signal;

A buffer which receives the general data signal and outputs it to the data line

Display device comprising a.

In claim 1,

The second data driving circuit is

A first switching transistor connected to a first voltage and on / off by simple image data to output the simple data signal to the data line, and

A second switching transistor connected to a second voltage and on / off by the simple image data to output the simple data signal to the data line

Display device comprising a.

In claim 3,

The simple image data has a smaller number of bits than the normal image data.

In paragraph 4

The simple image data is 1 bit.

In claim 3,

The second data driving circuit further includes a variable resistor formed between the first voltage and the first switching transistor and between the second voltage and the second switching transistor.

In claim 6,

And the first switching transistor and the second switching transistor are opposite conductivity types.

In claim 7,

And the simple data signal is the highest gray voltage or the lowest gray voltage of the pixel.