KR20070073153A - 이동통신 시스템에서 메모리 제어 방법 - Google Patents

이동통신 시스템에서 메모리 제어 방법 Download PDF

Info

Publication number
KR20070073153A
KR20070073153A KR1020060000722A KR20060000722A KR20070073153A KR 20070073153 A KR20070073153 A KR 20070073153A KR 1020060000722 A KR1020060000722 A KR 1020060000722A KR 20060000722 A KR20060000722 A KR 20060000722A KR 20070073153 A KR20070073153 A KR 20070073153A
Authority
KR
South Korea
Prior art keywords
burst
field
lmac
memory
mac pdu
Prior art date
Application number
KR1020060000722A
Other languages
English (en)
Other versions
KR100810338B1 (ko
Inventor
이은옥
구영모
김상효
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060000722A priority Critical patent/KR100810338B1/ko
Priority to US11/649,181 priority patent/US7587529B2/en
Publication of KR20070073153A publication Critical patent/KR20070073153A/ko
Application granted granted Critical
Publication of KR100810338B1 publication Critical patent/KR100810338B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 이동통신 시스템에서 메모리 운용 방법에 관한 것으로, 특히 MAP 메시지를 이용해서 효율적으로 메모리를 운용하기 위한 방법에 관한 것이다.
본 발명의 실시 예에 따른 이동통신 시스템에서 메모리 운용 방법은 이동통신 시스템에서 메모리 운용 방법에 있어서, MAP 디코더에서 버스트별 길이 및 버스트 개수를 데이터 수신 블록으로 직접 전달하는 과정과, 상기 데이터 수신 블록은 수신한 버스트별 길이 및 버스트 개수를 이용하여 버스트 인덱스에 해당하는 버스트 디스크립터를 구성하여 엘맥(Low Medium Access Control : LMAC)에 전달하는 과정과, 상기 엘맥은 현재 버스트에 포함된 MAC PDU의 저장 위치를 알려주는 필드에 MAC PDU를 저장하고, 데이터 수신 블록이 '0'으로 적어주고 버스트에 해당하는 MAC PDU 전송이 모두 완료되면 LMAC이 '1'로 업데이트 함으로써 유효 버스트 지시자(Valid Burst Indicator) 역할을 하는 'F' 필드를 '참'으로 설정하는 과정과, 상기 데이터 수신 블록이 상기 버스트별로 'F' 필드가 '참'으로 설정되어 있는가를 판단하는 과정과, 상기 버스트별로 'F' 필드가 '참'으로 설정된 경우, 상기 데이터 수신 블록은 상위단에 MAC PDU를 전달하고, 'F'필드를 '거짓'으로 설정하는 과정을 포함함을 특징으로 한다.
메모리, 버스트, OFDMA, 심볼

Description

이동통신 시스템에서 메모리 운용 방법{METHOD FOR OPERATING A MEMORY IN MOBILE COMMUNICATION SYSTEM}
도 1은 일반적인 OFDMA 시스템에서의 프레임 구조도,
도 2는 종래의 이동통신 시스템 수신단에서의 블록 구성도,
도 3은 종래의 버스트 디스크립터의 예시도,
도 4는 본 발명의 실시 예에 따른 이동통신 시스템 수신단에서의 블록 구성도,
도 5는 본 발명의 실시 예에 따른 버스트 디스크립터의 예시도,
도 6은 본 발명의 다른 실시 예에 따른 버스트 디스크립터의 예시도,
도 7은 본 발명의 실시 예에 따른 이동통신 시스템에서 메모리 운용 방법을 설명하기 위한 흐름도.
본 발명은 이동통신 시스템에서 메모리 운용 방법에 관한 것으로, 특히 맵 메시지 정보를 이용하여 메모리를 운용하는 이동통신 시스템에서 메모리 운용 방법 에 관한 것이다.
일반적으로 무선 통신 시스템은 단말까지 고정적인 유선 네트워크를 연결하여 사용할 수 없는 경우를 위해 개발된 시스템이다. 이러한 무선 통신 시스템은 기술의 발전에 따라 이동통신 시스템으로 발전하였다. 상기 이동통신 시스템의 대표적인 시스템이 셀룰라 시스템이다. 셀룰라 시스템이란, 무선 채널을 통해 단말과 통신을 수행하는 기지국과 상기 기지국과 유선 네트워크를 연결하기 위한 시스템이다. 또한 이러한 셀룰라 시스템으로 대표적인 시스템은 코드분할 다중접속(CDMA : Code Division Multiple Access) 방식을 사용하는 셀룰라 이동통신 시스템이 있다.
상기 셀룰라 시스템은 기본적으로 음성 통신을 제공하기 위해 개발되었으나, 현재에는 다양한 데이터 서비스를 제공할 수 있는 시스템들이 등장하기에 이르렀다. 또한 사회가 급속도로 발전하면서, 각 사용자들마다 요구되는 데이터의 양이 증가하고 있으며, 보다 많은 데이터를 보다 빨리 전송할 수 있기를 원하고 있다. 따라서 코드분할 다중접속 방식을 사용하는 셀룰라 시스템에서 이를 지원하기 위해 다양한 연구가 이루어져 왔다.
한편, 사용자들에게 보다 많은 양의 데이터를 고속으로 제공하기 위해 코드분할 다중접속 방식과 다른 방식인 직교주파수분할다중(Orthogonal Frequency Division Multiplexing : OFDM) 방식의 시스템에 대한 연구가 진행 중에 있다. 또한 상기 직교주파수분할다중 방식을 사용하는 시스템을 상용화하기 위해 현재 많은 논의가 이루어지고 있다. 이에 따라 국제표준화 기구 중 하나인 전기 전자 공학자 협회(Institute of Electrical and Electronics Engineers, 이하 "IEEE")의 IEEE 802.16 표준화 그룹은 고정 단말에 대하여 무선 광대역 인터넷 서비스를 제공하기 위한 표준으로 IEEE 802.16d 표준 제정을 추진하고 있다.
상기 OFDM 방식은 시간 분할 접속(Time Division Access 이하, TDA라 약칭함)과 주파수 분할 접속(Frequency Division Access 이하, FDA라 약칭함) 기술을 결합하는 2차원 접속 방법으로 정의할 수 있다. IEEE Std 802.16TM-2004에서는 전체 대역을 부반송파(sub carrier) 단위로 나누고 이들 부반송파들 중 몇 개를 모아 그룹화하여 부채널(sub channel)로 하여 각 부채널을 사용자들에게 할당하는 직교 주파수 분할 다중 접속(OFDMA: Orthogonal Frequency Division Multiple Access) 방법을 사용하고 있다. 때문에 시스템 내의 모든 사용자 단말들은 전체 대역에 걸쳐 넓게 퍼진 부반송파들로 구성된 부채널을 사용하게 된다. 때문에 상기 OFDMA 방식을 사용하는 시스템(이하, OFDMA 시스템이라 함)은 데이터를 소정의 서브 채널을 구성하는 일부 부반송파들에 나누어 실어 전송한다.
한편, OFDMA 시스템은 기지국에 연결된 모든 사용자가 공통 채널을 공유하여 사용하며, 각 사용자가 채널을 사용하는 구간은 매 프레임마다 기지국에 의하여 할당된다. 그러므로 기지국은 접속 정보를 상향 접속 정보 및 하향 접속 정보로 나누고, 매 프레임 앞부분에 상기 상향 접속 정보와 하향 접속 정보를 할당하여 모든 사용자에게 방송한다.
이와 같은 OFDMA 시스템에서 접속 정보는 변조 방식 및 코딩율 등의 정보를 포함하여 프레임마다 전송되는데, 이러한 일반적인 프레임 구조를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 일반적인 OFDMA 시스템에서 상하향 링크를 포함한 프레임 구조를 도시한 블록도이다. 상기 도 1에서 프레임에서 세로축은 여러 개의 부채널 번호(S, S+1, S+2, ..., S+L)(147)를 나타내며, 가로축, 시간축(t)은 OFDMA 심볼의 번호(145)를 나타낸다.
상기 도 1을 참조하면, 프레임은 하향 링크(Down Link : DL)(149)와 상향 링크(Up Link : UL)(153)가 시간 분할로 구성되어 있으며, 1개의 OFDMA 프레임은 다수 개(예를 들어, 12개)의 OFDMA 심벌들로 구성된다. 또한, 상기 1개의 OFDMA 심벌은 다수개(예를 들어 L개)의 부채널들로 구성된다. 이러한 OFDMA 시스템은 시스템에서 사용하는 전체 부반송파들, 특히 데이터 부반송파들을 전체 주파수 대역에 분산시켜 주파수 다이버시티 이득(frequency diversity gain)을 획득하는 것을 목적으로 하는 통신 시스템이다.
상기 하향 링크(149)는 송신측 단말기와 수신측 기지국간의 동기를 맞추기 위한 프리엠블(111)이 가장 앞단에 포함되고, 다음으로 FCH(Frame Control Header) (113), DL_MAP(115), UL_MAP(117)과 같은 브로드케스트(broadcast, 방송) 데이터 정보가 포함되며, 이어서 심볼들에 하향 버스트(121, 123, 125, 127, 129)들이 포함된다.
상기 상향 링크는 각 상향 링크 버스트(137, 139, 141) 앞에 송신측 단말기와 수신측 기지국간의 동기를 맞추기 위한 프리엠블(131, 133, 135)들이 존재하며, 기지국 수신 전력을 조정하는 레인징 부채널(143)이 존재하게 된다. 상향 버스트 (137, 139, 141)와 하향 버스트(121, 123, 125, 127, 129)들의 위치와 할당에 관한 정보는 DL_MAP(115), UL_MAP(117)를 통하여 상기 기지국이 상기 단말에게 알려주고 상기 단말은 이 정보를 통해 매 프레임마다 주파수와 심볼이 결합된 부채널을 가변적으로 할당받아서 기지국과 통신하게 된다. 즉 매 프레임마다 고정된 부채널이 아닌 서로 다른 부채널을 사용하게 된다.
또한, 하향 링크에서 상향 링크로의 변환 과정은 제1 일정 공백(TTG : Transmit/receive Transition Gap)(151) 동안 이루어지며, 상향 링크에서 하향 링크로의 변환 과정도 제2 일정 공백(RTG : Receive/transmit Transition Gap)(155) 동안 이루어진다. 이러한 상기 변환 과정 후에는 프리엠블(preamble) 영역을 두어 단말이 시스템 동기를 획득할 수 있도록 한다.
일반적인 OFDM 방식의 이동통신 시스템에서 한 프레임에 대한 정보는 맵 메시지를 통해 기지국으로부터 단말로 전달된다. 상기 맵 메시지는 하향링크에 대한 정보를 전달해 주는 DL-MAP 메시지와 상향링크에 대한 정보를 전달해 주는 UL-MAP 메시지로 나눌 수 있으며, 상기 맵에서 하나의 정보를 알려주는 가장 작은 단위를 IE(information element)라고 한다. 각 IE는 4비트의 DIUC(Downlink Interval Usage Code)및 UIUC(Uplink Interval Usage Code)에 의해 구분되는데, 그 중 DIUC 0~12와 UIUC 1~10은 변조방식 및 순방향 오류정정 방식등과 같은 전송특성들을 포함하는 최소 단위인 버스트(burst)의 정보를 포함한다.
한편, 도 2는 종래의 OFDMA 방식의 이동통신 시스템 수신단에서의 블록 구성도를 나타낸 것이다. 도 2를 참조하여 종래의 이동통신 시스템에서의 메모리 운용 방법을 설명하기로 한다.
도 2는 MAP 디코더(201)가 복조기(Demodulator)(203), 채널 디코더(Channel Decoder)(205)가 필요로 하는 정보를 전달해주는 제어 경로(control path)와 상기 복조기(203), 채널 디코더(205)를 거처 LMAC(Low Medium Access Control)(207)까지 전달된 데이터가 DRB(209)가 알려주는 정보에 의해 소프트웨어적으로 접근할 수 있는 메모리로 저장되는 데이터 경로를 간략화한 것이다.
하향링크 버스트 IE는 DIUC, OFMDA 심볼 옵셋(Symbol offset), 서브채널 옵셋(Subchannel offset), Boosting, OFDMA 심볼의 수(No.OFDMA Symbols), 서브채널들의 수(No.Subchannels), 반복 코딩 지시(Repetition Coding Indication) 필드로 구성된다. 상기 MAP 디코더(201)는 이동 단말에게 할당된 버스트를 추출한 후, 버스트 별로 0, 1, 2 등의 순서로 버스트 인덱스(burst index)를 붙여 해당 정보를 복조기(Demodulator)(203) 및 채널 디코더(Channel decoder)(205)로 전달한다.
한 프레임 내에서 이동 단말은 여러 개의 버스트를 할당받을 수 있으므로 MAP 디코더(MAP decoder)(201)는 그 중에서 단말에게 해당되는 버스트에 대한 정보만을 버스트 별로 추출하여 필요로 하는 블록들로 전달하게 된다. 하향링크의 경우 채널 디코더(Channel decoder)(205)가 상기 MAP 디코더(201)로부터 수신한 정보 즉, 위치(location), 변조(modulation)/코딩(coding), 전력조절(Boosting), 반복(Repetition)을 이용해서 디코딩한 후 데이터들을 LMAC(207)으로 전달하면, LMAC(207)은 수신한 데이터들을 MAC 메시지별로 분리한다. 상기 LMAC(207)은 MAC 메시지 별로 HCS(Header Check Sum) 디코딩을 수행하고, 필요한 경우 CRC 체크 및 암호해독(decryption)을 한 후 그 결과에 대한 MAC PDU 디스크립터(MAC Packet Data Unit descriptor)를 구성한다. 이러한 MAC PDU 디스립터 및 MAC 메시지들은 데이터 수신 블록(Data Receiver Block ; 이하, 'DRB'라 칭함)(209)이 이미 만들어 놓은 버스트 디스크립터(Burst descriptor)에 따라 버스트 별로 해당 메모리(211)에 저장된다.
도 3은 상기 버스트 디스크립터를 도시한 것이고, LMAC 동작을 위해 필요한 레지스터(301)와 DRB(209)가 LMAC(207)에 전달해주는 버스트 디스크립터(Burst descriptor)를 포함한다. 상기 버스트 디스크립터는 다음 버스트 디스크립터의 저장 위치를 알려주는 *NextBurstPtr(303)와, 현재 버스트에 포함된 MAC PDU의 저장 위치를 알려주는 *PduPtr(305)와, DRB가 '0'으로 적어주고 버스트에 해당하는 MAC PDU 전송이 모두 완료되면 LMAC이 '1'로 업데이트 함으로써 유효 버스트 지시자(Valid Burst Indicator) 역할을 하는 F(307)와, 사용 가능한 메모리가 더 이상 남아있지 않을 때 LMAC이 기존 메모리에 데이터를 덮어쓰면서 '1'로 알려주는 Current Burst Queue OverRun Flag인 O(309)과, 해당 버스트 내에 포함된 MAC PDU들의 전체 길이를 바이트 단위로 나타내는 Burst_Len(311)과, 마지막 버스트임을 알려주는 L(313)과, 현재 버스트 번호를 나타내주는 CurNum(315)과, 현재 사용되지 않는 Reserved 필드인 R(317)과, 전체 버스트 개수를 나타내주는 TotNum(319)으로 구성된다. 상기 DRB(209)가 초기에 첫 번째 버스트 디스크립터 어드레스를 RxBstInitAddr 레지스터(301)에 적어주고, 다음 버스트 디스크립터를 현재의 체인(chain)에 연결하여 알려주면 LMAC(207)은 RxBstInitAddr(301) 및 *NextBurstPtr(303)을 따라가면서 버스트에 해당하는 데이터를 메모리(211)에 저장하게 된다.
상기 DRB(209)는 별다른 정보 없이 버스트별로 고정된 크기로 메모리 공간을 할당하기 때문에 메모리를 효율적으로 사용할 수 없다. 규격상으로 프레임 운용시 버스트 크기가 제한되어 있지 않으며, 최대 64개의 DL 버스트가 사용될 수 있으므로 버스트 개수, 버스트 크기, 상향링크/하향링크 비율과 같은 프로파일이 변경될 경우 고정된 크기로 메모리 공간을 사용할 때는 문제가 발생한다. 예를 들어, 모든 버스트에 이동 단말에서 가능한 최대 크기의 버스트에 해당하는 크기를 할당하려 하면, 시스템이 감당하지 못할 큰 메모리를 필요로 하게 되거나, 처리 가능한 버스트 수의 최대값이 작아지게 되는 문제점이 있다.
따라서 본 발명의 목적은 LMAC이 채널 디코더로부터 수신한 버스트별 데이터를 MAC PDU로 나눠 처리한 이후 메모리에 저장할 때, 효율적으로 메모리에 저장할 수 있는 한 이동통신 시스템에서 메모리 운용 방법을 제공함에 있다.
본 발명의 다른 목적은 하향링크/상향링크(Downlink/Uplink) 비율(ratio), 버스트별 길이 및 버스트 개수를 등의 다양한 프로파일 변경에 대해 대처할 수 있도록 메모리를 운용할 수 있는 이동통신 시스템에서 메모리 운용 방법을 제공함에 있다.
본 발명의 실시 예에 따른 이동통신 시스템에서 메모리 운용 방법은 이동통 신 시스템에서 메모리 운용 방법에 있어서, MAP 디코더에서 버스트별 길이 및 버스트 개수를 데이터 수신 블록으로 직접 전달하는 과정과, 상기 데이터 수신 블록은 수신한 버스트별 길이 및 버스트 개수를 이용하여 버스트 인덱스에 해당하는 버스트 디스크립터를 구성하여 엘맥(Low Medium Access Control : LMAC)에 전달하는 과정과, 상기 엘맥은 현재 버스트에 포함된 MAC PDU의 저장 위치를 알려주는 필드에 MAC PDU를 저장하고, 데이터 수신 블록이 '0'으로 적어주고 버스트에 해당하는 MAC PDU 전송이 모두 완료되면 LMAC이 '1'로 업데이트 함으로써 유효 버스트 지시자(Valid Burst Indicator) 역할을 하는 'F' 필드를 '참'으로 설정하는 과정과, 상기 데이터 수신 블록이 상기 버스트별로 'F' 필드가 '참'으로 설정되어 있는가를 판단하는 과정과, 상기 버스트별로 'F' 필드가 '참'으로 설정된 경우, 상기 데이터 수신 블록은 상위단에 MAC PDU를 전달하고, 'F'필드를 '거짓'으로 설정하는 과정을 포함함을 특징으로 한다.
하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 이동통신 시스템에서 효율적으로 메모리를 운용하기 위한 방법을 제공한다. 도 4는 이동통신 시스템 수신단의 블록 구성도를 나타낸 도면이다. 도 4를 참조하여 이동통신 시스템에서 메모리 운용 방법을 설명하기로 한다.
도 4를 참조하면, MAP 디코더(401)가 DRB(409)에게 버스트별 길이 및 버스트 개수 정보를 전달해주면, 상기 DRB(409)는 이를 이용해서 버스트 디스크립터를 구성하여 LMAC(409)로 전달한다. 상기 MAP 디코더(401)는 소프트웨어 블록(S/W block)(도면에 기재하지 않음)에서 DCD(Downlink Control Descriptor) 메시지를 디코딩해서 저장해 놓은 정보를 이용해서 버스트에 해당하는 DIUC와 매핑하여 변조/코딩(modulation/coding) 정보를 추출하고, OFDMA 심볼들의 수(No.OFDMA Symbols), 서브채널들의 수(No.Subchannels), 반복 코딩 지시(Repetition Coding Indication) 필드들을 사용하면 버스트에 몇 바이트 데이터가 있는지 알 수 있다. 상기 MAP 디코더(401)가 이 정보를 DRB(409)로 전송해주면, 상기 DRB(409)는 버스트 별로 크기와 개수를 알 수 있기 때문에 메모리를 동적으로 사용할 수 있다.
채널 디코더(405)와 LMAC(407) 사이의 데이터 경로를 보면, 채널 디코딩이 끝나고 버스트 별로 데이터를 LMAC(407)에 전달하는 순서는 버스트의 위치 및 크기 등에 따라 MAP 디코더(401)가 인덱싱(indexing)한 버스트 순서와 다를 수 있기 때문에 도 5와 도 6에 도시되어 있는 버스트 디스크립터를 구성한다.
먼저, 도 5는 도 4의 동적인 메모리 구현에 사용 가능한 버스트 디스크립터의 구조의 일례이다. 도 5는 LMAC 동작을 위해 필요한 레지스터(501)와 DRB(409)가 LMAC(409)에 전달해주는 버스트 디스크립터(Burst descriptor)를 포함한다. 도 5는 도 3과 비교하면, 다음 버스트 디스크립터의 저장 위치를 알려주는 *NextBurstPtr(303)이 없는 것이 특징이다.
하나의 버스트에 대한 버스트 디스크립터의 크기는 고정되어 있고, LMAC(409)은 채널 디코더(405)로부터 MAP 디코더(401)가 채널 디코더(405)에 전달해준 버스트 인덱스를 수신하게 되므로, 상기 버스트 인덱스에 해당하는 버스트 디스크립터의 첫 번째 MAC PDU를 저장할 위치를 알 수 있다. 예를 들면 채널 디코더(405)로부터 버스트 인덱스가 2인 버스트가 전달되었다면 LMAC(407)은 RxBstInitAddr+0x10(505)에 해당하는 어드레스를 찾고 여기에 있는 값의 위치에 3번째 버스트의 데이터를 저장한다. 또한 채널 디코더(405)로부터 버스트 인덱스가 3인 버스트가 전달되었다면 LMAC(407)은 RxBstInitAddr+0x18(507)에 해당하는 어드레스를 찾고 여기에 있는 값의 위치에 4번째 버스트의 데이터를 저장한다.
여기에서, 다음 프레임 데이터를 수신할 때까지 현재 프레임의 데이터를 처리하지 못하는 경우를 고려해야 한다. 따라서 DRB(409)는 MAP 디코더(401)로부터 이번 프레임에 할당된 버스트별 길이 및 버스트 개수를 수신하면 그 전 프레임에 대한 버스트 디스크립터에서 LMAC(407)이 업데이트 해준 'F' 필드를 검사하고, 이번 프레임에 대한 버스트 디스크립터를 어디에 저장할지 결정한다. 그리고 시작위치를 RxBstInitAddr 레지스터(501)를 통해 LMAC(407)에게 알려주면, 상기 LMAC(407)은 해당 레지스터를 읽어보고 이번 프레임의 버스트 디스크립터 시작 위치를 알 수 있다.
도 6은 멀티 프레임(multi-frame) 운용을 위한 예를 보인 것으로 프레임(i) 에 버스트가 2개, 프레임(i+1)에 버스트가 3개 할당되는 예이다.
버스트 디스크립터의 구조는 LMAC 동작을 위해 필요한 레지스터(601, 603)와, DRB(409)가 LMAC(409)에 전달해주는 버스트 디스크립터(Burst descriptor)를 포함한다. 상기 레지스터(601, 603)는 같은 레지스터로써 매 프레임마다 DRB(409)가 MAP 디코더(401) 정보 및 'F' 필드값을 보고 갱신한다. 도 6은 도 3과 비교하면, 다음 버스트 디스크립터의 저장 위치를 알려주는 *NextBurstPtr(303)이 없는 것이 특징이며, 도 5와 비교하면, 도 6은 하나의 프레임이 아니라 멀티 프레임을 운용할 수 있다는 특징이 있다.
상기 DRB(409)는 LMAC(409)에게 이번 프레임의 첫 번째 버스트 디스크립터의 어드레스를 레지스터(601, 603)를 통해 알려주고, 상기 LMAC(409)은 채널 디코더(405)로부터 MAP 디코더(401)가 채널 디코더(405)에 전달해준 버스트 인덱스를 수신하게 되므로, 상기 버스트 인덱스에 해당하는 버스트 디스크립터의 첫 번째 MAC PDU를 저장할 위치를 알 수 있다. 예를 들면 채널 디코더(405)로부터 버스트 인덱스가 2인 버스트가 전달되었고, RxBstlnitAddr 레지스터(603)가 frame(i+1)에 해당하는 첫 번째 버스트 인덱스의 주소를 저장하고 있다면 LMAC(409)은 frame(i+1)의 제3 버스트 프레임(3rd burst of frame(i+1))(605)에 세 번째 버스트의 데이터를 저장한다.
위의 예에 있는 것처럼, 다음 프레임 데이터를 수신할 때까지 현재 프레임의 데이터를 처리하지 못하는 경우를 고려한 세부 동작은 다음과 같다. DRB(409)는 MAP 디코더(401)로부터 이번 프레임에 할당된 버스트별 길이 및 버스트 개수를 수 신되면 그 전 프레임에 대한 버스트 디스크립터에서 LMAC(407)이 업데이트 해준 F 필드를 검사하고, 이번 프레임에 대한 버스트 디스크립터를 어디에 저장할지 결정한다. 그리고 제i 프레임에 대한 시작위치를 RxBstInitAddr 레지스터(601)를 통해 LMAC(407)에게 알려주면, 상기 LMAC(407)은 해당 레지스터를 읽어보고 이번 프레임의 버스트 디스크립터 시작 위치를 알 수 있다.
또한, 제i+1 프레임에 대한 시작위치를 RxBstInitAddr(i+1) 레지스터(603)를 통해 LMAC(407)에게 알려주면, 상기 LMAC(407)은 해당 레지스터(603)를 읽어보고 이번 프레임의 버스트 디스크립터 시작 위치를 알 수 있다.
본 발명의 실시 예에 따른 이동통신 시스템에서 메모리 운용 방법은 도 7을 참조하여 설명하기로 한다.
먼저, MAP 디코더(401)는 701 단계에서 버스트별로 크기를 계산하여 DRB(409)로 전달한다. 상기 DRB(409)는 703 단계에서 버스트 인덱스에 해당하는 버스트 디스크립터를 구성하여 LMAC(407)로 전달한다. 그러면 상기 LMAC(407)은 705 단계에서 버스트에 해당하는 pduPtr에 MAC PDU들을 저장하고, 'F' 필드를 '1'로 설정한다. 이후, DRB(409)은 707 단계에서 버스트별로 'F'필드가 '1'로 설정되어 있는가를 판단한다. 버스트별로 'F'필드가 '1'로 설정되어 있는 경우 상기 DRB(409)은 709 단계에서 상위단에 MAC PDU들을 전달하고, 'F' 필드를 '0'으로 설정한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허 청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 메모리를 제어하는 블록이 MAP 디코더로부터 직접 전달되는 정보 즉, 버스트 크기, 버스트 개수 정보를 이용하여, 버스트별로 메모리 공간을 동적으로 할당함으로써, 최소의 메모리 공간으로 시스템이 수용할 수 있는 버스트 수에 제한을 두지 않는 유연한 시스템을 구성할 수 있다.

Claims (1)

  1. 이동통신 시스템에서 메모리 운용 방법에 있어서,
    MAP 디코더에서 버스트별 길이 및 버스트 개수를 데이터 수신 블록으로 직접 전달하는 과정과,
    상기 데이터 수신 블록은 수신한 버스트별 길이 및 버스트 개수를 이용하여 버스트 인덱스에 해당하는 버스트 디스크립터를 구성하여 엘맥(Low Medium Access Control : LMAC)에 전달하는 과정과,
    상기 엘맥은 현재 버스트에 포함된 MAC PDU의 저장 위치를 알려주는 필드에 MAC PDU를 저장하고, 데이터 수신 블록이 '0'으로 적어주고 버스트에 해당하는 MAC PDU 전송이 모두 완료되면 LMAC이 '1'로 업데이트 함으로써 유효 버스트 지시자(Valid Burst Indicator) 역할을 하는 필드를 '참'으로 설정하는 과정과,
    상기 데이터 수신 블록이 상기 버스트별로 'F' 필드가 '참'으로 설정되어 있는가를 판단하는 과정과,
    상기 버스트별로 'F' 필드가 '참'으로 설정된 경우, 상기 데이터 수신 블록은 상위단에 MAC PDU를 전달하고, 'F'필드를 '거짓'으로 설정함을 특징으로 하는 이동통신 시스템에서 메모리 운용 방법.
KR1020060000722A 2006-01-03 2006-01-03 이동통신 시스템에서 메모리 제어 방법 KR100810338B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060000722A KR100810338B1 (ko) 2006-01-03 2006-01-03 이동통신 시스템에서 메모리 제어 방법
US11/649,181 US7587529B2 (en) 2006-01-03 2007-01-03 Method for controlling memory in mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000722A KR100810338B1 (ko) 2006-01-03 2006-01-03 이동통신 시스템에서 메모리 제어 방법

Publications (2)

Publication Number Publication Date
KR20070073153A true KR20070073153A (ko) 2007-07-10
KR100810338B1 KR100810338B1 (ko) 2008-03-07

Family

ID=38323472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000722A KR100810338B1 (ko) 2006-01-03 2006-01-03 이동통신 시스템에서 메모리 제어 방법

Country Status (2)

Country Link
US (1) US7587529B2 (ko)
KR (1) KR100810338B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150339259A1 (en) * 2012-08-07 2015-11-26 Nokia Corporation Access control for wireless memory

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165224B2 (en) 2007-03-22 2012-04-24 Research In Motion Limited Device and method for improved lost frame concealment
US8015470B2 (en) * 2007-07-18 2011-09-06 Freescale Semiconductor, Inc. Apparatus and method for decoding bursts of coded information
US8165096B2 (en) * 2008-05-19 2012-04-24 Qualcomm Incorporated Methods and systems of improved success rate for decoding downlink map and uplink map IES in mobile WIMAX mobile
US20140198705A1 (en) * 2013-01-11 2014-07-17 Broadcom Corporation Orthogonal frequency division multiple access (OFDMA) and duplication signaling within wireless communications
US9774378B2 (en) * 2011-04-24 2017-09-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Preamble design within wireless communications

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960344A (en) * 1993-12-20 1999-09-28 Norand Corporation Local area network having multiple channel wireless access
US5457557A (en) * 1994-01-21 1995-10-10 Ortel Corporation Low cost optical fiber RF signal distribution system
US7173922B2 (en) * 2000-03-17 2007-02-06 Symbol Technologies, Inc. Multiple wireless local area networks occupying overlapping physical spaces
KR100405656B1 (ko) * 2001-04-09 2003-11-14 엘지전자 주식회사 영상통신 단말기의 계층적 메모리 액세스 제어장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150339259A1 (en) * 2012-08-07 2015-11-26 Nokia Corporation Access control for wireless memory
US9798695B2 (en) * 2012-08-07 2017-10-24 Nokia Technologies Oy Access control for wireless memory

Also Published As

Publication number Publication date
US20070180162A1 (en) 2007-08-02
US7587529B2 (en) 2009-09-08
KR100810338B1 (ko) 2008-03-07

Similar Documents

Publication Publication Date Title
KR100584336B1 (ko) 광대역 무선 접속 통신 시스템에서 연결 식별자 할당시스템 및 방법
KR100770865B1 (ko) 통신 시스템에서 데이터 송수신 방법
EP1723735B1 (en) Method and apparatus for constructing map ie using reduced cid in broadband ofdma systems
US7903721B2 (en) Allocation of control channel for radio resource assignment in wireless communication systems
US8331272B2 (en) Aggregation of resources over multiple frames in a TDD communication system
US20070053320A1 (en) Unified entry format for common control signalling
JP2013176072A (ja) 無線通信システムの制御チャネルにおける、無線リソース割当方法のための装置
KR20080102026A (ko) 무선 통신 시스템에서 공통 제어 정보 송수신 시스템 및방법
KR20110030442A (ko) 원격통신망에서의 시그널링 리소스 할당
KR20080015983A (ko) 광대역 무선접속 시스템에서 프레임 통신 장치 및 방법
KR100810338B1 (ko) 이동통신 시스템에서 메모리 제어 방법
KR20050075240A (ko) 광 대역 무선 접속 통신 시스템의 제어 메시지 전송 프레임 생성 및 전송방법
KR20090008848A (ko) 광대역 무선접속 시스템의 서킷모드 자원할당 장치 및 방법
KR101455781B1 (ko) 무선 이동 통신 시스템에서 map 송수신방법 그리고 그 시스템
CN112887074B (zh) 信息发送方法、装置、终端、接入网设备及系统
KR20120039847A (ko) 통신 시스템에서 동적으로 자원을 할당하기 위한 장치 및 방법
US11196599B2 (en) System and method for per frame overhead reduction in air interface for OFDMA systems
JP5062256B2 (ja) 無線通信システムにおける制御情報送信及び受信方法と，これを用いる無線基地局及び無線端末
KR20050091593A (ko) 광대역 직교 주파수 다중화 접속 시스템에서의 이동단말을 위한 회선 스트림 정보 요소 구성 방법
CN107889245B (zh) 无线通信的方法和设备
KR101658241B1 (ko) 통신 시스템에서 자원 할당 정보 송수신 장치 및 방법
CN115211188A (zh) 终端

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170125

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee