KR20070071701A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20070071701A
KR20070071701A KR1020050135391A KR20050135391A KR20070071701A KR 20070071701 A KR20070071701 A KR 20070071701A KR 1020050135391 A KR1020050135391 A KR 1020050135391A KR 20050135391 A KR20050135391 A KR 20050135391A KR 20070071701 A KR20070071701 A KR 20070071701A
Authority
KR
South Korea
Prior art keywords
frame rate
data
bits
frame
pixels
Prior art date
Application number
KR1020050135391A
Other languages
English (en)
Other versions
KR101311668B1 (ko
Inventor
이상훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050135391A priority Critical patent/KR101311668B1/ko
Publication of KR20070071701A publication Critical patent/KR20070071701A/ko
Application granted granted Critical
Publication of KR101311668B1 publication Critical patent/KR101311668B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

구동방식에 따라 서로 상이한 프레임 레이트 제어방식을 구비한 액정표시장치가 개시된다.
본 발명에 따른 액정표시장치는 적어도 하나 이상의 인버전 구동방식에 따른 제어신호를 생성하는 타이밍 컨트롤러와, 각각의 프레임 레이트 제어를 수행하는 복수의 프레임 레이트 제어부와, 상기 프레임 레이트 제어된 데이터를 공급하는 데이터 드라이버를 포함하고, 상기 제어신호에 따라 상기 복수의 프레임 레이트 제어부 중 적어도 하나가 선택되는 것을 특징으로 한다.
프레임 레이트 제어(FRC), 인버젼

Description

액정표시장치{Liquid crystal display device}
도 1은 n이 4이고, d가 2인 경우의 프레임 레이트 제어를 설명하는 도면.
도 2는 1 도트 인버젼 방식의 4×2 화소블록에서 프레임 레이트 제어 방식을 나타낸 도면.
도 3은 2 도트 인버젼 방식의 4×2 화소블록에서 프레임 레이트 제어방식을 나타낸 도면.
도 4는 본 발명에 따른 액정표시장치를 나타낸 도면.
도 5a 및 도 5b는 1 도트 인버젼 방식에 의해 픽셀들에 공급된 데이터신호들의 극성을 도시하는 도면.
도 6a 및 도 6b는 2 도트 인버젼 방식에 의해 픽셀들에 공급된 데이터신호들의 극성을 도시하는 도면.
도 7은 본 발명에 따라 4×2 화소블록에서 제 1 프레임 레이트 제어 방식을 적용한 1 도트 인버젼 방식을 나타낸 도면.
도 8은 본 발명에 따라 4×2 화소블록에서 제 2 프레임 레이트 제어 방식을 적용한 2 도트 인버젼 방식을 나타낸 도면.
<도면의 주요부분에 대한 간단한 설명>
102:액정패널 104:게이트 드라이버
106:데이터 드라이버 108:타이밍 컨트롤러
110a:제 1 프레임 레이트 제어부 110b:제 2 프레임 레이트 제어부
본 발명은 액정표시장치에 관한 것으로, 특히 구동방식에 따른 서로 상이한 프레임 레이트 제어 방식을 갖는 액정표시장치에 관한 것이다.
최근, 퍼스널 컴퓨터(personal computer)나 텔레비전 등의 경량화, 박형화에 따라 표시 장치 분야에도 경량화, 박형화가 요구되고 있으며, 이러한 요구를 충족시키기 위하여 음극선관(CRT) 대신에 액정표시장치와 같은 평판표시장치가 개발되어 다양한 분야에서 실용화 되고 있다.
상기 액정표시장치는 외부의 시스템으로부터 n 비트의 RGB 데이터가 입력된다. 상기 RGB 데이터는 평판표시장치의 타이밍 컨트롤러에서 데이터 포맷이 변환된 후 구동 드라이버에서 상기 RGB 데이터에 상응하는 아날로그 계조전압이 선택되고, 상기 선택된 계조전압이 패널에 인가됨으로써 소정의 화상이 표시된다.
일반적으로, 상기 시스템에서 타이밍 컨트롤러로 입력되는 RGB 데이터의 비트수와 상기 구동 드라이버에서 처리 가능한 비트수는 동일하다. 현재 출시되어 있는 평판표시장치 중 액정표시장치에서는 n=8 비트인 제품이 보편적이다.
그런데 상기 8 비트의 RGB 데이터를 처리할 수 있는 구동 드라이버는 고가이므로, 그보다 낮은 비트 처리 능력을 갖는 구동 드라이버로에 의해 제품의 단가가 상당히 낮아질 수 있다. 이러한 기술적 필요에 따라 제안된 방법이 프레임 레이트 제어(FRC:Frame Rate Control)이다.
상기 프레임 레이트 제어(FRC) 방식은 입력된 n 비트의 RGB 데이터 중에서 구동 드라이버에서 처리 가능한 비트수인 (n-d)비트만을 이용하여 표시가 가능하도록 RGB 데이터를 프레임별로 재구성하는 방법이다.
여기서 d는 정수이며 입력 RGB 데이터의 하위 소정 비트수를 의미한다. 연속하는
Figure 112005078442497-PAT00001
개의 프레임 동안, 각 프레임에서 RGB 데이터의 하위 d 비트를 이용하여 RGB 데이터의 (n-d)비트가 나타내는 계조값 'X'와 상기 X의 상위 계조인 X+1의 프레임별 발생 빈도가 조정되도록 프레임 데이터를 변환시킨다.
프레임 내의 소정 화소단위, 예를 들어 4*2의 화소단위로도 상기 두 계조 X와 X+1의 프레임별 발생 빈도가 공간적으로 조정되도록 배치됨으로써, 시간적 공간적 화면 표시를 평균하였을때 n 비트의 RGB 데이터에 의해 표시가 이루어지는 것처럼 인식될 수 있다. 즉, 계조 X와 X+1 사이에
Figure 112005078442497-PAT00002
개의 계조를 추가로 표시할 수 있으며, 이것은 (n-d) 비트의 R, G, B 데이터에 d 비트를 추가하여 n 비트 RGB 데이터에 의해 표시가 이루어지는 것과 동일한 효과를 얻는다.
도 1은 n이 4이고, d가 2인 경우의 프레임 레이트 제어 방식을 설명하는 도면이다.
도 1에 도시된 바와 같이, 하위 2 비트의 4가지 상태는 각각 두계조 X와 X+1 사이의 4가지 계조를 나타내며, 00은 X, 01은 X+1/4(25%), 10은 X+1/2(50%), 11은 X+3/4(75%)의 계조를 각각 나타낸다. 상기 프레임 레이트 제어방법은 입력된 4 비트를 4 프레임 동안 2 비트씩 순차적으로 표시하여 상기 입력된 4 비트를 구현한다.
예를 들어, 0000이라는 4비트의 데이터가 입력되면, 제 1 내지 제 4 프레임 동안 00이라는 2 비트의 데이터가 출력된다. 또한, 0111이라는 4비트의 데이터가 입력되면, 제 1 프레임에서는 01이라는 데이터가 출력되고, 제 2 내지 제 4 프레임에서는 10이라는 2 비트의 데이터가 출력된다.
이와 같은 프레임 레이트 제어(FRC) 방식은 액정표시장치에서 사용되는데, 상기 액정표시장치의 구동방식과는 무관하게 동일하게 사용되고 있다. 상기 액정표시장치가 1 도트 인버젼 방식으로 구동되거나 2 도트 인버젼 방식으로 구동되어도 동일한 프레임 레이트 제어(FRC) 방식이 사용된다.
상기 1 도트 인버젼 방식과 2 도트 인버젼 방식은 널리 공지된 기술이므로 이에 대한 상세한 설명은 생략하기로 한다.
도 2는 1 도트 인버젼 방식의 4×2 화소블록에서 프레임 레이트 제어 방식을 나타낸 도면이다.
도 2에 도시된 바와 같이, 4 프레임동안에 하위 2비트의 상태에 따라 4×2 화소블록에서의 표시상태가 나타내어져 있다. 상기 화소블록에서 빗금치지 않는 화소는 RGB 데이터의 상위 6비트가 나타내는 계조값이며, 빗금친 화소는 상기 6비트가 나타내는 계조값에 "1"을 더한값 즉, 바로 상위 계조의 값이다. 4×2 화소 블록에서 "o"은 홀수번째 행을 나타내고, "e"는 짝수번째 행을 나타낸다.
1 도트 인버젼 방식은 인접하는 픽셀들 모두와 상반된 극성의 데이터 신호가 공급되게 하고 프레임 마다 상기 데이터 신호의 극성이 반전되게 한다.
하위 2비트의 4가지 상태는 각각 두 계조 "X"와 "X+1" 사이의 4가지 계조를 나타낸 것으로 "00"은 "X", "01"은 "X+25%", "10"은 "X+50%", "11"은 "X+75%"의 계조값을 각각 나타낸다. 즉, 하위 2비트가 "00" 이면 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소블록에서 계조 "X" 가 모든 화소에서 발생하도록 데이터가 구성된다.
하위 2 비트가 "01" 이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 하위 2 비트가 "10" 이면 공간적인 관점에서 볼 때 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 4개의 화소에서 발생하도록 데이터가 구성된다.
하위 2 비트가 "11"이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 6개의 화소에서 발생하도록 데이터가 구성된다.
도 3은 2 도트 인버젼 방식의 4×2 화소블록에서 프레임 레이트 제어방식을 나타낸 도면이다.
위에서 설명한 부분과 동일한 부분은 생략하기로 한다.
도 3에 도시된 바와같이, 상기 2 도트 인버젼 구동방식은 2라인 단위로 수직 방향으로 인접하는 화소들 모두와 상반된 극성의 데이터 신호가 공급되게 되고 프레임마다 상기 데이터 신호의 극성이 반전되게 한다.
하위 비트가 "01" 이면 상기 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 이는 1 도트 인버젼 구동방식과 동일하다. 상기 화소로 공급되는 데이터 신호의 극성은 1 도트 인버젼 구동방식과 상이하다.
이때, 제 1 및 제 2 프레임에서 밝은 계조 "X+1"가 표현되는 화소에 공급된 데이터신호의 극성은 부극성(-)이고, 제 3 및 제 4 프레임에서 밝은 계조 "X+1" 가 표현되는 화소에 공급된 데이터 신호의 극성은 정극성(+)이다. 하위 비트가 "01" 일때 밝은 계조 "X+1" 가 표현되는 화소에 공급되는 데이터 신호의 극성은 2 프레임마다 반전된다.
결국, 2 프레임마다 밝은 계조 "X+1"가 표현되는 화소에 공급되는 데이터 신호의 극성이 반전되어 깜빡깜빡 거리는 플리커가 발생하게 되어 화질이 저하된다.
또한, 하위 비트가 "11" 이면 상기 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"가 항상 6개의 화소에서 발생하고 계조 "X"가 항상 2개의 화소에서 발생하도록 데이터가 구성된다.
이때, 제 1 및 제 2 프레임에서 어두운 계조 "X" 가 표현되는 화소에 공급된 데이터 신호의 극성은 부극성(-)이고, 제 3 및 제 4 프레임에서 어두운 계조 "X"가 표현되는 화소에 공급된 데이터 신호의 극성은 정극성(+)이다. 하위 비트가 "11" 일때 어두운 계조 "X"가 표현되는 화소에 공급되는 데이터 신호의 극성은 2 프레임마다 반전된다.
결국, 상기 프레임 레이트 제어방식을 2 도트 인버젼 방식으로 구동되는 액정표시장치에 적용하게 되면 하위 비트가 "01", "11"일 때 2 프레임마다 밝은 계조 "X+1"와 어두운 계조 "X"가 표현되는 화소에 공급된 데이터 신호의 극성이 반전되어 깜빡깜빡 거리는 플리커가 발생하게 되어 화질이 저하된다.
본 발명은 구동방식마다 각각 상이한 프레임 레이트 제어방식을 구비한 액정표시장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 적어도 하나 이상의 인버전 구동방식에 따른 제어신호를 생성하는 타이밍 컨트롤러와, 각각의 프레임 레이트 제어를 수행하는 복수의 프레임 레이트 제어부와, 상기 프레임 레이트 제어된 데이터를 공급하는 데이터 드라이버를 포함하고, 상기 제어신호에 따라 상기 복수의 프레임 레이트 제어부 중 적어도 하나가 선택되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
도 4는 본 발명에 따른 액정표시장치를 나타낸 도면이다.
도 4에 도시된 바와 같이, 본 발명의 액정표시장치는 화소영역을 정의하는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 배열된 액정패널(102)과, 상기 게이트라인(GL0 ~ GLn)을 구동하는 게이트 드라이버(104)와, 상기 데이터라인(DL1 ~ DLm)을 구동하는 데이터 드라이버(106)와, 상기 게이트 드라이버(104) 및 데이터 드라이버(106)를 제어하는 타이밍 컨트롤러(108)와, 상기 타이밍 컨트롤러(108)로부터 공급된 RGB 데이터 중 하위 2비트를 이용하여 상기 데이터 드라이버(106)를 제어하는 제 1 및 제 2 프레임 레이트 제어신호 생성부(110a, 110b)를 포 함한다.
상기 액정패널(102)에는 복수의 게이트라인(GL0 ~ GLn)과 데이터라인(DL1 ~ DLm)이 교차로 배열되고 그 교차부에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 상기 박막트랜지스터(TFT)가 턴-온(turn-on)될 때, 데이터 신호가 상기 데이터라인(DL1 ~ DLm)을 통해 상기 박막트랜지스터(TFT)와 전기적으로 연결된 화소전극(미도시)으로 공급된다.
상기 박막트랜지스터(TFT)는 상기 복수의 게이트라인(GL1 ~ GLn)과 전기적으로 연결되고 상기 복수의 게이트라인(GL1 ~ GLn)으로 스캔신호 즉, 게이트 하이 전압(VGH)이 공급되면 턴-온(turn-on)되고 게이트 로우 전압(VGL)이 공급되면 턴-오프(turn-off)된다.
상기 게이트 드라이버(104)는 상기 타이밍 컨트롤러(108)로부터 생성된 게이트 제어신호에 따라 스캔신호 즉, 게이트 하이 전압(VGH)을 상기 게이트라인(GL0 ~ GLn)으로 공급하여 상기 박막트랜지스터(TFT)의 턴-온/오프(turn-on/off)를 제어한다.
상기 데이터 드라이버(106)는 상기 타이밍 컨트롤러(108)로부터 생성된 데이터 제어신호에 따라 데이터 전압을 상기 데이터라인(DL1 ~DLm)으로 공급한다. 상기 데이터 드라이버(106)는 상기 제 1 및 제 2 프레임 레이트 제어부(110a, 110b)로부터 공급된 제어신호에 따라 구동방식을 결정하게 된다.
상기 타이밍 컨트롤러(108)는 도시되지 않은 시스템으로부터 공급된 수직/수평동기신호(Vsync/Hsync) 및 데이터 이네이블(DE) 신호를 이용하여 상기 게이트 드 라이버(104)를 제어하는 게이트 제어신호와 상기 데이터 드라이버(106)를 제어하는 데이터 제어신호를 생성한다.
또한, 상기 타이밍 컨트롤러(108)는 상기 시스템으로부터 8비트의 RGB 데이터를 공급받아서 1 라인분씩 상기 RGB 데이터를 정렬하여 상기 데이터 드라이버(106)로 공급한다. 상기 타이밍 컨트롤러(108)는 상기 데이터 드라이버(106)의 구동방식을 결정한다. 상기 타이밍 컨트롤러(108)는 상기 제 1 및 제 2 프레임 레이트 제어부(110a, 110b)를 선택하여 상기 데이터 드라이버(106)의 구동방식을 결정하게 된다.
특히, 외부에서 1 도트 인버젼 구동방식을 선택하면 상기 타이밍 컨트롤러(108)는 상기 제 1 프레임 레이트 제어부(110a)로 하이(High) 레벨의 제어신호를 공급하고 상기 제 2 프레임 레이트 제어부(110b)로 로우(Low) 레벨의 제어신호를 공급한다.
또한, 외부에서 2 도트 인버젼 구동방식을 선택하면 상기 타이밍 컨트롤러(108)는 상기 제 1 프레임 레이트 제어부(110a)로 로우(Low) 레벨의 제어신호를 공급하고 상기 제 2 프레임 레이트 제어부(110b)로 하이(High) 레벨의 제어신호를 공급한다.
상기 제 1 프레임 레이트 제어부(110a)로 하이(High) 레벨의 제어신호가 공급되면, 상기 제 1 프레임 레이트 제어부(110a)는 상기 데이터 드라이버(106)에 제 1 프레임 레이트 제어방식을 적용하여 상기 데이터 드라이버(106)의 출력을 제어한다.
상기 제 1 프레임 레이트 제어부(110a)에는 제 1 프레임 레이트 제어방식에 해당하는 알고리즘이 저장되어 있는데 상기 제 1 프레임 레이트 제어방식 알고리즘에 따라 상기 데이터 드라이버(106)의 데이터 신호의 출력이 결정된다.
상기 제 1 프레임 레이트 제어방식 알고리즘은 종래의 액정표시장치에서 사용되는 프레임 레이트 제어방식과 동일하다. 본 발명에서 상기 제 1 프레임 레이트 제어방식은 상기 1 도트 인버젼 방식 뿐만아니라 2 도트 인버젼 방식을 제외한 구동방식에서 적용된다.
상기 제 2 프레임 레이트 제어부(110b)로 로우(Low) 레벨의 제어신호가 공급되면 상기 제 2 프레임 레이트 제어부(110b)는 상기 데이터 드라이버(106)에 제 2 프레임 레이트 제어방식을 적용하여 상기 데이터 드라이버(106)의 출력을 제어한다.
상기 제 2 프레임 레이트 제어부(110b)에는 제 2 프레임 레이트 제어방식에 해당하는 알고리즘이 저장되어 있는데 상기 제 2 프레임 레이트 제어방식 알고리즘에 따라 상기 데이터 드라이버(106)의 데이터 신호의 출력이 결정된다. 상기 제 2 프레임 레이트 제어방식 알고리즘은 상기 제 1 프레임 레이트 제어방식 알고리즘과 서로 상이하다.
참고로, 상기 1 도트 인버젼 방식과 2 도트 인버젼 방식은 다음과 같다.
상기 1 도트 인버젼 방식은 도 5a 및 도 5b에 도시된 바와 같이, 픽셀들 각각에 수평 및 수직방향으로 인접하는 픽셀들 모두와 상반된 극성의 데이터 신호가 공급되게 하고 프레임 마다 상기 데이터 신호의 극성이 반전되게 한다.
다시 말하여 1 도트 인버젼 방식에서는 기수번째 프레임의 데이터 신호가 표시될 경우에 도 5a에서와 같이 좌측상단의 픽셀로부터 우측의 픽셀로 진행함에 따라 그리고 아래측의 픽셀들로 진행함에 따라 정극성(+) 및 부극성(-)이 번갈아 나타나게끔 상기 데이터 신호들이 상기 픽셀에 각각 공급된다.
우수번째 프레임의 데이터 신호가 표시될 경우에는 도 5b에서와 같이 좌측상단의 픽셀로부터 우측의 픽셀로 진행함에 따라 그리고 아래측의 픽셀들로 진행함에 따라 부극성(-) 및 정극성(+)이 번갈아 나타나게 끔 데이터 신호들이 픽셀들에 각각 공급된다.
상기 2 도트 인버젼 방식은 도 6a 및 도 6b에 도시된 바와 같이, 픽셀들 각각에 2 라인 단위로 수평 및 수직 방향으로 인접하는 픽셀들 모두와 상반된 극성의 데이터 신호가 공급되게 하고 프레임마다 상기 데이터 신호의 극성이 반전되게 한다.
도 7은 본 발명에 따라 4×2 화소블록에서 제 1 프레임 레이트 제어 방식을 적용한 1 도트 인버젼 방식을 나타낸 도면이다.
도 7에 도시된 바와 같이, 4 프레임동안에 하위 2비트의 상태에 따라 4×2 화소블록에서의 표시상태가 나타내어져 있다. 상기 화소블록에서 빗금치지 않는 화소는 RGB 데이터의 상위 6비트가 나타내는 계조값이며, 빗금친 화소는 상기 6비트가 나타내는 계조값에 "1"을 더한값 즉, 바로 상위 계조의 값이다. 4×2 화소 블록에서 "o"은 홀수번째 행을 나타내고, "e"는 짝수번째 행을 나타낸다.
종래기술에서 설명한 바와 동일한 부분에 대한 상세한 설명은 생략하기로 한 다.
외부에서 1 도트 인버젼 방식이 선택되면 상기 타이밍 컨트롤러(108)는 제 1 프레임 레이트 제어부(110a)를 선택하여 상기 제 1 프레임 레이트 제어부(110a)에 저장된 제 1 프레임 레이트 제어방식의 알고리즘에 따라 상기 데이터 드라이버(106)의 출력을 제어하게 된다.
이로인해, 상기 데이터 드라이버(106)는 1 도트 인버젼 방식으로 구동되어 상기 4×2 화소 블록에 도시된 인접한 화소로 서로 상이한 극성의 데이터 신호를 공급한다.
도시되지 않은 시스템으로부터 상기 데이터 드라이버(106)로 공급된 RGB 데이터 중 하위 2 비트가 "01" 이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 상기 하위 2 비트가 "01" 인 경우 제 1 내지 제 4 프레임에서 밝은 계조 즉, "X+1" 가 표시되는 화소에 공급되는 데이터 신호의 극성은 서로 상이하다.
즉, 제 1 프레임에서 4×2 화소 블록에서 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 반전된다. 짝수행(e)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되면 홀수행(o)의 제 3 화소로 정극성(+)의 데이터 신호가 공급된다.
또한, 제 2 프레임에서 4×2 화소 블록의 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 반전된다. 홀수행(o)의 제 2 화소로 정극성(+)의 데이터 신호가 공급되고 짝수행(e)의 제 4 화소 로 부극성(-)의 데이터 신호가 공급된다.
제 3 및 제 4 프레임에서 4×2 화소 블록의 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2 개의 화소에 공급된 데이터 신호의 극성 역시 서로 상이하다.
제 1 내지 제 4 프레임 동안 4×2 화소 블록의 2개의 화소로 공급된 데이터 신호의 극성이 서로 상이하여 프레임 또는 필드간에 발생되는 플리커가 서로 상쇄된다.
하위 2 비트가 "11"이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 6개의 화소에서 발생하고 계조 "X"가 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 상기 하위 2 비트가 "11" 인 경우 제 1 내지 제 4 프레임에서 어두운 계조 즉, "X" 가 표시되는 화소에 공급되는 데이터 신호의 극성은 서로 상이하다.
즉, 제 1 프레임에서 4×2 화소 블록에서 2개의 화소에서 어두운 계조 "X"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 반전된다. 짝수행(e)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되면 홀수행(o)의 제 3 화소로 정극성(+)의 데이터 신호가 공급된다.
또한, 제 2 프레임에서 4×2 화소 블록의 2개의 화소에서 어두운 계조 "X"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 반전된다. 홀수행(o)의 제 2 화소로 정극성(+)의 데이터 신호가 공급되고 짝수행(e)의 제 4 화소로 부극성(-)의 데이터 신호가 공급된다.
제 3 및 제 4 프레임에서 4×2 화소 블록의 2개의 화소에서 어두운 계조 "X"가 발생되는데 상기 2 개의 화소에 공급된 데이터 신호의 극성 역시 서로 상이하다.
제 1 내지 제 4 프레임 동안 4×2 화소 블록의 2개의 화소로 공급된 데이터 신호의 극성이 서로 상이하여 프레임 또는 필드간에 발생되는 플리커가 서로 상쇄된다.
상기 제 1 프레임 레이트 제어방식에서 상기 하위 비트가 "01" 일 경우와 "11"인 경우는 서로 상이한 극성의 밝은 계조 "X+1", 어두운 계조 "X"의 데이터 신호를 상기 제 1 내지 제 4 프레임 동안 4×2 화소 블록의 동일 화소로 공급하게 된다.
이와 같이, 1 도트 인버젼 방식으로 구동되는 액정표시장치에서는 종래와 동일한 상기 제 1 프레임 레이트 제어방식을 적용해도 플리커와 같은 화질저하가 발생하지 않는다.
도 8은 본 발명에 따라 4×2 화소블록에서 제 2 프레임 레이트 제어 방식을 적용한 2 도트 인버젼 방식을 나타낸 도면이다.
도 8에 도시된 바와 같이, 4 프레임 동안에 하위 2비트의 상태에 따라 4×2 화소블록에서의 표시상태가 나타내어져 있다. 상기 화소블록에서 빗금치지 않는 화소는 RGB 데이터의 상위 6비트가 나타내는 계조값이며, 빗금친 화소는 상기 6비트가 나타내는 계조값에 "1"을 더한값 즉, 바로 상위 계조의 값이다. 4×2 화소 블록에서 "o"은 홀수번째 행을 나타내고, "e"는 짝수번째 행을 나타낸다.
외부에서 2 도트 인버젼 방식이 선택되면 상기 타이밍 컨트롤러(108)는 제 2 프레임 레이트 제어부(110b)를 선택하여 상기 제 2 프레임 레이트 제어부(110b)에 저장된 제 2 프레임 레이트 제어방식의 알고리즘에 따라 상기 데이터 드라이버(106)의 출력을 제어하게 된다.
이로인해, 상기 데이터 드라이버(106)는 2 도트 인버젼 방식으로 구동되어 상기 4×2 화소 블록에 도시된 각 화소에 2라인 단위로 수직방향으로 동일한 극성의 데이터 신호를 공급한다.
도시되지 않은 시스템으로부터 상기 데이터 드라이버(106)로 공급된 RGB 데이터 중 하위 2 비트가 "01" 이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 밝은 계조 "X+1"이 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 상기 하위 2 비트가 "01" 인 경우 제 1 내지 제 4 프레임에서 밝은 계조 즉, "X+1" 가 표시되는 화소에 공급되는 데이터 신호의 극성은 상기 제 1 프레임 레이트 제어방식과 마찬가지로 서로 상이하다.
상기 제 2 프레임 레이트 제어방식의 알고리즘은 상기 제 1 프레임 레이트 제어방식의 알고리즘과 상이하다. 상기 제 1 및 제 2 프레임 레이트 제어방식의 알고리즘은 상기 하위 2 비트에 따라 상기 4×2 화소 블록에 밝은 계조 "X+1"가 2개, 4개, 6개의 화소에서 발생되도록 하는 것은 서로 동일하지만, 상기 밝은 계조 "X+1"가 표시되는 화소영역의 위치는 서로 상이하다.
상기 제 2 프레임 레이트제어방식의 알고리즘에서 하위 비트가 "01" 인경우, 매 프레임에서 4×2 화소 블록에서 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 동일하다. 제 1 프레임에서 상기 4×2 화소 블록의 짝수행(e)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되고 홀수행(o)의 제 3 화소로 부극성(-)의 데이터 신호가 공급된다.
또한, 제 2 프레임에서 4×2 화소 블록의 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 상기 제 1 프레임과 마찬가지로 서로 동일하다. 홀수행(o)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되고 짝수행(e)의 제 3 화소로 부극성(-)의 데이터 신호가 공급된다.
제 3 및 제 4 프레임에서 4×2 화소 블록의 2개의 화소에서 밝은 계조 "X+1"가 발생되는데 상기 2 개의 화소에 공급된 데이터 신호의 극성 역시 서로 동일하다.
상기 제 1 내지 제 4 프레임 동안 상기 4×2 화소 블록의 2개의 화소로 공급된 데이터 신호의 극성이 서로 동일하여 종래의 2 도트 인버젼 구동방식에서 발생한 2 프레임 마다 상기 2개의 화소로 공급된 데이터 신호의 극성이 서로 상이하여 발생하는 플리커 현상이 극복될 수 있다.
상기 제 2 프레임 레이트 제어방식의 알고리즘에서 하위 2 비트가 "11"이면, 공간적인 관점에서 볼 때, 8개의 화소를 갖는 4×2 화소 블록에서 계조 "X+1"이 항상 6개의 화소에서 발생하고 계조 "X"가 항상 2개의 화소에서 발생하도록 데이터가 구성된다. 상기 하위 2 비트가 "11" 인 경우 제 1 내지 제 4 프레임에서 어두운 계조 즉, "X" 가 표시되는 화소에 공급되는 데이터 신호의 극성은 서로 동일하다.
제 1 프레임에서 4×2 화소 블록에서 2개의 화소에서 어두운 계조 "X"가 발 생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 서로 동일하다. 짝수행(e)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되고 홀수행(o)의 제 3 화소로 부극성(-)의 데이터 신호가 공급된다.
제 2 프레임에서 4×2 화소 블록의 2개의 화소에서 어두운 계조 "X"가 발생되는데 상기 2개의 화소에 공급된 데이터 신호의 극성은 상기 제 1 프레임과 마찬가지로 서로 동일하다. 홀수행(o)의 제 1 화소로 부극성(-)의 데이터 신호가 공급되고 짝수행(e)의 제 3 화소로 부극성(-)의 데이터 신호가 공급된다.
제 3 및 제 4 프레임에서 4×2 화소 블록의 2개의 화소에서 어두운 계조 "X"가 발생되는데 상기 2 개의 화소에 공급된 데이터 신호의 극성 역시 서로 동일하다.
상기 제 1 내지 제 4 프레임 동안 상기 4×2 화소 블록의 2개의 화소로 공급된 데이터 신호의 극성이 서로 동일하여 종래의 2 도트 인버젼 구동방식에서 발생한 2 프레임 마다 상기 2개의 화소로 공급된 데이터 신호의 극성이 서로 상이하여 발생하는 플리커 현상이 극복될 수 있다.
종래의 1 도트 및 2 도트 인버젼 방식으로 구동되는 액정표시장치는 서로 동일한 프레임 레이트 제어방식을 적용하여 데이터 드라이버의 출력을 제어하게 된다. 이 과정에서 상기 액정표시장치가 2 도트 인버젼 방식으로 구동되는 경우, 상기 1 도트 인버젼 방식과 동일한 프레임 레이트 제어방식을 적용하게 되면 2 프레임마다 깜빡깜빡 거리는 플리커 현상이 발생하게 된다.
위에서 언급한 바와 같이, 본 발명에 따른 액정표시장치는 2 도트 인버젼 구 동방식과 상기 2 도트 인버젼 구동방식을 제외한 구동방식에서 프레임 레이트 제어방식을 서로 다르게 적용함으로써 종래의 2 도트 인버젼 방식으로 구동되는 액정표시장치에서 발생한 플리커와 같은 화질저하를 방지하여 화질을 향상시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 따른 액정표시장치는 액정표시장치의 구동방식에 따라 서로 상이한 프레임 레이트 제어방식을 적용함으로써, 종래의 액정표시장치에서 발생한 플리커와 같은 화질저하를 방지하고 화질을 향상시킬 수 있다.

Claims (7)

  1. 적어도 하나 이상의 인버전 구동방식에 따른 제어신호를 생성하는 타이밍 컨트롤러;
    각각의 프레임 레이트 제어를 수행하는 복수의 프레임 레이트 제어부;
    상기 프레임 레이트 제어된 데이터를 공급하는 데이터 드라이버를 포함하고,
    상기 제어신호에 따라 상기 복수의 프레임 레이트 제어부 중 적어도 하나가 선택되는 것을 특징으로 하는 액정표시장치.
  2. 제 1항에 있어서,
    상기 각 프레임 레이트 제어부는 각 프레임 레이트 제어방식에 따라 구동되는 것을 특징으로 하는 액정표시장치.
  3. 제 1항에 있어서,
    상기 각 프레임 레이트 제어부는 제 1 및 제 2 프레임 레이트 제어부를 포함하고, 상기 제 1 및 제 2 프레임 레이트 제어부는 프레임 레이트 제어 방식이 상이한 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 제 1 프레임 레이트 제어부는 1 도트, 라인 인버전, 컬럼 인버전, 프레 임 인버전 각각에 대한 제 1 프레임 레이트를 제어하는 것을 특징으로 하는 액정표시장치.
  5. 제 3항에 있어서,
    상기 제 2 프레임 레이트 제어부는 2 도트 인버전에 대한 제 2 프레임 레이트를 제어하는 것을 특징으로 하는 액정표시장치.
  6. 제 3항에 있어서,
    상기 제 1 및 제 2 프레임 레이트 제어부는 외부로부터 공급된 n 비트의 데이터 중 최하위 2비트의 데이터를 이용하여 프레임 레이트 제어를 하는 것을 특징으로 하는 액정표시장치.
  7. 제 6항에 있어서,
    상기 제 1 및 제 2 프레임 레이트 제어는,
    상기 최하위 2비트가 01인 경우, 1×4화소블록 단위로 상기 n-2 비트의 데이터에 1을 더한 데이터를 매 프레임에 한개씩 표현하고, 상기 최하위 2비트가 10인 경우, 1×4화소블록 단위로 상기 n-2 비트의 데이터에 1을 더한 데이터를 매 프레임에 두개씩 표현하고, 상기 최하위 2비트가 11인 경우, 1×4화소블록 단위로 상기 n-2 비트의 데이터에 1을 더한 데이터를 매 프레임에 3개씩 표현하는 것을 특징으로 하는 액정표시장치.
KR1020050135391A 2005-12-30 2005-12-30 액정표시장치 KR101311668B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050135391A KR101311668B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135391A KR101311668B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070071701A true KR20070071701A (ko) 2007-07-04
KR101311668B1 KR101311668B1 (ko) 2013-09-25

Family

ID=38506807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135391A KR101311668B1 (ko) 2005-12-30 2005-12-30 액정표시장치

Country Status (1)

Country Link
KR (1) KR101311668B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940241B2 (en) 2008-06-25 2011-05-10 Samsung Electronics Co., Ltd. Display apparatus with frame rate controllers generating motion interpolated intermediate image based on image information from adjacent frame rate controller

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068876A (ko) * 2021-11-11 2023-05-18 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1152919A (ja) * 1997-07-31 1999-02-26 Matsushita Electric Ind Co Ltd 単純マトリクス型液晶表示装置
KR100956343B1 (ko) * 2003-07-29 2010-05-06 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20050061799A (ko) * 2003-12-18 2005-06-23 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR100997978B1 (ko) * 2004-02-25 2010-12-02 삼성전자주식회사 액정 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7940241B2 (en) 2008-06-25 2011-05-10 Samsung Electronics Co., Ltd. Display apparatus with frame rate controllers generating motion interpolated intermediate image based on image information from adjacent frame rate controller
US8648788B2 (en) 2008-06-25 2014-02-11 Samsung Display Co., Ltd. Display apparatus with motion compensator for plural image display areas based on total image data

Also Published As

Publication number Publication date
KR101311668B1 (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5373372B2 (ja) 液晶表示装置の駆動装置及びその駆動方法
KR101286532B1 (ko) 액정 표시장치와 그 구동방법
KR101197055B1 (ko) 표시 장치의 구동 장치
US9704428B2 (en) Display device and display method
KR102070218B1 (ko) 표시 장치 및 그 구동 방법
US9978302B2 (en) Liquid crystal display
KR20080054190A (ko) 표시장치 및 이의 구동방법
KR20140108957A (ko) 액정 표시 장치 및 영상 신호 처리 방법
KR20040021966A (ko) 액정표시장치의 신호구동회로 및 구동방법
KR20190043670A (ko) 저속 구동 모드로 영상을 출력하는 방법 및 이를 구현하는 표시장치
CN113284470A (zh) 一种公共电压补偿方法及液晶显示装置
KR101746616B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070099800A (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR102198250B1 (ko) 표시 장치 및 그것의 구동 방법
KR101252841B1 (ko) 데이터 변환 장치, 그 방법 및 이를 구비한 액정표시장치
KR101213802B1 (ko) 액정표시장치 및 그 구동방법
US8830255B2 (en) Display device and method for driving display device
KR101311668B1 (ko) 액정표시장치
KR101365896B1 (ko) 액정표시장치 및 그의 구동방법
KR20170008351A (ko) 표시 장치 및 그 구동 방법
KR20080079948A (ko) 수직 2 도트 ｚ-인버젼 방식의 액정표시장치
JP2003005695A (ja) 表示装置および多階調表示方法
KR100956343B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20070098124A (ko) 액정표시장치의 구동회로 및 이의 구동방법
KR20160094513A (ko) 표시장치용 표시패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7