KR20070071380A - Thin film transistor substrate - Google Patents

Thin film transistor substrate Download PDF

Info

Publication number
KR20070071380A
KR20070071380A KR1020050134762A KR20050134762A KR20070071380A KR 20070071380 A KR20070071380 A KR 20070071380A KR 1020050134762 A KR1020050134762 A KR 1020050134762A KR 20050134762 A KR20050134762 A KR 20050134762A KR 20070071380 A KR20070071380 A KR 20070071380A
Authority
KR
South Korea
Prior art keywords
pad
signal
substrate
thin film
film transistor
Prior art date
Application number
KR1020050134762A
Other languages
Korean (ko)
Inventor
최성영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050134762A priority Critical patent/KR20070071380A/en
Publication of KR20070071380A publication Critical patent/KR20070071380A/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

A thin film transistor substrate is provided to prevent the erosion of a pad due to static electricity, by forming an end portion of the pad in a round shape so as to effectively distribute the static electricity. A signal line(118) is formed on a substrate. A signal pad(110) is disposed in a peripheral part of the substrate, and extended from the signal line. A surface of the signal pad, which is adjacent to the peripheral part of the substrate, is formed in a round shape. The signal pad includes a body portion(112) connected to the signal line, and a round-shaped protruding portion(114) protruded from the body portion. The round-shaped protruding portion has a semi-circle shape. A diameter of the protruding portion is equal to a width of the body portion.

Description

박막 트랜지스터 기판{Thin Film Transistor Substrate}Thin Film Transistor Substrate

도 1a는 종래 액정 표시 패널의 FPC 패드를 나타내는 도면이며, 도 1b는 종래 액정 표시 패널의 쇼트 패드를 나타내는 도면.1A is a diagram showing an FPC pad of a conventional liquid crystal display panel, and FIG. 1B is a diagram showing a short pad of a conventional liquid crystal display panel.

도 2는 도 1a의 FPC 패드에서 발생하는 정전기 침식을 나타내는 사진 촬영 화면.FIG. 2 is a photographing screen showing electrostatic erosion occurring in the FPC pad of FIG. 1A. FIG.

도 3은 도 1b의 쇼트패드에서 발생하는 정전기 침식을 나타내는 사진 촬영 화면.3 is a photographing screen showing the electrostatic erosion occurring in the short pad of FIG.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터 기판을 나타내는 도면.4 illustrates a thin film transistor substrate according to an embodiment of the present invention.

도 5는 도 4의 FPC 패드 영역을 보다 상세히 나타내는 도면.5 illustrates the FPC pad region of FIG. 4 in more detail.

도 6은 도 4의 쇼트패드 영역을 보다 상세히 나타내는 도면.FIG. 6 illustrates the short pad region of FIG. 4 in more detail. FIG.

도 7a 및 도 7b는 패드의 끝단부 형태에 따라 정전기가 대전되는 현상을 개략적으로 나타내는 도면.7A and 7B schematically illustrate a phenomenon in which static electricity is charged according to the shape of the end portion of a pad.

< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>

58, 158 : TFT 72, 172 : 화소전극58, 158: TFT 72, 172: pixel electrode

74, 174 : 데이터 라인 82, 182 : 게이트 라인74, 174: data line 82, 182: gate line

10, 110 : FPC 패드 20, 120 : 쇼트패드10, 110: FPC pad 20, 120: short pad

130 : LOG 신호 라인 140 : 드라이브 IC130: LOG signal line 140: drive IC

본 발명은 박막 트랜지스터 기판에 관한 것으로, 특히 정전기 침식에 강한 패드를 가지는 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate, and more particularly to a thin film transistor substrate having a pad resistant to electrostatic erosion.

통상, 액정 표시 장치(Liquid Crystal Display; LCD)는 액정 패널에 매트릭스 형태로 배열된 액정셀들 각각이 비디오 신호에 따라 광투과율을 조절하게 함으로써 화상을 표시하게 된다. In general, a liquid crystal display (LCD) displays an image by allowing each of the liquid crystal cells arranged in a matrix form on a liquid crystal panel to adjust light transmittance according to a video signal.

이러한 액정 표시 장치는 액정을 사이에 두고 서로 대향하여 합착된 박막 트랜지스터 기판 및 칼러 필터 기판을 구비한다.The liquid crystal display includes a thin film transistor substrate and a color filter substrate which are bonded to each other with the liquid crystal interposed therebetween.

칼라 필터 기판에는 빛샘 방지를 위한 블랙 매트릭스와, 칼러 구현을 위한 칼러 필터, 화소 전극과 수직전계를 이루는 공통전극과, 각 구성 위에 액정 배향을 위해 도포된 상부 배향막을 포함하는 칼라 필터 어레이가 상부기판 상에 형성된다. The color filter substrate has a color filter array including a black matrix for preventing light leakage, a color filter for color implementation, a common electrode forming a vertical electric field with the pixel electrode, and an upper alignment layer coated for liquid crystal alignment on each component. Is formed on the phase.

박막 트랜지스터 기판에는 서로 교차되게 형성된 게이트라인 및 데이터라인과, 그들의 교차부에 형성된 박막트랜지스터와, 박막트랜지스터와 접속된 화소 전극과, 각 구성 위에 액정 배향을 위해 도포된 하부 배향막을 포함하는 박막트랜지스터 어레이가 하부기판 상에 형성된다. The thin film transistor substrate includes a thin film transistor array including a gate line and a data line formed to cross each other, a thin film transistor formed at an intersection thereof, a pixel electrode connected to the thin film transistor, and a lower alignment layer coated for liquid crystal alignment on each structure. Is formed on the lower substrate.

이러한 박막트랜지스터 기판에는 도 1a에 도시된 바와 같이 데이터 라인 및 게이트 라인에 각각 신호 및 전력을 공급하기 위하여 외부 인쇄회로기판과 FPC를 통하여 접속되는 영역인 FPC 패드(10)와, 도 1b에 도시된 바와 같이 공통전극에 공통전압(Vcom)을 공급하기 위한 쇼트패드(Short Pad)(20)가 각각 형성된다.The thin film transistor substrate includes an FPC pad 10, which is an area connected through an FPC and an external printed circuit board, to supply signals and power to data lines and gate lines, respectively, as shown in FIG. As described above, short pads 20 for supplying the common voltage Vcom to the common electrode are formed.

이와 같은 구조를 가지는 종래의 박막 트랜지스터 기판은 패널 구조상 FPC 패드(10)와 쇼트패드(20)가 기판의 외곽부에 및 모서리에 형성된다. 이에 따라, FPC 패드(10)와 쇼트패드(20)는 배향막 형성시 및 테스트 등을 진행하는 동안 발생하는 정전기의 유입통로 역할을 하게 된다. 이를 구체적으로 설명하면, 배향막 형성시에는 액정이 도포된 후, 액정의 배향을 위하여 러빙공정이 이루어지는 러빙공정시 롤러의 회전에 의한 롤러표면과 액정의 마찰로 인하여 대량의 정전기가 발생하게 되고, 이러한 정전기는 박막트랜지스터 기판의 외곽부에 각각 노출되어 형성된 FPC 패드(10) 및 쇼트패드(20)를 따라 내부 셀로 전이되는 것 뿐만 아니라 FPC 패드(10) 및 쇼트패드(20)를 정전기 침식현상을 발생시키게 된다. 또한, 박막트랜지스터 기판의 FPC 패드(10)와 쇼트패드(20)는 기판 합착이 이루어진 이후, 정상적인 구동 여부를 확인하기 위하여, 구동에 필요한 전력 및 신호 등을 공급할 수 있는 지그가 접촉되게 된다. 이때, 지그와 FPC 패드(10) 및 쇼트패드(20)가 접촉될 때 마찰에 의한 정전기가 발생하게 되며, 이러한 정전기는 셀 내부로 전이되는 것 뿐만 아니라 도 2 및 도 3에 도시된 바와 같이 FPC 패드(10) 및 쇼트패드(20)를 마모 시키거나 부식시키게 된다.In the conventional thin film transistor substrate having such a structure, the FPC pad 10 and the short pad 20 are formed on the outer side and the edge of the substrate in the panel structure. Accordingly, the FPC pad 10 and the short pad 20 serve as inflow paths of static electricity generated during the formation of the alignment layer and during the test. In detail, when the alignment layer is formed, a large amount of static electricity is generated due to friction between the roller surface and the liquid crystal due to the rotation of the roller during the rubbing process in which the rubbing process is performed for the alignment of the liquid crystal after the liquid crystal is applied. The static electricity is not only transferred to the inner cells along the FPC pad 10 and the short pad 20 formed by being exposed to the outer portion of the thin film transistor substrate, but also causes electrostatic erosion of the FPC pad 10 and the short pad 20. Let's go. In addition, after the bonding of the FPC pad 10 and the short pad 20 of the thin film transistor substrate is performed, a jig capable of supplying power and signals required for driving is contacted to check whether the driving is normal. At this time, when the jig and the FPC pad 10 and the short pad 20 are in contact with each other, static electricity is generated by friction, and the static electricity is not only transferred into the cell but also as shown in FIGS. 2 and 3. The pad 10 and the short pad 20 may be worn or corroded.

이러한 액정배향공정 및 테스트 공정 뿐만 아니라, 세척 공정 등 다양한 공 정을 위한 기판 이동시에도 대기와 마찰을 통하여 정전기가 발생하게 되며, 이러한 정전기는 FPC 패드(10) 및 쇼트패드(20)의 끝단을 침식시키게 되어, 결과적으로 회로불량을 발생하는 문제점이 있다.In addition to the liquid crystal alignment process and the test process, static electricity is generated through friction with the atmosphere even when the substrate is moved for various processes such as a cleaning process, and the static electricity erodes the ends of the FPC pad 10 and the short pad 20. As a result, there is a problem that a circuit failure occurs.

따라서, 본 발명의 기술적 과제는 정전기 침식에 강한 패드를 가지는 박막트랜지스터 기판을 제공하는데 있다.Accordingly, an aspect of the present invention is to provide a thin film transistor substrate having a pad resistant to electrostatic erosion.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 박막트랜지스터 기판은 기판 상에 형성되는 신호 라인과; 상기 신호라인으로부터 신장되어 상기 기판의 외곽부에 배치되며, 상기 기판의 외곽부와 인접하는 면이 라운드 형태로 형성된 신호 패드를 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, the thin film transistor substrate according to the present invention includes a signal line formed on the substrate; And a signal pad extending from the signal line and disposed at an outer portion of the substrate, and having a surface adjacent to the outer portion of the substrate in a round shape.

여기서, 상기 신호 패드는 상기 신호라인과 접속되는 몸체부와; 상기 몸체부로부터 돌출되는 라운드형태의 돌출부를 구비하는 것을 특징으로 한다.The signal pad may include a body part connected to the signal line; It characterized in that it comprises a round protrusion projecting from the body portion.

구체적으로, 상기 라운드형태의 돌출부는 반원형태인 것을 특징으로 한다.Specifically, the round protrusion is characterized in that the semi-circular shape.

한편, 상기 라운드 형태의 돌출부의 지름은 상기 몸체부의 폭과 동일한 것을 특징으로 한다.On the other hand, the diameter of the round protrusion is characterized in that the same as the width of the body portion.

그리고, 상기 신호 패드는 상기 기판 상에 부착되는 연성 인쇄 회로와 접속되는 연성 인쇄 회로용 패드인 것을 특징으로 한다.The signal pad may be a pad for a flexible printed circuit connected to a flexible printed circuit attached to the substrate.

이 때, 상기 연성 인쇄 회로는 상기 기판 상에 형성되어 상기 신호라인을 구동시키는 구동 회로부에 구동 신호를 공급하는 것을 특징으로 한다.At this time, the flexible printed circuit is formed on the substrate, characterized in that for supplying a driving signal to the driving circuit portion for driving the signal line.

한편 상기 박막트랜지스터 기판은 상기 기판 상에 형성되는 게이트 라인과; 상기 게이트 라인과 교차하여 화소 영역을 마련하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속되는 박막트랜지스터와; 상기 박막트랜지스터와 접속되도록 상기 화소 영역에 형성되는 화소 전극과; 상기 화소 전극과 전계를 이루는 공통 전극을 추가로 구비하는 것을 특징으로 한다.The thin film transistor substrate may include a gate line formed on the substrate; A data line crossing the gate line to provide a pixel area; A thin film transistor connected to the gate line and the data line; A pixel electrode formed in the pixel region so as to be connected to the thin film transistor; And a common electrode forming an electric field with the pixel electrode.

상기 신호 패드의 제1 실시 예는 상기 게이트 라인에 게이트 신호를 공급하기 위한 게이트 패드와; 상기 데이터 라인에 데이터 신호를 공급하기 위한 데이터 패드 중 적어도 어느 하나인 것을 특징으로 한다.A first embodiment of the signal pad includes a gate pad for supplying a gate signal to the gate line; And at least one of a data pad for supplying a data signal to the data line.

상기 신호 패드의 제2 실시 예는 상기 공통 전극에 공통 전압을 공급하기 위한 쇼트 패드인 것을 특징으로 한다.A second embodiment of the signal pad is characterized in that the short pad for supplying a common voltage to the common electrode.

상기 기술적 과제 외에 본 발명의 다른 기술적 과제 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other technical problems and advantages of the present invention in addition to the above technical problem will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

도 4는는 본 발명의 실시예에 따른 박막트랜지스터 기판을 도시한 단면도이다.4 is a cross-sectional view illustrating a thin film transistor substrate according to an exemplary embodiment of the present invention.

도 4를 참조하면, 본 발명의 실시예에 따른 박막트랜지스터 기판은 서로 교차되게 형성된 게이트라인(182) 및 데이터라인(174)과, 각 신호 라인(182, 174)의 교차부에 형성된 박막트랜지스터(158)와, 박막트랜지스터(158)와 접속된 화소 전극 (172)과, 각 구성 위에 액정 배향을 위해 도포된 하부 배향막을 포함하는 박막트랜지스터 어레이가 하부기판(121) 상에 형성된다. 또한, 박막트랜지스터 기판은 게이트 라인(182)에 공급되는 게이트 구동 신호 및 데이터 라인(174)에 공급되는 데이터 구동 신호를 공급하는 드라이브 IC(140)와, 드라이브 IC(140) 구동에 필요한 전력 공급과 외부와의 인터페이스를 위해 연성 인쇄 회로(Flexible Printed Circuit : FPC)가 접속되는 FPC 패드(110) 및 공통전극에 공통전압을 공급하기 위해 기판의 모서리 영역에 각각 형성되는 쇼트 패드(120)를 각각 구비한다.Referring to FIG. 4, a thin film transistor substrate according to an embodiment of the present invention includes a gate line 182 and a data line 174 formed to cross each other, and a thin film transistor formed at an intersection of each signal line 182 and 174. A thin film transistor array including a 158, a pixel electrode 172 connected to the thin film transistor 158, and a lower alignment film coated for liquid crystal alignment on each structure is formed on the lower substrate 121. In addition, the thin film transistor substrate includes a drive IC 140 for supplying a gate driving signal supplied to the gate line 182 and a data driving signal supplied to the data line 174, and a power supply for driving the drive IC 140. FPC pads 110 to which a flexible printed circuit (FPC) is connected to interface with the outside, and short pads 120 respectively formed at edge regions of the substrate to supply a common voltage to the common electrode are provided. do.

드라이브 IC(110)는 게이트 라인(182) 구동을 위해 필요한 게이트 구동 신호들과 데이터 라인(174) 구동을 위해 필요한 데이터 구동 신호를 각각 생성한다. 보다 상세히 하면, 드라이브 IC(110)는 게이트 구동 신호 즉, 게이트 하이전압 신호(VGH)를 게이트라인들(20)에 순차적으로 공급하며, 게이트 하이전압 신호(VGH)가 공급되는 기간을 제외한 나머지 기간에는 게이트 로우전압 신호(VGL)를 게이트라인들에 공급한다. 그리고, 드라이브 IC(110)는 데이터 구동 신호 즉, 디지털 신호인 화소데이터 신호를 아날로그 신호인 화소전압신호로 변환하여 액정패널 상의 데이터라인들(174)에 공급한다.The drive IC 110 generates gate driving signals necessary for driving the gate line 182 and data driving signals necessary for driving the data line 174, respectively. In more detail, the drive IC 110 sequentially supplies the gate driving signal, that is, the gate high voltage signal VGH to the gate lines 20, and the rest of the period except the period in which the gate high voltage signal VGH is supplied. The gate low voltage signal VGL is supplied to the gate lines. The drive IC 110 converts a data driving signal, that is, a pixel data signal, which is a digital signal, into a pixel voltage signal, which is an analog signal, and supplies the same to the data lines 174 on the liquid crystal panel.

FPC 패드(110)는 도 5에 도시된 바와 같이 기판과 마주보는 FPC 패드(110)의 끝단부가 라운드형태로 형성된다. 이를 구체적으로 설명하면, FPC 패드(110)는 드라이브 IC(110)와 연결된 회로 배선으로부터 신장되는 신호라인으로부터 신장되는 제 1 몸체부(112), 제 1 몸체부(112)의 끝단에서 제 1 몸체부(112)로부터 원형의 형상을 가지며 돌출되는 제 1 원형돌출부(114)를 구비한다. 이 제 1 원형 돌출부 (114)는 제 1 몸체부(112)와 연계되어 형성되게 됨으로 그 돌출형태는 반원이 된다. FPC 패드(110)의 폭을 "2R"이라고 할 경우, FPC 패드(110)의 원 지름을 "2R"로, 반지름을 "R"로 설정한다. 제 1 원형돌출부(114)는 반지름을 FPC 패드(110) 폭의 절반인 R로 설정함으로서, 제 1 몸체부(112)와 연결되어 돌출되는 원형태 중 가장 이상적인 반원을 형성할 수 있다.As shown in FIG. 5, the FPC pad 110 has a rounded end portion of the FPC pad 110 facing the substrate. Specifically, the FPC pad 110 may include a first body 112 extending from a signal line extending from a circuit wire connected to the drive IC 110, and a first body at an end of the first body 112. A first circular protrusion 114 having a circular shape and protruding from the unit 112 is provided. Since the first circular protrusion 114 is formed in association with the first body 112, the protrusion is semicircle. When the width of the FPC pad 110 is "2R", the circular diameter of the FPC pad 110 is set to "2R" and the radius is set to "R". The first circular protrusion 114 may set the radius to R, which is half the width of the FPC pad 110, to form the most ideal semi-circle among the circular shapes that are connected to the first body 112 and protrude.

쇼트 패드(120)는 도 6에 도시된 바와 같이 공통전극 라인과의 연결 배선과 연계하는 제 2 몸체부(122)와, 제 2 몸체부(122)로부터 돌출되는 제 2 원형 돌출부(124)를 구비한다. 제 2 몸체부(122)의 폭은 제 2 원형 돌출부(124)의 양 접선의 폭으로 형성되는 것이 바람직하다. 다시 말하여, 제 2 원형 돌출부(124)의 지름은 제 2 몸체부(122)의 폭과 동일하게 형성된다.As illustrated in FIG. 6, the short pad 120 includes a second body portion 122 connected to a connection line with a common electrode line, and a second circular protrusion 124 protruding from the second body portion 122. Equipped. The width of the second body portion 122 is preferably formed to be the width of both tangential line of the second circular protrusion 124. In other words, the diameter of the second circular protrusion 124 is formed to be equal to the width of the second body portion 122.

이와 같이 본 발명의 FPC 패드(110) 및 쇼트 패드(120)의 제 1 및 제 2 원형돌출부(114, 124)는 정전기 대전시 정전기의 분포가 돌출부끝단에 고르게 분포하게 됨으로, 정전기에 의한 침식을 최소화 하게 된다. 다시 말하여 도 7a에 도시된 바와 같이 FPC 패드(110) 및 쇼트 패드(120)의 끝단이 모서리를 가지는 경우에는 각 모서리 영역(115)에 대전되는 정전기 량이 그 주변에 대전되어 분포되는 정전기량보다 상대적으로 집중되는 현상이 발생하게 되어 정전기에 의한 침식이 발생하지만, 본 발명의 FPC 패드(110) 및 쇼트 패드(120)는 도 7b에 도시된 바와 같이 모서리 영역에 정전기가 집중되는 현상이 제거됨으로 제 1 및 제 2 원형돌출부(114, 124)의 끝단에 고르게 분포하게 된다. 이에 따라, 본 발명의 FPC 패드(100) 및 쇼트 패드(120)는 정전기 침식에 강한 특성을 가지게 된다.As described above, the first and second circular protrusions 114 and 124 of the FPC pad 110 and the short pad 120 of the present invention distribute the static electricity evenly at the end of the protrusion during electrostatic charging, thereby minimizing erosion by static electricity. Done. In other words, as shown in FIG. 7A, when the ends of the FPC pad 110 and the short pad 120 have corners, the amount of static electricity charged at each corner region 115 is greater than the amount of static electricity distributed and distributed around the corner area 115. As a result of relatively concentrated phenomenon, erosion due to static electricity occurs, but as the FPC pad 110 and the short pad 120 of the present invention are removed from the concentration of static electricity in the corner region as shown in FIG. 7B. It is evenly distributed at the ends of the first and second circular projections 114 and 124. Accordingly, the FPC pad 100 and the short pad 120 of the present invention have a strong characteristic against electrostatic erosion.

본 발명의 실시예에 따른 박막트랜지스터 기판은 드라이브 IC가 실장된 테이프 캐리어 패키지(Tape Carrier Package)와 접속되는 신호 패드, 즉 게이트 라인과 접속되는 게이트 패드 및 데이터 라인과 접속되는 데이터 패드에도 동일하게 적용할 수 있다. 즉, 게이트 패드 및 데이터 패드의 끝단을 라운드형태로 형성하여 정전기 침식을 방지할 수 있다.The thin film transistor substrate according to an embodiment of the present invention is equally applicable to a signal pad connected to a tape carrier package in which a drive IC is mounted, that is, a gate pad connected to a gate line and a data pad connected to a data line. can do. That is, the ends of the gate pad and the data pad may be formed in a round shape to prevent electrostatic erosion.

상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판은 외곽부에 형성되는 패드들의 끝단부를 라운드 형태로 형성하며, 특히 반원형으로, 반원형의 지름을 패드의 폭을 설정함으로써, 정전기 분산을 효과적으로 수행함으로써 정전기에 의한 패드의 침식을 방지할 수 있다.As described above, the thin film transistor substrate according to the present invention forms the end portions of the pads formed at the outer portion in a round shape, and is particularly semicircular, by setting the width of the semicircular diameter to the pad width, thereby effectively dissipating static electricity. It is possible to prevent the pad from erosion.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (9)

기판 상에 형성되는 신호 라인과;A signal line formed on the substrate; 상기 신호라인으로부터 신장되어 상기 기판의 외곽부에 배치되며, 상기 기판의 외곽부에 인접하는 면이 라운드 형태로 형성된 신호 패드를 구비하는 것을 특징으로 하는 박막트랜지스터 기판.And a signal pad extending from the signal line and disposed at an outer portion of the substrate, and having a surface adjacent to the outer portion of the substrate in a round shape. 제 1 항에 있어서,The method of claim 1, 상기 신호 패드는The signal pad is 상기 신호라인과 접속되는 몸체부와;A body part connected to the signal line; 상기 몸체부로부터 돌출되는 라운드형태의 돌출부를 구비하는 것을 특징으로 하는 박막트랜지스터 기판.A thin film transistor substrate comprising a rounded protrusion protruding from the body portion. 제 2 항에 있어서,The method of claim 2, 상기 라운드형태의 돌출부는 반원형태인 것을 특징으로 하는 박막트랜지스터 기판.The round protrusions are thin film transistor substrate, characterized in that the semi-circular shape. 제 2 항에 있어서,The method of claim 2, 상기 라운드 형태의 돌출부의 지름은 상기 몸체부의 폭과 동일한 것을 특징으로 하는 박막트랜지스터 기판.A thin film transistor substrate, characterized in that the diameter of the round protrusion is equal to the width of the body portion. 제 1 항에 있어서,The method of claim 1, 상기 신호 패드는The signal pad is 상기 기판 상에 부착되는 연성 인쇄 회로와 접속되는 연성 인쇄 회로용 패드인 것을 특징으로 하는 박막트랜지스터 기판.A thin film transistor substrate comprising: a pad for a flexible printed circuit connected to a flexible printed circuit attached to the substrate. 제 5 항에 있어서,The method of claim 5, 상기 연성 인쇄 회로는 상기 기판 상에 형성되어 상기 신호라인을 구동시키는 구동 회로부에 구동 신호를 공급하는 것을 특징으로 하는 박막트랜지스터 기판.And the flexible printed circuit is formed on the substrate and supplies a driving signal to a driving circuit unit for driving the signal line. 제 1 항에 있어서,The method of claim 1, 상기 기판 상에 형성되는 게이트 라인과;A gate line formed on the substrate; 상기 게이트 라인과 교차하여 화소 영역을 마련하는 데이터 라인과;A data line crossing the gate line to provide a pixel area; 상기 게이트 라인 및 데이터 라인과 접속되는 박막트랜지스터와;A thin film transistor connected to the gate line and the data line; 상기 박막트랜지스터와 접속되도록 상기 화소 영역에 형성되는 화소 전극과;A pixel electrode formed in the pixel region so as to be connected to the thin film transistor; 상기 화소 전극과 전계를 이루는 공통 전극을 추가로 구비하는 것을 특징으로 하는 박막트랜지스터 기판.And a common electrode forming an electric field with the pixel electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 신호 패드는The signal pad is 상기 게이트 라인에 게이트 신호를 공급하기 위한 게이트 패드와;A gate pad for supplying a gate signal to the gate line; 상기 데이터 라인에 데이터 신호를 공급하기 위한 데이터 패드 중 적어도 어느 하나인 것을 특징으로 하는 박막트랜지스터 기판.And at least one of a data pad for supplying a data signal to the data line. 제 7 항에 있어서,The method of claim 7, wherein 상기 신호 패드는The signal pad is 상기 공통 전극에 공통 전압을 공급하기 위한 쇼트 패드인 것을 특징으로 하는 박막트랜지스터 기판.And a short pad for supplying a common voltage to the common electrode.
KR1020050134762A 2005-12-30 2005-12-30 Thin film transistor substrate KR20070071380A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134762A KR20070071380A (en) 2005-12-30 2005-12-30 Thin film transistor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134762A KR20070071380A (en) 2005-12-30 2005-12-30 Thin film transistor substrate

Publications (1)

Publication Number Publication Date
KR20070071380A true KR20070071380A (en) 2007-07-04

Family

ID=38506517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134762A KR20070071380A (en) 2005-12-30 2005-12-30 Thin film transistor substrate

Country Status (1)

Country Link
KR (1) KR20070071380A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020298A (en) * 2010-08-30 2012-03-08 엘지디스플레이 주식회사 Display device and fabricating method thereof
CN107025893A (en) * 2017-06-02 2017-08-08 武汉华星光电技术有限公司 A kind of drive circuit and liquid crystal display device
CN111599826A (en) * 2020-06-29 2020-08-28 武汉华星光电技术有限公司 Array substrate and display panel
CN114973970A (en) * 2022-06-28 2022-08-30 合肥维信诺科技有限公司 Display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120020298A (en) * 2010-08-30 2012-03-08 엘지디스플레이 주식회사 Display device and fabricating method thereof
CN107025893A (en) * 2017-06-02 2017-08-08 武汉华星光电技术有限公司 A kind of drive circuit and liquid crystal display device
CN111599826A (en) * 2020-06-29 2020-08-28 武汉华星光电技术有限公司 Array substrate and display panel
CN114973970A (en) * 2022-06-28 2022-08-30 合肥维信诺科技有限公司 Display panel

Similar Documents

Publication Publication Date Title
US7956945B2 (en) Array substrate for liquid crystal display device
US8159626B2 (en) Liquid crystal display device
US6954243B2 (en) Liquid crystal display device
US7564533B2 (en) Line on glass type liquid crystal display device
US8045119B2 (en) Active device array substrate
US8994634B2 (en) Display device
US7667798B2 (en) Liquid crystal display device
US20100245299A1 (en) Liquid crystal display device
KR20080064733A (en) Electro optical device and electronic apparatus
KR100960129B1 (en) Liquid crystal display having narrow black matrix
US20100149453A1 (en) Liquid crystal display device
JP2009237410A (en) Liquid crystal panel, liquid crystal display and method for manufacturing liquid crystal panel
US20110222015A1 (en) Liquid crystal display
KR100977734B1 (en) Liquid crystal display having narrow black matrix
KR20070071380A (en) Thin film transistor substrate
JP4760571B2 (en) Liquid crystal device, lighting device and electronic apparatus
KR101275905B1 (en) Liquid crystal display device
JP5290850B2 (en) Reflective display device
JP2010210734A (en) Liquid crystal device and electronic equipment
US11226509B2 (en) Display apparatus
JP4243300B2 (en) Display device having dummy electrode
US8081264B2 (en) Liquid crystal device and electronic apparatus
KR100884994B1 (en) An apparatus for Rubbing
KR20070002127A (en) Polarizer for liquid crystal display
KR20080058592A (en) Liquid crystal display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination