KR20070068095A - An array substrate for in-plane switching mode lcd and method of fabricating of the same - Google Patents

An array substrate for in-plane switching mode lcd and method of fabricating of the same Download PDF

Info

Publication number
KR20070068095A
KR20070068095A KR1020050129841A KR20050129841A KR20070068095A KR 20070068095 A KR20070068095 A KR 20070068095A KR 1020050129841 A KR1020050129841 A KR 1020050129841A KR 20050129841 A KR20050129841 A KR 20050129841A KR 20070068095 A KR20070068095 A KR 20070068095A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
common electrode
rod
spaced apart
Prior art date
Application number
KR1020050129841A
Other languages
Korean (ko)
Other versions
KR101217664B1 (en
Inventor
강병구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050129841A priority Critical patent/KR101217664B1/en
Publication of KR20070068095A publication Critical patent/KR20070068095A/en
Application granted granted Critical
Publication of KR101217664B1 publication Critical patent/KR101217664B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

An IPS(In Plane Switching) mode array substrate and a manufacturing method thereof are provided to design an area for inducing the fringe field and IPS electric field between a common electrode and a pixel electrode, thereby implementing the high brightness. A gate line(204) and a data line(222) are crossly formed on a substrate and define a pixel area. A TFT(Thin Film Transistor) is located at the crossing point of the gate line and data line. A transparent common electrode(202) is located at the pixel area and constructed by a plate shape corresponding to a portion of the pixel area and plural rod shapes corresponding to the remaining portion of the pixel area. A transparent pixel electrode(228) is located at the upper portion of the common electrode and constructed by plural horizontal members and a vertical member for connecting the plural horizontal members as one group at the center of the pixel area.

Description

횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법{An array substrate for in-plane switching mode LCD and method of fabricating of the same}An array substrate for in-plane switching mode LCD and method of fabricating of the same}

도 1은 일반적인 횡전계 방식 액정표시장치의 일부를 개략적으로 도시한 단면도이고,1 is a cross-sectional view schematically showing a part of a general transverse electric field type liquid crystal display device,

도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 도시한 평면도이고,2 is a plan view showing a part of an array substrate for a transverse electric field type liquid crystal display device according to a first example of the related art;

도 3은 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 한 화소를 확대한 평면도이고,3 is an enlarged plan view of one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second conventional example;

도 4a와 도 4b는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단한 단면도이고,4A and 4B are cross-sectional views taken along lines III-III and IV-IV of FIG. 3,

도 5는 본 발명의 제 1 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,5 is an enlarged plan view of one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a first embodiment of the present invention;

도 6은 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이고,6 is a cross-sectional view taken along the line VI-VI of FIG. 5,

도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이고,7 is an enlarged plan view of one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second embodiment of the present invention;

도 8은 도 7의 Ⅷ-Ⅷ을 따라 절단한 단면도이고,FIG. 8 is a cross-sectional view taken along the line VIII-VIII of FIG. 7;

도 9a 내지 도 9f와 도 10a 내지 도 10f는 도 7의 Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단 하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.9A to 9F and FIGS. 10A to 10F are cross-sectional views taken along the lines VIII-VIII and VIII-V of Fig. 7, and according to the process sequence of the present invention.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

200 : 기판 202 : 공통 전극200: substrate 202: common electrode

204 : 게이트 배선 206 : 게이트 전극 204: gate wiring 206: gate electrode

208 : 공통 배선 212 : 액티브층208: common wiring 212: active layer

216 : 소스 전극 218 : 드레인 전극216: source electrode 218: drain electrode

220 : 드레인 전극의 연장부 228 : 화소 전극220: extension portion of the drain electrode 228: pixel electrode

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 고휘도 및 고화질을 구현하는 동시에, 시야각을 개선할 수 있는 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to an array substrate for a transverse electric field type liquid crystal display device capable of realizing high brightness and high image quality and improving a viewing angle, and a manufacturing method thereof.

일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.Accordingly, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display device (AM-LCD: abbreviated as an active matrix LCD, abbreviated as a liquid crystal display device) in which a thin film transistor and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has the best resolution and video performance. It is attracting attention.

상기 액정표시장치는 공통전극이 형성된 컬러필터 기판(상부기판)과 화소전극이 형성된 어레이 기판(하부기판)과, 상부 및 하부 기판 사이에 충진된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하다.The liquid crystal display includes a color filter substrate (upper substrate) on which a common electrode is formed, an array substrate (lower substrate) on which a pixel electrode is formed, and liquid crystal filled between upper and lower substrates. The liquid crystal is driven by an electric field applied up and down by the pixel electrode, so that the characteristics such as transmittance and aperture ratio are excellent.

그러나, 상-하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 새로운 기술이 제안되고 있다. 하기 기술될 액정표시장치는 횡전계에 의한 액정 구동방법으로 시야각 특성이 우수한 장점을 갖고 있다.However, the liquid crystal drive by the electric field applied up-down has a disadvantage that the viewing angle characteristics are not excellent. Therefore, new techniques have been proposed to overcome the above disadvantages. The liquid crystal display device to be described below has an advantage of excellent viewing angle characteristics by a liquid crystal driving method using a transverse electric field.

이하, 도 1을 참조하여 일반적인 횡전계 방식 액정표시장치에 관해 상세히 설명한다.Hereinafter, a general transverse electric field type liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 횡전계 방식 액정표시장치의 단면을 도시한 확대 단면도이다.1 is an enlarged cross-sectional view illustrating a cross section of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 일반적인 횡전계 방식 액정표시장치(B)는 컬러필터기판(B1)과 어레이기판(B2)이 대향하여 구성되며, 컬러필터기판 및 어레이기판 (B1,B2)사이에는 액정층(LC)이 개재되어 있다.As shown, a general transverse electric field type liquid crystal display device (B) is composed of a color filter substrate B1 and an array substrate B2 facing each other, and a liquid crystal layer (B1) between the color filter substrate and the array substrates B1 and B2. LC) is intervened.

상기 어레이기판(B2)은 투명한 절연 기판(10)에 정의된 다수의 화소(P)마다 박막트랜지스터(T)와 공통전극(30)과 화소전극(32)이 구성된다.The array substrate B2 includes a thin film transistor T, a common electrode 30, and a pixel electrode 32 for each of the plurality of pixels P defined in the transparent insulating substrate 10.

상기 박막트랜지스터(T)는 게이트 전극(14)과, 게이트 전극(14) 상부에 절연막(16)을 사이에 두고 구성된 반도체층(18)과, 반도체층(18)의 상부에 서로 이격하여 구성된 소스 및 드레인 전극(20,22)을 포함한다.The thin film transistor T may include a gate electrode 14, a semiconductor layer 18 having an insulating layer 16 disposed on the gate electrode 14, and a source configured to be spaced apart from each other on the semiconductor layer 18. And drain electrodes 20 and 22.

상기 공통전극(30)과 화소전극(32)은 투명한 재질로 형성되며, 동일 기판(10)상에 서로 평행하게 이격하여 구성된다.The common electrode 30 and the pixel electrode 32 are formed of a transparent material and are spaced apart from each other in parallel on the same substrate 10.

도시하지는 않았지만, 상기 화소(P)의 일 측을 따라 연장된 게이트 배선(미도시)과, 이와는 수직한 방향으로 연장된 데이터 배선(미도시)이 구성되고, 상기 공통전극(30)에 전압을 인가하는 공통 배선(미도시)이 구성된다.Although not shown, a gate line (not shown) extending along one side of the pixel P and a data line (not shown) extending in a direction perpendicular thereto are formed, and a voltage is applied to the common electrode 30. The common wiring (not shown) to apply is comprised.

상기 컬러필터 기판(B1)은 투명한 절연 기판(40)중, 상기 게이트 배선(미도시)과 데이터 배선(미도시)과 박막트랜지스터(T)에 대응하는 일면에 블랙매트릭스(42)가 구성되고, 상기 화소(P)에 대응하여 컬러필터(44a,44b)가 구성된다.The color filter substrate B1 includes a black matrix 42 formed on one surface of the transparent insulating substrate 40 corresponding to the gate wiring (not shown), the data wiring (not shown), and the thin film transistor T. Color filters 44a and 44b are formed corresponding to the pixels P. As shown in FIG.

상기 액정층(LC)은 상기 공통전극(30)과 화소전극(32)의 수평전계(45)에 의해 동작된다.The liquid crystal layer LC is operated by the horizontal electric field 45 of the common electrode 30 and the pixel electrode 32.

이하, 도 2를 참조하여, 횡전계 방식 액정표시장치를 구성하는 어레이 기판의 구성을 설명한다.Hereinafter, with reference to FIG. 2, the structure of the array substrate which comprises a transverse electric field type liquid crystal display device is demonstrated.

도 2는 종래의 제 1 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 구성을 개략적으로 도시한 평면도이다.2 is a plan view schematically illustrating a configuration of an array substrate for a transverse electric field type liquid crystal display device according to a first example.

도시한 바와 같이, 기판(10)상에 일 방향으로 연장된 게이트 배선(12)과, 게이트 배선(12)과는 수직하게 교차하여 화소 영역(P)을 정의하는 데이터 배선(24)이 구성된다.As shown in the drawing, the gate wiring 12 extending in one direction on the substrate 10 and the data wiring 24 defining the pixel region P by crossing the gate wiring 12 perpendicularly are formed. .

또한, 상기 게이트 배선(12)과는 평행하게 이격하여 화소 영역(P)을 가로지르는 공통 배선(15)이 구성된다.In addition, the common wiring 15 is formed to cross the pixel region P while being spaced in parallel with the gate wiring 12.

상기 게이트 배선(12)과 데이터 배선(24)의 교차지점에는 상기 게이트 배선(12)과 연결된 게이트 전극(14)과, 게이트 전극(14) 상부의 반도체층(18)과, 반도체층(18) 상부의 소스 전극(20)과 드레인 전극(22)을 포함하는 박막트랜지스터(T)가 구성된다.At the intersection of the gate wiring 12 and the data wiring 24, the gate electrode 14 connected to the gate wiring 12, the semiconductor layer 18 on the gate electrode 14, and the semiconductor layer 18 The thin film transistor T including the upper source electrode 20 and the drain electrode 22 is configured.

상기, 화소 영역(P)에는 상기 공통 배선(15)과 접촉하면서 화소 영역(P)으로 수직하게 연장된 공통전극(30)이 구성되고, 상기 드레인 전극(22)과 접촉하면서 상기 공통전극(30)과 평행하게 이격된 위치로 연장된 화소전극(32)이 구성된다.In the pixel region P, a common electrode 30 extending vertically to the pixel region P while contacting the common wiring 15 is formed, and the common electrode 30 is in contact with the drain electrode 22. The pixel electrode 32 is extended to a position spaced in parallel with ().

전술한 구성에서, 휘도를 확보하기 위해 상기 공통전극(30)과 화소전극(32)을 투명전극으로 형성하나, 사실상 상기 공통 전극(30)과 화소 전극(32)이 모두 투명하다고 해서 전극 자체를 개구영역으로 사용할 수 없다. In the above-described configuration, the common electrode 30 and the pixel electrode 32 are formed as transparent electrodes in order to ensure luminance, but in fact, the common electrode 30 and the pixel electrode 32 are both transparent so that the electrode itself is formed. It cannot be used as an opening area.

왜냐하면, 일반적인 횡전계 구조에서는 상기 두 전극(30,32)간 발생한 전계가 미치는 범위가 상기 두 전극(30,32)의 에지부 까지만 해당하기 때문에, 상기 두 전극(30,32)의 에지부만이 개구영역으로 사용된다. 따라서, 휘도면에서 여전히 부족하다.Because, in the general transverse electric field structure, the range of the electric field generated between the two electrodes 30 and 32 only covers the edge portions of the two electrodes 30 and 32, so that only the edge portions of the two electrodes 30 and 32 are applicable. It is used as an opening area. Therefore, it is still insufficient in terms of luminance.

이러한 문제를 개선하고자 제안된 것이 이하, 도 3의 횡전계 방식 액정표시장치용 어레이기판이다.Proposed to improve this problem, the array substrate for the transverse electric field type liquid crystal display device of FIG.

도 3은 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 도시한 확대 평면도이다.3 is an enlarged plan view showing one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second conventional example.

도 3에서 특징적인 구성은, 일반적인 구성보다 화소전극(78)의 간격을 좁게 구성하고, 상기 화소전극(78)의 하부에 판형상의 공통전극(58)을 구성하는 구조이다. 이와 같은 구성은, 상기 화소 전극(78)과 공통 전극(58)간 발생하는 프린지 필드(fringe field)에 의해, 상기 화소 전극(78)의 상부에 위치하는 액정 또한 정밀하게 제어함으로써 휘도를 개선할 수 있는 효과가 있다.3 is a structure in which the interval between the pixel electrodes 78 is narrower than the general configuration, and the plate-shaped common electrode 58 is formed below the pixel electrode 78. Such a configuration can improve luminance by precisely controlling the liquid crystal positioned above the pixel electrode 78 by a fringe field generated between the pixel electrode 78 and the common electrode 58. It can be effective.

이하, 도 3의 구성을 상세히 설명하면, 투명한 절연기판(50)의 제 1 방향에 위치한 게이트 배선(54)과, 상기 게이트 배선(54)과 교차하는 제 2 방향에 위치한 데이터 배선(72)이 구성된다.Hereinafter, the configuration of FIG. 3 will be described in detail. The gate wiring 54 positioned in the first direction of the transparent insulating substrate 50 and the data wiring 72 positioned in the second direction crossing the gate wiring 54 are provided. It is composed.

상기 게이트 배선(54)과 데이터 배선(72)의 교차지점에는, 상기 게이트 배선(54)과 연결되는 게이트 전극(56)과, 게이트 전극(56) 상부의 액티브층(62, 및 오믹콘택층)과, 상기 액티브층(62)의 상부에 위치하고 상기 데이터 배선(72)과 접촉하는 소스 전극(68)과 이와는 소정간격 이격된 드레인 전극(70)을 포함하는 박막트랜지스터(T)가 구성된다.At the intersection of the gate line 54 and the data line 72, a gate electrode 56 connected to the gate line 54, an active layer 62 and an ohmic contact layer on the gate electrode 56 are formed. And a thin film transistor T including a source electrode 68 positioned on the active layer 62 and in contact with the data line 72 and a drain electrode 70 spaced apart from the predetermined distance.

상기 게이트 배선(54)과 데이터 배선(72)이 교차하여 정의되는 화소 영역(P)에는 판형상의 공통전극(58)이 구성되고, 상기 공통전극(58)의 상부에는 다수개의 수직부가 이격된 형상으로 패턴된 화소전극(78)이 구성된다.A plate-shaped common electrode 58 is formed in the pixel region P defined by the intersection of the gate line 54 and the data line 72, and a plurality of vertical portions are spaced apart from the upper portion of the common electrode 58. The pixel electrode 78 patterned is constituted.

전술한 구성은 상기 하부의 공통전극(52)과 상부의 화소전극(78)사이에 발생하는 전계에 의해 액정층(미도시)을 구동하게 되며, 공통전극(58)과 화소전극(78)사이가 매우 가까워지는 효과로 인해, 상기 전계는 화소 전극(78)간 사이영역 및 상기 화소전극(78)의 중심에 위치하는 액정(미도시)까지도 정상 동작하도록 한다.In the above-described configuration, a liquid crystal layer (not shown) is driven by an electric field generated between the lower common electrode 52 and the upper pixel electrode 78, and between the common electrode 58 and the pixel electrode 78. The electric field causes the electric field to operate normally even between the region between the pixel electrodes 78 and the liquid crystal (not shown) positioned at the center of the pixel electrode 78.

따라서, 종래의 제 1 예와 달리 투과영역을 확장하는 효과로 인해 높은 휘도를 얻을 수 있는 장점 있다.Therefore, unlike the first example of the related art, a high luminance can be obtained due to the effect of expanding the transmission region.

이하, 도면을 참조하여 종래의 제 2 예에 따른 횡전계 방식 액정표시장치용 어레이 기판의 단면구성을 설명한다.Hereinafter, a cross-sectional structure of an array substrate for a transverse electric field type liquid crystal display device according to a second conventional example will be described with reference to the drawings.

도 4a와 도 4b는 도 3의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단한 단면도이다.4A and 4B are cross-sectional views taken along line III-III and IV-IV of FIG. 3.

도시한 바와 같이, 기판(50)에 화소영역(P)이 정의되고, 상기 화소영역(P)의 일 측에 박막트랜지스터(T)가 구성 된다.As illustrated, a pixel region P is defined in the substrate 50, and a thin film transistor T is formed at one side of the pixel region P. As shown in FIG.

상기 화소영역(P)의 양측에는 데이터 배선(72)이 구성되고, 상기 화소 영역(P)에 대응하는 기판(50)의 제 1 층으로 판형상의 공통전극(52)이 구성되고, 상기 공통전극(52)의 상부에 게이트 절연막(58)과 보호막(74)을 사이에 두고 막대 형상의 화소전극(78)이 다수개 구성된다.Data lines 72 are formed at both sides of the pixel region P, and a plate-shaped common electrode 52 is formed of the first layer of the substrate 50 corresponding to the pixel region P. The common electrode A plurality of rod-shaped pixel electrodes 78 are formed on the upper portion of the 52 with the gate insulating film 58 and the protective film 74 interposed therebetween.

그러나, 종래의 제 2 예에 따른 구성은 화소전극(78)을 수직한 방향으로 배열하기 때문에 종래의 제 1 예에 비해 시야각 특성을 개선할 수는 있으나, 여전히 좌,우 및 상,항 방향으로 색반전 현상이 발생하여 시야각을 더욱 개선하는데 한계로 작용하고 있다.However, the arrangement according to the second example of the related art can improve the viewing angle characteristics compared to the first example because the pixel electrodes 78 are arranged in the vertical direction, but are still in the left, right, up, and down directions. Color inversion occurs, limiting the further improvement of the viewing angle.

본 발명은 전술한 문제를 해결하기 위한 것으로, 상기 화소 전극을 가로 방향으로 구성함으로써 시야각 개선을 제 1 목적으로 하고, 상기 공통 전극과 화소 전극을 구성함에 있어, 판형상의 공통전극과 막대 형상의 화소 전극이 설계 되어 프린지필드를 유도하는 프린지필드 영역과, 막대 형상의 공통전극과 화소 전극을 구성하여 횡전계를 유도하는 횡전계 영역을 혼재함으로써, 고휘도를 구현할 수 있도록 하는 것을 제 2 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and the first object is to improve the viewing angle by configuring the pixel electrode in the horizontal direction, and in forming the common electrode and the pixel electrode, the plate-shaped common electrode and the rod-shaped pixel It is a second object of the present invention to realize a high brightness by mixing a fringe field region in which an electrode is designed to induce a fringe field, and a lateral field region inducing a transverse electric field by forming a rod-shaped common electrode and a pixel electrode.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계 방식 액정장치용 어레이기판은 기판과; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치한 박막트랜지스터와; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 구성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 구성한 투명한 공통전극과; 상기 공통전극의 상부에 위치하고, 다수의 수평부와, 상기 화소 영역의 중심에서 상기 수평부 사이를 하나로 연결하는 수직부로 구성된 투명한 화소 전극을 포함한다.An array substrate for a transverse electric field type liquid crystal device according to the present invention for achieving the above object is a substrate; Gate wiring and data wiring crossing the substrate to define pixel regions; A thin film transistor positioned at an intersection point of the gate line and the data line; A transparent common electrode positioned in the pixel region, configured in a plate shape corresponding to a part of the pixel region, and configured in a plurality of rod shapes corresponding to the remaining region; And a transparent pixel electrode disposed on the common electrode, the transparent pixel electrode including a plurality of horizontal parts and a vertical part connecting the horizontal parts to one at the center of the pixel area.

상기 게이트 배선과 동시에 구성되고, 상기 공통 전극의 일 측과 접촉하는 공통 배선을 포함한다.A common wiring is formed simultaneously with the gate wiring and includes a common wiring in contact with one side of the common electrode.

상기 막대 형상의 공통 전극 사이에 이와 평행하게 이격된 상기 화소 전극의 수평부가 구성된 것을 특징으로 한다.A horizontal portion of the pixel electrode spaced apart in parallel between the rod-shaped common electrodes may be configured.

상기 막대 형상의 공통 전극간 이격거리와, 상기 막대 형상의 공통 전극과 평행하게 이격된 화소 전극(수평부)간 이격거리는 18㎛~22㎛인 것을 특징으로 한다.The separation distance between the rod-shaped common electrodes and the pixel electrode (horizontal portion) spaced apart in parallel with the rod-shaped common electrode may be 18 μm to 22 μm.

상기 막대 형상의 공통전극과 이와 이격된 화소 전극(수평부)간 이격영역이 상기 화소 영역 내에 2~4개로 구성되는 것을 특징으로 한다.A distance between the rod-shaped common electrode and the pixel electrode (horizontal portion) spaced from the bar-shaped common electrode is characterized in that composed of 2 to 4 in the pixel region.

상기 판형상의 공통 전극과 화소 전극의 수평부 사이에 프린지 필드(fringe field)가 발생하고, 상기 막대형상의 공통 전극과 상기 화소 전극의 수평부 사이에 횡전계가 발생하는 것을 특징으로 한다.A fringe field is generated between the plate-shaped common electrode and the horizontal portion of the pixel electrode, and a transverse electric field is generated between the rod-shaped common electrode and the horizontal portion of the pixel electrode.

본 발명의 특징에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법은 기판 상에 화소 영역을 정의하는 단계와; 상기 화소 영역의 일 측과 타 측에 교차 구성되는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 형성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 형성한 투명한 공통전극을 형성하는 단계와; 상기 공통전극의 상부에 위치하고, 가로 방향으로 위치한 다수의 막대 형상으로 구성된 투명한 화소 전극을 형성하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a transverse electric field type liquid crystal display device, including: defining a pixel area on the substrate; Gate wiring and data wiring intersecting the one side and the other side of the pixel region; Forming a thin film transistor at an intersection point of the gate line and the data line; Forming a transparent common electrode positioned in the pixel area, formed in a plate shape corresponding to a part of the pixel area, and formed in a plurality of rod shapes corresponding to the remaining area; And forming a transparent pixel electrode positioned on the common electrode and formed of a plurality of bar shapes positioned in a horizontal direction.

본 발명의 다른 예에 따른 횡전계 방식 액정표시장치용 어레이기판 제조방법은 기판 상에 화소 영역을 정의하는 단계와; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 형성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 형성한 투명한 공통전극을 형성하는 단계와; 상기 화소 영역의 일 측에 위치하는 게이트 배선과, 게이트 배선에서 연장된 게이트 전극과, 상기 공통 전극과 접촉하는 공통배선을 형성하는 단계와; 상기 게이트 전극의 상부에 게이트 절연 막을 사이에 두고 위치하는 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고, 상기 게이트 배선과 교차하는 방향으로 위치한 데이터 배선을 형성하는 단계와; 상기 기판의 전면에 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와; 상기 드레인 전극과 접촉하고, 상기 화소 영역에 위치하는 다수의 수평부와, 상기 수평부의 일측과 타측을 각각 연결하는 제 1 수직부와 제 2 수직부로 구성된 화소전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an array substrate for a transverse electric field type liquid crystal display device, including: defining a pixel area on a substrate; Forming a transparent common electrode positioned in the pixel area, formed in a plate shape corresponding to a part of the pixel area, and formed in a plurality of rod shapes corresponding to the remaining area; Forming a gate wiring positioned on one side of the pixel region, a gate electrode extending from the gate wiring, and a common wiring in contact with the common electrode; Forming an active layer and an ohmic contact layer on the gate electrode with a gate insulating film interposed therebetween; Forming a source electrode and a drain electrode spaced apart from and in contact with the ohmic contact layer, and a data line connected to the source electrode and positioned in a direction crossing the gate line; Forming a protective film exposing the drain electrode on an entire surface of the substrate; And forming a plurality of horizontal parts in contact with the drain electrode and positioned in the pixel area, and a pixel electrode including a first vertical part and a second vertical part connecting one side and the other side of the horizontal part, respectively.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

-- 제 1 실시예 --First Embodiment

본 발명의 제 1 실시예의 특징은, 공통 전극을 판형상으로 구성하고, 상기 판 형상의 공통 전극 상부에 가로방향으로 막대형상의 화소전극을 구성하여 시야각을 개선하고자 하는 것을 특징으로 한다.A feature of the first embodiment of the present invention is that the common electrode is formed in a plate shape, and a bar-shaped pixel electrode is formed in the horizontal direction on the plate-shaped common electrode to improve the viewing angle.

도 5는 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시장치용 어레이 기판의 한 화소를 확대한 평면도이다.5 is an enlarged plan view of one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention.

도시한 바와 같이, 기판(100)상에 제 1 방향으로 게이트 배선(104)을 구성하고, 상기 게이트 배선(104)과 교차하는 제 2 방향으로 데이터 배선(122)을 구성한다.As shown in the drawing, the gate wiring 104 is formed on the substrate 100 in the first direction, and the data wiring 122 is formed in the second direction crossing the gate wiring 104.

이때, 상기 게이트 배선(104)과 데이터 배선(122)이 교차하여 정의되는 영역을 화소 영역(P)이라 한다.In this case, an area defined by the intersection of the gate line 104 and the data line 122 is referred to as a pixel area P.

상기 게이트 배선(104)과 데이터 배선(122)의 교차지점에는 게이트 전극 (106)과 액티브층((112)및 오믹 콘택층)과 소스 및 드레인 전극(116,118)을 포함하는 박막트랜지스터(T)를 구성 한다.The thin film transistor T including the gate electrode 106, the active layer 112 and the ohmic contact layer, and the source and drain electrodes 116 and 118 is disposed at the intersection of the gate line 104 and the data line 122. Make up.

상기 화소 영역(P)에는 판형상의 공통전극(102)과 막대형상의 화소전극(128)을 구성한다.In the pixel region P, a plate-shaped common electrode 102 and a rod-shaped pixel electrode 128 are formed.

상기 화소전극(126)은 화소 영역(P)의 양측에 위치하고, 상기 데이터 배선(122)과 평행하게 이격된 제 1 수직부(128b)와 제 2 수직부(128c)와, 상기 제 1 및 제 2 수직부(128b,128c)를 연결하는 다수의 수평부(128a)로 구성한다.The pixel electrode 126 is disposed on both sides of the pixel region P, and spaced apart from the data line 122 in parallel with the first vertical portion 128b and the second vertical portion 128c, and the first and second portions. 2 consists of a plurality of horizontal portions (128a) connecting the vertical portions (128b, 128c).

이때, 상기 화소전극(128)의 수평부(128a)간 거리는, 상기 각 수평부(128a) 사이의 공통전극(102)의 중심에 위치한 액정 또한 정상동작할 수 있도록 좁은 간격으로 설계하는 것을 특징으로 한다.In this case, the distance between the horizontal portions 128a of the pixel electrode 128 is designed to be narrowly spaced so that the liquid crystal located at the center of the common electrode 102 between the horizontal portions 128a can also operate normally. do.

전술한 바와 같이, 화소 전극(128)을 수평방향으로 구성하고 더욱이 기울기(대략 0도~45도)를 주게 되며 하게 되면, 상,하, 좌,우에 대한 색보상 현상이 일어나 시야각을 개선할 수 있다.As described above, when the pixel electrode 128 is configured in the horizontal direction and further tilted (approximately 0 degrees to 45 degrees), color compensation for up, down, left, and right occurs to improve the viewing angle. have.

그런데, 전술한 바와 같은 구성은, 하부의 백라이트(미도시)로 조사되는 빛의 대부분이 절연막 이외에도, 하부의 공통전극 또는 공통전극과 상부의 화소전극의 적층구조를 통과해야 하기 때문에, 이러한 구조가 휘도를 개선하는데 한계로 작용하고 있다.However, in the above-described configuration, since most of the light irradiated to the lower backlight (not shown) must pass through the stacked structure of the lower common electrode or the common electrode and the upper pixel electrode in addition to the insulating film, such a structure is provided. It is working as a limit to improve the brightness.

이에 대해, 이하 도 6을 참조하여 설명한다.This will be described below with reference to FIG. 6.

도 6은 도 5의 Ⅵ-Ⅵ을 따라 절단한 단면도이다.6 is a cross-sectional view taken along the line VI-VI of FIG. 5.

도시한 바와 같이, 본 발명에 따른 횡전계형 액정표시장치용 어레이기판은 화소 영역(P)에 대응하는 기판(100)상에 판형상의 공통전극(102)이 위치하고, 상기 화소 영역(P)의 양측에는 데이터 배선(122)이 위치한다.As shown, in the array substrate for a transverse electric field type liquid crystal display device according to the present invention, the plate-shaped common electrode 102 is positioned on the substrate 100 corresponding to the pixel region P, and both sides of the pixel region P are disposed. The data line 122 is located in the center.

상기 공통 전극(102)의 상부에는 게이트 절연막(110)과 보호막(124)을 사이에 두고 막대형상의 화소 전극(128c)이 다수개 구성된 형상이다.A plurality of rod-shaped pixel electrodes 128c are formed on the common electrode 102 with the gate insulating layer 110 and the passivation layer 124 interposed therebetween.

이와 같은 구성은, 상기 공통전극(102)과 화소 전극(128)사이에 프린지 필드(fringe field,FF)를 유도하여, 상기 화소 전극(128)의 상부에 위치한 액정(미도시)까지도 정상 동작하도록 하여, 개구영역을 확대할 수 있는 장점이 있다.Such a configuration induces a fringe field (FF) between the common electrode 102 and the pixel electrode 128 so that a liquid crystal (not shown) positioned above the pixel electrode 128 may operate normally. Thus, there is an advantage that can enlarge the opening area.

그럼에도 불구하고 전술한 구성은 휘도를 개선하는데 한계가 있다.Nevertheless, the above configuration has a limit in improving the brightness.

왜냐하면, 전술한 구조는 하부의 백라이트(미도시)로부터 조사된 빛은 하부의 공통전극(102)을 통과하거나 또는 공통 전극(102)과 화소 전극(128)을 모두 통과해야 하기 때문이다. This is because the above-described structure has to pass through the lower common electrode 102 or both the common electrode 102 and the pixel electrode 128 light emitted from the lower backlight (not shown).

즉, 상기 공통 전극(102)과 화소 전극(128)을 투명한 소재로 제작하였다 하여도 일반적으로 알려진 인듐산화물계열의 투명 도전물질은 투과율이 80%미만에 그치고 있기 때문에, 특히 상기 공통 전극(102)과 화소 전극(128)을 두 번 통과하는 경우에는 빛의 손실이 발생하게 되고, 빛의 투과율이 상기 80%에 훨씬 못미치게 된다. 더욱이, 상기 공통 전극(102)과 화소 전극(128)이 겹치는 영역이 단일화소영역에 대해 70%이상을 넘기 때문에, 이에 따른 빛 손실은 대단한 것이다.That is, even though the common electrode 102 and the pixel electrode 128 are made of a transparent material, the commonly known indium oxide-based transparent conductive material has a transmittance of less than 80%. When the light passes through the pixel electrode 128 twice, light loss occurs, and the transmittance of the light falls far below the 80%. Furthermore, since the overlapping area of the common electrode 102 and the pixel electrode 128 exceeds 70% of the single pixel area, the light loss is enormous.

따라서, 전술한 구조 또한 휘도를 개선하는데 한계가 있다.Therefore, the above-described structure also has a limit in improving luminance.

이하, 본 발명의 제 2 실시예에서는 전술한 문제를 해결하기 위한 횡전계 방식 액정표시장치용 어레이기판의 구조를 제안한다.Hereinafter, the second embodiment of the present invention proposes a structure of an array substrate for a transverse electric field type liquid crystal display device for solving the above problems.

-- 제 2 실시예 --Second Embodiment

본 발명의 제 2 실시예는, 횡전계 방식 액정표시장치용 어레이기판을 구성함에 있어, 공통 전극을 판형상으로 구성하고 화소 전극을 막대 형상으로 구성한 프린지 필드 영역과, 상기 공통 전극과 화소 전극을 모두 막대 형상으로 구성한 횡전계영역을 혼용하여 설계하는 것을 특징으로 한다.According to the second embodiment of the present invention, in forming an array substrate for a transverse electric field type liquid crystal display device, a fringe field region including a common electrode in a plate shape and a pixel electrode in a rod shape, and the common electrode and the pixel electrode It is characterized by designing a mixture of the transverse electric field area composed of all rods.

도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 한 화소를 확대한 평면도이다.7 is an enlarged plan view of one pixel of an array substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도시한 바와 같이, 기판(200)상에 제 1 방향으로 게이트 배선(204)을 구성하고, 상기 게이트 배선(204)과 교차하는 제 2 방향으로 데이터 배선(222)을 구성한다.As shown, the gate line 204 is formed on the substrate 200 in the first direction, and the data line 222 is formed in the second direction crossing the gate line 204.

이때, 상기 게이트 배선(204)과 데이터 배선(222)이 교차하여 정의되는 영역을 화소 영역(P)이라 한다. 이때, 화소 영역(P)을 횡전계영역(AI)과 프린지 필드(fringe field)영역(AF)으로 정의할 수 있다.In this case, an area defined by the gate line 204 and the data line 222 intersect is referred to as a pixel area P. In this case, the pixel area P may be defined as a transverse electric field area AI and a fringe field area AF.

한편, 상기 게이트 배선(204)과 데이터 배선(222)의 교차지점에는 게이트 전극(206)과 액티브층((212)및 오믹 콘택층)과 소스 및 드레인 전극(216,218)을 포함하는 박막트랜지스터(T)를 구성 한다. Meanwhile, a thin film transistor T including a gate electrode 206, an active layer 212 and an ohmic contact layer, and source and drain electrodes 216 and 218 at an intersection point of the gate line 204 and the data line 222. ).

또한, 상기 화소 영역(P)의 일 측에는 상기 게이트 배선(204)의 일부를 제 1 전극으로 하고, 상기 제 1 전극(204)의 상부로 상기 드레인 전극(218)에서 연장된 연장부(220)를 제 2 전극으로 하는 스토리지 캐패시터(Cst)를 형성한다.In addition, an extension part 220 extending from the drain electrode 218 to a portion of the gate line 204 as a first electrode on one side of the pixel region P, and above the first electrode 204. A storage capacitor Cst is formed as a second electrode.

상기 화소 영역(P)에는 공통 전극(202)과 화소 전극(228)을 구성한다.In the pixel region P, a common electrode 202 and a pixel electrode 228 are formed.

상기 공통 전극은 판형상의 공통전극(202a)과 막대 형상의 공통전극(202b)을 혼용하여 구성하며, 상기 화소 전극은 다수의 수평부(228a)와 수평부의 양측에 각각 위치하여 이를 하나로 연결하는 제 1 수직부(228b)와 제 2 수직부(228c)로 구성한다.The common electrode is configured by mixing a plate-shaped common electrode 202a and a rod-shaped common electrode 202b, and the pixel electrodes are positioned on both sides of the plurality of horizontal portions 228a and the horizontal portions and connect them together. It consists of the 1st vertical part 228b and the 2nd vertical part 228c.

전술한 바와 같이, 구성된 공통 전극(202)과 화소 전극(228)은 상기 횡전계영역(AI)과 프린지 필드 영역(AF)에 대해 아래와 같이 구성하는 것을 특징으로 한다.As described above, the configured common electrode 202 and the pixel electrode 228 are configured as follows for the transverse electric field area AI and the fringe field area AF.

즉, 상기 횡전계 영역(AI)은 상기 공통 전극(202)과 화소 전극(228)을 막대 형상으로 구성하고, 상기 프린지 필드 영역(AI)에는 상기 공통 전극(202a)을 판형상으로 구성하고 상기 화소 전극(228)을 막대 형상으로 구성한다.That is, the transverse electric field area AI includes the common electrode 202 and the pixel electrode 228 in a rod shape, and the common field 202a has the plate shape in the fringe field area AI. The pixel electrode 228 is formed in a rod shape.

이때, 횡전계 영역(AF)의 공통 전극(202b)과 화소 전극(228a)간 이격거리는 상기 두 전극간 발생한 전계가 두 전극(202b,228a)의 에지부 까지 영향을 미칠 수 있는 범위내로 설계하면 된다. 즉, 횡전계 영역에 구성된 공통 전극간의 거리 및 화소 전극간의 거리 18㎛~22㎛에 속하도록 구성하는 것을 특징으로한다.In this case, when the distance between the common electrode 202b and the pixel electrode 228a of the transverse electric field area AF is designed to be within a range in which an electric field generated between the two electrodes can affect the edges of the two electrodes 202b and 228a. do. That is, it is comprised so that it may belong to 18 micrometers-22 micrometers of distances between the common electrodes and pixel electrodes comprised in the transverse electric field area | region.

따라서, 상기 횡전계 영역(AI)을 통과하는 빛은 절연막 만을 투과하거나 화소전극(228a) 또는 공통 전극(202b)만을 통과하기 때문에 빛 손실이 적어 고휘도 구현이 가능하다. Therefore, since light passing through the transverse electric field area AI passes only the insulating film or only the pixel electrode 228a or the common electrode 202b, light loss is low and high luminance can be realized.

이에 대해, 이하 단면도를 참조하여 설명한다.This will be described below with reference to the cross-sectional view.

도 8은 도 7의 Ⅷ-Ⅷ을 따라 절단한 단면도이다.8 is a cross-sectional view taken along the line VIII-VIII of FIG. 7.

도시한 바와 같이, 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이기판은 화소 영역(P)에 대응하는 기판(200)상에 판형상의 공통전극(202)이 위치하고, 상기 화소 영역(P)의 양측에는 데이터 배선(222)이 위치한다.As shown, in the array substrate for a transverse electric field type liquid crystal display device according to the second embodiment of the present invention, a plate-shaped common electrode 202 is positioned on a substrate 200 corresponding to the pixel region P, and the pixel region is disposed. Data wires 222 are located on both sides of (P).

상기 화소 영역(P)중 횡전계 영역(AI)에 위치한 화소 전극(228a)과 공통 전극(202b)은 모두 막대 형상으로 구성하고, 상기 프린지필드 영역(AF)에 위치한 공통 전극(202a)은 판형상으로 화소 전극(228a)은 막대 형상으로 구성한다.The pixel electrode 228a and the common electrode 202b located in the transverse electric field area AI of the pixel area P are formed in a bar shape, and the common electrode 202a located in the fringe field area AF is formed of a plate. In the shape, the pixel electrode 228a has a bar shape.

도시한 바와 같이, 횡전계 영역(AI)을 통과하는 빛은 공통 전극(202b) 또는 화소 전극(228a)을 통과하거나 절연막(210)을 통과하게 된다. As illustrated, light passing through the transverse electric field area AI passes through the common electrode 202b or the pixel electrode 228a or passes through the insulating film 210.

따라서, 상기 공통 전극(202b)과 화소 전극(228a)이 동일영역에 상,하로 겹쳐진 영역에 비교하여, 절연막이 존재하는 영역 또는 상기 공통 전극 또는 화소 전극만이 위치한 영역은 높은 휘도를 나타낼 것이다.Accordingly, the region where the insulating film is present or the region where only the common electrode or the pixel electrode is located will exhibit high luminance, as compared with a region where the common electrode 202b and the pixel electrode 228a are overlapped up and down in the same region.

결과적으로, 프린지 필드 영역(AI)사이에 부분적으로 횡전계 영역을 설계함으로써, 고휘도 효과를 한층 높일 수 있는 장점이 있다.As a result, there is an advantage that the high brightness effect can be further enhanced by designing the transverse electric field region partially between the fringe field regions AI.

이하, 공정도면을 참조하여, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a manufacturing method of an array substrate for a transverse electric field type liquid crystal display device according to the present invention will be described with reference to the process drawings.

도 9a 내지 도 9f와 도 10a 내지 도 10f는 도 7의 Ⅶ-Ⅶ,Ⅷ-Ⅷ을 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.9A to 9F and FIGS. 10A to 10F are cross-sectional views taken along the line VIII-VIII and VIII-V of Fig. 7, and according to the process sequence of the present invention.

도 9a와 도 10a에 도시한 바와 같이, 기판(100)상에 다수의 화소 영역(P)과 상기 화소 영역(P)마다 프린지 필드 영역(AF)과 횡전계 영역(AI)을 정의한다.As shown in FIGS. 9A and 10A, a plurality of pixel areas P and a fringe field area AF and a transverse electric field area AI are defined for each pixel area P on the substrate 100.

상기 다수의 영역(P,AF,AI)이 정의된 기판(100)상에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나 를 증착하고 패턴하여, 상기 화소 영역(P)에 판형상의 공통전극(202)을 형성한다.Depositing one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO) on the substrate 100 in which the plurality of regions P, AF, and AI are defined By patterning, a plate-shaped common electrode 202 is formed in the pixel region P. As shown in FIG.

이때, 상기 공통 전극(202)중, 상기 프린지 필드 영역(AF)에 대응하는 공통 전극(202a)은 판형상으로 구성하고, 상기 횡전계 영역(AI)에 대응하는 공통전극(202b)은 막대 형상으로 구성하는 것을 특징으로 하며, 바람직하게는 상기 막대형상의 공통 전극(202b)간 이격거리는 18㎛~22㎛의 범위로 설계한다.At this time, the common electrode 202a of the common electrode 202 corresponding to the fringe field region AF is formed in a plate shape, and the common electrode 202b corresponding to the transverse electric field area AI has a rod shape. The separation distance between the rod-shaped common electrodes 202b is preferably in the range of 18 µm to 22 µm.

도 9b와 도 10b에 도시한 바와 같이, 상기 공통전극(202a,202b)이 형성된 기판(200)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 화소영역(P)의 제 1 변을 따라 게이트 배선(204)을 형성한다. 이때, 상기 게이트 배선(204)의 일부를 게이트 전극(206)으로 사용하거나, 상기 게이트 배선(204)에서 돌출 연장하여 게이트 전극(206)을 형성한다.9B and 10B, aluminum (Al), aluminum alloy (AlNd), tungsten (W), copper (Cu), and molybdenum are formed on the entire surface of the substrate 200 on which the common electrodes 202a and 202b are formed. One selected from the group of conductive metals including (Mo), chromium (Cr), molybdenum (MoW), and the like is deposited and patterned to form the gate wiring 204 along the first side of the pixel region P. . In this case, a portion of the gate wiring 204 may be used as the gate electrode 206, or may protrude and extend from the gate wiring 204 to form the gate electrode 206.

동시에, 상기 공통전극(202)의 일측에서 이와 접촉하면서 연장된 공통 배선(208)을 형성한다.At the same time, one side of the common electrode 202 is formed to form a common wiring 208 extending in contact with it.

도 9c와 도 10c에 도시한 바와 같이, 상기 게이트 배선(204)과 게이트 전극(206)과 공통 배선(208)이 형성된 기판(200)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 하나 이상의 물질을 증착하여 게이트 절연막(210)을 형성한다.9C and 10C, silicon nitride (SiN x ) and silicon oxide (SiO 2 ) are formed on the entire surface of the substrate 200 on which the gate wiring 204, the gate electrode 206, and the common wiring 208 are formed. The gate insulating layer 210 is formed by depositing one or more materials selected from the group of inorganic insulating materials, including

다음으로, 상기 게이트 절연막(210)이 형성된 기판(200)의 전면에 순수비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 연속 증착한 후 패턴하여, 상기 게이트 전극(206) 상부의 게이트 절연막(210)상에 섬형상의 액티브층(212)과 오믹 콘택층(214)을 형성한다.Next, a pattern is formed by successively depositing pure amorphous silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities on the entire surface of the substrate 200 on which the gate insulating layer 210 is formed. An island-shaped active layer 212 and an ohmic contact layer 214 are formed on the gate insulating layer 210 on the gate electrode 206.

도 9d와 도 10d에 도시한 바와 같이, 상기 액티브층(212)과 오믹 콘택층(214)이 형성된 기판(200)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 몰리텅스텐(MoW),텅스텐(W), 구리(Cu)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 하나 이상을 증착하고 패턴하여, 상기 오믹 콘택층(214)의 상부에 이격된 소스 전극(216)과 드레인 전극(218)과, 상기 소스 전극(216)과 접촉하고 상기 게이트 배선(204)과 교차하는 방향에 데이터 배선(222)을 형성한다.As shown in FIGS. 9D and 10D, aluminum (Al), aluminum alloy (AlNd), chromium (Cr), and molybdenum are formed on the entire surface of the substrate 200 on which the active layer 212 and the ohmic contact layer 214 are formed. (Mo), molybdenum (MoW), tungsten (W), copper (Cu) and the like, and depositing and patterning one or more selected from the group of conductive metals, and spaced apart on top of the ohmic contact layer 214 The data line 222 is formed in the direction in which the source electrode 216 and the drain electrode 218 are in contact with the source electrode 216 and intersect the gate line 204.

이때, 상기 드레인 전극(218)에서 상기 게이트 배선(204)으로 연장된 드레인 전극 연장부(220)를 형성한다.In this case, a drain electrode extension part 220 extending from the drain electrode 218 to the gate wiring 204 is formed.

도 9e와 도 10e에 도시한 바와 같이, 상기 소스 및 드레인 전극(216,218)이 형성된 기판(200)의 전면에 앞서 언급한 바와 같이, 유전율이 낮은 무기 절연막 또는 경우에 따라서 유기 절연막을 증착 또는 도포하여 보호막(224)을 형성한다.As shown in FIGS. 9E and 10E, as described above on the entire surface of the substrate 200 on which the source and drain electrodes 216 and 218 are formed, an inorganic insulating film having a low dielectric constant or an organic insulating film may be deposited or coated in some cases. The protective film 224 is formed.

상기 보호막(224)을 패턴하여, 상기 드레인 전극(218)의 일부를 노출하는 드레인 콘택홀(226)을 형성한다. The passivation layer 224 is patterned to form a drain contact hole 226 exposing a part of the drain electrode 218.

도 9f와 도10f에 도시한 바와 같이, 상기 보호막(224)이 형성된 기판(200)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 화소 영역(P)에 가로로 배치된 다수의 수평부(228a)와, 상기 이웃한 수평부(228a)를 하나로 연결하는 수직부(228b)를 상기 화소 영역(P)의 중심에 구성한다.9F and 10F, a transparent conductive metal group including indium tin oxide (ITO) and indium zinc oxide (IZO) on the entire surface of the substrate 200 on which the passivation layer 224 is formed. The pixel region P includes a plurality of horizontal portions 228a arranged horizontally in the pixel region P and a vertical portion 228b connecting the neighboring horizontal portions 228a into one by depositing and patterning the selected one. Configure in the center of the.

이때, 상기 수평부 중, 상기 횡전계 영역(AI)에 위치한 화소 전극의 수평부(228a)간 이격거리는 바람직하게는 18㎛~22㎛의 범위로 설계한다.At this time, the distance between the horizontal portions 228a of the pixel electrodes positioned in the transverse electric field area AI among the horizontal portions is preferably designed in the range of 18 μm to 22 μm.

또한, 상기 횡전계 영역(AI)에 위치한 공통 전극(202b)과 화소 전극(228a)은 평면적으로 서로 평행하게 이격하여 교대로 구성된 형상이 되도록 형성한다. In addition, the common electrode 202b and the pixel electrode 228a disposed in the transverse electric field area AI are formed to be alternately formed in a plane spaced apart from each other in parallel.

전술한 구성에서, 상기 프린지 필드 영역(AI)에서의 구동전압의 차이를 극복하기 위해 횡전계영역(AF)내에 설계되는 화소 전극(228a)과 공통 전극(202a)의 이격영역(이하, 블록이라 칭함)은 2~4개의 블록을 형성하도록 구성하는 것을 특징으로 한다.In the above-described configuration, in order to overcome the difference in driving voltage in the fringe field region AI, a spaced apart region (hereinafter, referred to as a block) between the pixel electrode 228a and the common electrode 202a designed in the transverse electric field AF. ) Is configured to form 2 to 4 blocks.

이상으로, 전술한 바와 같은 공정을 통해 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.As described above, the array substrate for the transverse electric field type liquid crystal display device according to the second embodiment of the present invention can be manufactured through the above-described process.

전술한 바와 같은 본원 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 아래와 같은 효과가 있다.The array substrate for a transverse electric field type liquid crystal display device according to the present invention as described above has the following effects.

첫째, 막대 형상의 화소 전극과 판형상의 공통전극이 구성된 프린지 필드 영역과, 막대 형상의 공통 전극과 화소 전극이 구성된 횡전계 영역을 혼용하여 구성함으로써, 상기 횡전계 영역에 의한 휘도 개선효과로 인해 고휘도를 구현할 수 있는 효과가 있다.First, the fringe field region including the rod-shaped pixel electrode and the plate-shaped common electrode and the transverse electric field region including the rod-shaped common electrode and the pixel electrode are mixed so as to have high luminance due to the luminance improvement effect of the transverse electric field region. There is an effect that can be implemented.

둘째, 상기 화소전극을 가로로 배치하여 시야각특성을 개선할 수 있는 효과가 있다.Second, there is an effect that the viewing angle characteristics can be improved by arranging the pixel electrodes horizontally.

Claims (17)

기판과;A substrate; 상기 기판 상에 교차하여 화소 영역을 정의하는 게이트 배선과 데이터 배선과;Gate wiring and data wiring crossing the substrate to define pixel regions; 상기 게이트 배선과 데이터 배선의 교차지점에 위치한 박막트랜지스터와;A thin film transistor positioned at an intersection point of the gate line and the data line; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 구성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 구성한 투명한 공통전극과;A transparent common electrode positioned in the pixel region, configured in a plate shape corresponding to a part of the pixel region, and configured in a plurality of rod shapes corresponding to the remaining region; 상기 공통전극의 상부에 위치하고, 다수의 수평부와, 상기 화소 영역의 중심에서 상기 수평부 사이를 하나로 연결하는 수직부로 구성된 투명한 화소 전극A transparent pixel electrode positioned on the common electrode and having a plurality of horizontal parts and a vertical part connecting the horizontal parts to one at the center of the pixel area; 을 포함하는 횡전계 방식 액정표시장치용 어레이기판.Array substrate for a transverse electric field type liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 게이트 배선과 동시에 구성되고, 상기 공통 전극의 일 측과 접촉하는 공통 배선을 포함하는 횡전계 방식 액정표시장치용 어레이기판.And a common wiring configured simultaneously with the gate wiring and in contact with one side of the common electrode. 제 1 항에 있어서,The method of claim 1, 상기 막대 형상의 공통 전극 사이에 이와 평행하게 이격된 상기 화소 전극의 수평부가 구성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.And a horizontal portion of the pixel electrode spaced apart in parallel between the rod-shaped common electrodes. 제 3 항에 있어서,The method of claim 3, wherein 상기 막대 형상의 공통 전극간 이격거리와, 상기 막대 형상의 공통 전극과 평행하게 이격된 화소 전극(수평부)간 이격거리는 18㎛~22㎛인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.The separation distance between the rod-shaped common electrodes and the pixel electrode (horizontal portion) spaced apart in parallel with the rod-shaped common electrode are 18 μm to 22 μm. . 제 3 항에 있어서,The method of claim 3, wherein 상기 막대 형상의 공통전극과 이와 이격된 화소 전극(수평부)간 이격영역이 상기 화소 영역 내에 2~4개로 구성되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.And two to four spaced apart areas between the rod-shaped common electrode and the pixel electrodes (horizontal portions) spaced apart from each other in the pixel area. 제 1 항에 있어서,The method of claim 1, 상기 판형상의 공통 전극과 화소 전극의 수평부 사이에 프린지 필드(fringe field)가 발생하고, 상기 막대형상의 공통 전극과 상기 화소 전극의 수평부 사이에 횡전계가 발생하는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판.A fringe field is generated between the plate-shaped common electrode and the horizontal portion of the pixel electrode, and a transverse electric field is generated between the rod-shaped common electrode and the horizontal portion of the pixel electrode. Array substrate for liquid crystal display device. 기판 상에 화소 영역을 정의하는 단계와;Defining a pixel region on the substrate; 상기 화소 영역의 일 측과 타 측에 교차 구성되는 게이트 배선과 데이터 배선과;Gate wiring and data wiring intersecting the one side and the other side of the pixel region; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor at an intersection point of the gate line and the data line; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 형성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 형성한 투명한 공통전극을 형성하는 단계와;Forming a transparent common electrode positioned in the pixel area, formed in a plate shape corresponding to a part of the pixel area, and formed in a plurality of rod shapes corresponding to the remaining area; 상기 공통전극의 상부에 위치하고, 가로 방향으로 위치한 다수의 막대 형상으로 구성된 투명한 화소 전극을 형성하는 단계Forming a transparent pixel electrode positioned on the common electrode and formed of a plurality of bar shapes positioned in a horizontal direction; 를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a transverse electric field type liquid crystal display device comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 게이트 배선과 동일층 동일물질로 구성되고, 상기 공통 전극의 일 측과 접촉하는 공통 배선을 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.And a common wiring made of the same material as the gate wiring and in contact with one side of the common electrode. 제 8 항에 있어서,The method of claim 8, 상기 게이트 배선과 공통 배선을 형성하는 물질은, 알루미늄(Al), 알루미늄합금(AlNd), 텅스텐(W), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 몰리텅스텐(MoW)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 하나 이상인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.Materials forming the common wiring with the gate wiring include aluminum (Al), aluminum alloy (AlNd), tungsten (W), copper (Cu), molybdenum (Mo), chromium (Cr), molybdenum (MoW), and the like. A method for manufacturing an array substrate for a transverse electric field type liquid crystal display device, characterized in that at least one selected from the group consisting of conductive metals. 제 7 항에 있어서,The method of claim 7, wherein 상기 막대 형상의 공통 전극 사이에 이와 평행하게 이격된 상기 화소 전극의 수평부가 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.And a horizontal portion of the pixel electrode spaced apart in parallel between the rod-shaped common electrodes. 제 10 항에 있어서,The method of claim 10, 상기 막대 형상의 공통 전극간 이격거리와, 상기 막대 형상의 공통 전극과 평행하게 이격된 화소 전극(수평부)간 이격거리는 18㎛~22㎛인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.The separation distance between the rod-shaped common electrodes and the pixel electrode (horizontal portion) spaced apart in parallel with the rod-shaped common electrode are 18 μm to 22 μm. Manufacturing method. 제 10 항에 있어서,The method of claim 10, 상기 막대 형상의 공통전극과 이와 이격된 화소 전극(수평부)간 이격영역이 상기 화소 영역 내에 2~4개로 구성되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.And 2 to 4 spaced apart areas between the rod-shaped common electrode and the pixel electrode (horizontal portion) spaced apart from the bar-shaped common electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 공통 전극과 화소 전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나로 형성된 횡전계 방식 액정표시장치용 어레이기판.And the common electrode and the pixel electrode are formed of one selected from a group of transparent conductive metals including indium tin oxide (ITO) and indium zinc oxide (IZO). 기판 상에 화소 영역을 정의하는 단계와; Defining a pixel region on the substrate; 상기 화소 영역에 위치하며, 화소 영역의 일부에 대응하여 판형상으로 형성하고, 나머지 영역에 대응하여 다수의 막대 형상으로 형성한 투명한 공통전극을 형성하는 단계와;Forming a transparent common electrode positioned in the pixel area, formed in a plate shape corresponding to a part of the pixel area, and formed in a plurality of rod shapes corresponding to the remaining area; 상기 화소 영역의 일 측에 위치하는 게이트 배선과, 게이트 배선에서 연장된 게이트 전극과, 상기 공통 전극과 접촉하는 공통배선을 형성하는 단계와;Forming a gate wiring positioned on one side of the pixel region, a gate electrode extending from the gate wiring, and a common wiring in contact with the common electrode; 상기 게이트 전극의 상부에 게이트 절연막을 사이에 두고 위치하는 액티브층과 오믹 콘택층을 형성하는 단계와;Forming an active layer and an ohmic contact layer on the gate electrode with a gate insulating layer interposed therebetween; 상기 오믹 콘택층과 접촉하면서 이격된 소스 전극과 드레인 전극과, 상기 소스 전극과 연결되고, 상기 게이트 배선과 교차하는 방향으로 위치한 데이터 배선을 형성하는 단계와;Forming a source electrode and a drain electrode spaced apart from and in contact with the ohmic contact layer, and a data line connected to the source electrode and positioned in a direction crossing the gate line; 상기 기판의 전면에 상기 드레인 전극을 노출하는 보호막을 형성하는 단계와;Forming a protective film exposing the drain electrode on an entire surface of the substrate; 상기 드레인 전극과 접촉하고, 상기 화소 영역에 위치하는 다수의 수평부와, 상기 수평부의 일측과 타측을 각각 연결하는 제 1 수직부와 제 2 수직부로 구성된 화소전극을 형성하는 단계Forming a pixel electrode in contact with the drain electrode, the pixel electrode including a plurality of horizontal parts positioned in the pixel region, and a first vertical part and a second vertical part connecting one side and the other side of the horizontal part, respectively; 를 포함하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a transverse electric field type liquid crystal display device comprising a. 제 14 항에 있어서,The method of claim 14, 상기 막대 형상의 공통 전극 사이에 이와 평행하게 이격된 상기 화소 전극의 수평부가 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.And a horizontal portion of the pixel electrode spaced apart in parallel between the rod-shaped common electrodes. 제 15 항에 있어서,The method of claim 15, 상기 막대 형상의 공통 전극간 이격거리와, 상기 막대 형상의 공통 전극과 평행하게 이격된 화소 전극(수평부)간 이격거리는 18㎛~22㎛인 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.The separation distance between the rod-shaped common electrodes and the pixel electrode (horizontal portion) spaced apart in parallel with the rod-shaped common electrode are 18 μm to 22 μm. Manufacturing method. 제 15 항에 있어서,The method of claim 15, 상기 막대 형상의 공통전극과 이와 이격된 화소 전극(수평부)간 이격영역이 상기 화소 영역 내에 2~4개로 구성되는 것을 특징으로 하는 횡전계 방식 액정표시장치용 어레이기판 제조방법.And two to four spaced apart areas between the rod-shaped common electrode and the pixel electrodes (horizontal portions) spaced apart from each other in the pixel area.
KR1020050129841A 2005-12-26 2005-12-26 An array substrate for in-plane switching mode LCD and method of fabricating of the same KR101217664B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129841A KR101217664B1 (en) 2005-12-26 2005-12-26 An array substrate for in-plane switching mode LCD and method of fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129841A KR101217664B1 (en) 2005-12-26 2005-12-26 An array substrate for in-plane switching mode LCD and method of fabricating of the same

Publications (2)

Publication Number Publication Date
KR20070068095A true KR20070068095A (en) 2007-06-29
KR101217664B1 KR101217664B1 (en) 2013-01-02

Family

ID=38366588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129841A KR101217664B1 (en) 2005-12-26 2005-12-26 An array substrate for in-plane switching mode LCD and method of fabricating of the same

Country Status (1)

Country Link
KR (1) KR101217664B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130038486A (en) * 2011-10-10 2013-04-18 엘지디스플레이 주식회사 Hybride type horizontal electric field liquid crystal display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100683146B1 (en) * 2000-12-29 2007-02-15 비오이 하이디스 테크놀로지 주식회사 Liquid display panel for removing after image
KR100829785B1 (en) * 2001-12-11 2008-05-16 엘지디스플레이 주식회사 In-Plane Switching Mode Liquid Crystal Display Device
KR100494708B1 (en) * 2002-03-27 2005-06-13 비오이 하이디스 테크놀로지 주식회사 Fringe field switching mode liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130038486A (en) * 2011-10-10 2013-04-18 엘지디스플레이 주식회사 Hybride type horizontal electric field liquid crystal display device

Also Published As

Publication number Publication date
KR101217664B1 (en) 2013-01-02

Similar Documents

Publication Publication Date Title
KR100594863B1 (en) A substrate for In-Plane switching mode LCD and method for fabricating of the same
KR100587217B1 (en) A substrate for IPS mode Liquid crystal display device and method for fabricating the same
KR101237791B1 (en) Array substrate for In-Plane switching mode LCD
KR20080037132A (en) An array substrate for in-plane switching mode lcd and method of fabricating of the same
KR20070121122A (en) Array substrate for in-plane switching mode lcd and the method for fabricating the same
KR101217661B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR20070069389A (en) Method of fabricating of an array substrate for in-plane switching mode lcd)
KR101275069B1 (en) Array substrate for fringe field switching mode liquid crystal display device
KR100961695B1 (en) An array substrate for In-Plane switching mode LCD and method of the same
KR100844003B1 (en) An array substrate for In-Plane switching mode LCD and method for fabricating the same
KR101217664B1 (en) An array substrate for in-plane switching mode LCD and method of fabricating of the same
KR100672215B1 (en) In-plane switching mode liquid crystal display device and manufacturing method of the same
KR20070063967A (en) An array substrate for in-plane switching mode lcd and method of fabricating of the same
KR101189144B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same
KR100839835B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR101142886B1 (en) An array substrate for IPS mode LCD and method of fabricating of the same
KR100887668B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR101213910B1 (en) Liquid crystal display device and method for fabricating of the same
KR101282898B1 (en) In-Plane Switching Mode Liquid Crystal Display Device and the method for fabricating thereof
KR101041613B1 (en) In-Plane switching mode LCD
KR100839836B1 (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR20050059810A (en) A substrate for in-plane switching mode lcd and method for fabricating of the same
KR100819866B1 (en) An array substrate for in-plane switching mode lcd and method of fabricating of the same
KR20030057027A (en) An array substrate for In-Plane switching mode LCD and the method for fabricating the same
KR101325980B1 (en) An array substrate for In-Plane switching mode LCD and method of fabricating of the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 7