KR20070066355A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20070066355A
KR20070066355A KR1020050127399A KR20050127399A KR20070066355A KR 20070066355 A KR20070066355 A KR 20070066355A KR 1020050127399 A KR1020050127399 A KR 1020050127399A KR 20050127399 A KR20050127399 A KR 20050127399A KR 20070066355 A KR20070066355 A KR 20070066355A
Authority
KR
South Korea
Prior art keywords
plasma display
time
reset
display panel
discharge
Prior art date
Application number
KR1020050127399A
Other languages
Korean (ko)
Inventor
조대식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050127399A priority Critical patent/KR20070066355A/en
Publication of KR20070066355A publication Critical patent/KR20070066355A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0216Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

A plasma display apparatus is provided to suppress an erroneous discharge by adjusting the number of reset pulses according to driving time of a plasma display panel. A plasma display apparatus includes a plasma display panel(100) and a driver(104). The plasma display panel includes sustain electrodes. The driver supplies a first number of reset pulses in a low gray scale sub-field of a frame, when the total driving time of the plasma display panel is a first time, to the sustain electrodes during a reset period for an initialization, and supplies a second number of reset pulses which are larger than the first number, in a second time which is longer than the first time.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도.1 is a view for explaining a plasma display device of the present invention.

도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도.2A to 2B are diagrams for explaining an example of a plasma display panel included in the plasma display device of the present invention.

도 3은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도.3 is a view for explaining an example of the operation of the plasma display device of the present invention;

도 4a 내지 도 4b는 리셋 기간에서의 구동부의 동작을 보다 상세히 설명하기 위한 도.4A to 4B are views for explaining in more detail the operation of the driver in the reset period.

도 5는 프레임의 복수의 서브필드 중 소정의 서브필드에서 유지 전극으로 공급되는 리셋 펄스의 개수를 증가시키는 방법의 일례에 대해 설명하기 위한 도.5 is a view for explaining an example of a method of increasing the number of reset pulses supplied to a sustain electrode in a predetermined subfield among a plurality of subfields of a frame.

도 6은 리셋 기간에서의 구동부의 동작의 또 다른 예를 설명하기 위한 도.Fig. 6 is a diagram for explaining another example of the operation of the driving unit in the reset period.

도 7은 리셋 펄스의 개수가 증가하는 경우에 구동 시간을 확보하는 방법의 일례에 대해 설명하기 위한 도.FIG. 7 is a diagram for explaining an example of a method for securing a driving time when the number of reset pulses increases. FIG.

도 8은 어드레스 기간에서 공급되는 스캔 펄스에 대해 보다 상세히 설명하기 위한 도.Fig. 8 is a diagram for explaining in detail the scan pulses supplied in the address period.

도 9는 연속된 두 개의 프레임 사이에 하나 이상의 리셋 펄스를 공급하는 방법의 일례를 설명하기 위한 도.9 illustrates an example of a method for supplying one or more reset pulses between two consecutive frames.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 플라즈마 디스플레이 패널 101 : 데이터 구동부100: plasma display panel 101: data driver

102 : 스캔 구동부 103 : 서스테인 구동부102: scan driver 103: sustain driver

104 : 구동부104: drive part

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 보다 상세하게는 리셋 기간에서 유지 전극으로 공급되는 리셋 펄스를 개선한 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display device, and more particularly, to a plasma display device (Plasma Display Apparatus) in which a reset pulse supplied to a sustain electrode in a reset period is improved.

일반적으로 플라즈마 디스플레이 장치는 복수의 전극들이 형성된 플라즈마 디스플레이 패널과 이러한 플라즈마 디스플레이 패널의 전극을 구동시키기 위한 구동부를 포함하여 이루어진다.In general, the plasma display apparatus includes a plasma display panel in which a plurality of electrodes are formed and a driving unit for driving the electrodes of the plasma display panel.

여기서, 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 방전 셀을 이루는 것으로, 방전 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 소량의 크세논(Xe)을 함유하는 방전 가스가 충진되어 있다. 이러한 방전 셀 들은 화상을 표시하기 위한 복수개의 픽셀(Pixel)을 이루는 것이다. 예컨대 적색(Red, R), 녹색(Green, G), 청색(Blue, B) 방전 셀이 모여 하나의 픽셀을 이루는 것이다.Here, in the plasma display panel, a partition wall formed between the front panel and the rear panel forms a discharge cell. In the discharge cell, neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and a small amount of The discharge gas containing xenon (Xe) is filled. These discharge cells constitute a plurality of pixels (Pixel) for displaying an image. For example, red (R), green (G), and blue (B) discharge cells gather to form one pixel.

그리고 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 방전 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.When the plasma display panel is discharged by a high frequency voltage, the discharge gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

이러한 플라즈마 디스플레이 패널에는 방전을 발생시키기 위한 구동 전압이 공급되고, 이러한 구동 전압에 의해 리셋 방전, 어드레스 방전, 서스테인 방전 등의 방전이 발생함으로써, 영상이 표시된다.The plasma display panel is supplied with a driving voltage for generating a discharge, and discharges such as reset discharge, address discharge, and sustain discharge are generated by the driving voltage, thereby displaying an image.

이러한 방전 들은 각각 고유한 방전 특성을 갖는다.These discharges each have unique discharge characteristics.

예를 들면, 서스테인 방전이 발생하기 위해서는 최소한 180V의 전압이 공급되어야 한다. 즉 서스테인 방전의 방전 개시 전압이 180V인 것이다. 또한, 어드레스 방전에서는 이후의 서스테인 기간에서 공급되는 서스테인 펄스에 의해 방전이 발생할 만큼의 벽 전하(Wall Charge)가 방전 셀 내에 형성되어야 한다.For example, a voltage of at least 180V must be supplied for sustain discharge to occur. That is, the discharge start voltage of the sustain discharge is 180V. In addition, in the address discharge, wall charges sufficient to cause a discharge by the sustain pulse supplied in the subsequent sustain period should be formed in the discharge cell.

한편, 플라즈마 디스플레이 패널의 구동 시간이 지속적으로 증가하게 되면, 방전을 발생시키기 위한 방전 개시 전압이 변하는 등 방전 특성이 변할 수 있다.On the other hand, when the driving time of the plasma display panel is continuously increased, the discharge characteristics such as the discharge start voltage for generating the discharge may be changed.

이에 따라, 방전이 불안정해지는 문제점이 발생한다. 심지어는 방전이 발생하여할 방전 셀 내에서 방전이 발생하지 않거나 방전이 발생하지 말아야 할 방전 셀 내에 방전이 발생하는 등의 오방전이 발생한다.This causes a problem that the discharge becomes unstable. Even discharge occurs due to discharge occurring within the discharge cell to be discharged or discharge occurring within the discharge cell in which discharge should not occur.

상술한 문제점을 해결하기 위한 본 발명은, 방전을 발생시키기 위한 방전 개시 전압이 변하는 등 방전 특성이 변하더라도 방전을 안정시킬 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a plasma display apparatus capable of stabilizing discharge even when discharge characteristics change, such as a change in discharge start voltage for generating a discharge.

상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 유지 전극이 형성된 플라즈마 디스플레이 패널과, 상기 플라즈마 디스플레이 패널의 총 구동시간이 제 1 시간인 경우에는 프레임에 포함된 복수의 서브필드 중 저 계조 서브필드에서 제 1 개수의 리셋 펄스를 초기화를 위한 리셋 기간에서 상기 유지 전극으로 공급하고, 상기 제 1 시간과 보다 긴 제 2 시간인 경우에는 제 1 개수보다 많은 제 2 개수의 리셋 펄스를 공급하는 구동부를 포함하는 것이 바람직하다.The plasma display device according to the present invention for achieving the above object is a low gray scale subfield among a plurality of subfields included in a frame when the plasma display panel having the sustain electrode and the total driving time of the plasma display panel is the first time. The driving unit for supplying a first number of reset pulses to the sustain electrode in the reset period for initialization, and supplies a second number of reset pulses more than the first number when the first time and the second time longer than the first number. It is preferable to include.

또한, 상기 저 계조 서브필드는 상기 프레임에 포함된 복수의 서브필드 중 계조 가중치가 가장 낮은 서브필드부터 계조 가중치가 증가하는 순서로 3번째 서브필드까지의 서브필드 중 적어도 어느 하나의 서브필드인 것을 특징으로 한다.The low gray level subfield may be at least one subfield among the subfields up to the third subfield in order of increasing gray level weight among the plurality of subfields included in the frame. It features.

또한, 상기 제 2 개수는 2개 이상 3개 이하인 것을 특징으로 한다.The second number may be two or more and three or less.

또한, 상기 구동부는 상기 제 1 시간인 경우에는 상기 프레임에 포함된 복수의 서브필드 중 하나 이상의 서브필드에서 제 1 폭의 스캔 펄스를 리셋 기간 이후의 어드레스 기간에서 상기 유지 전극으로 공급하고, 상기 제 2 시간인 경우에는 제 1 폭보다 더 좁은 제 2 폭의 스캔 펄스를 공급하는 것을 특징으로 한다.The driving unit supplies a scan pulse of a first width to the sustain electrode in an address period after a reset period in one or more subfields of the plurality of subfields included in the frame when the first time is reached. In the case of 2 hours, a scan pulse of a second width narrower than the first width is supplied.

또한, 상기 제 1 폭과 제 2 폭의 차이는 10㎲(마이크로 초)이상 100㎲(마이크로 초)이하인 것을 특징으로 한다.In addition, the difference between the first width and the second width is characterized in that less than 10 microseconds (microseconds) 100 microseconds (microseconds).

또한, 상기 제 1 폭과 제 2 폭의 차이는 대략 80㎲(마이크로 초)인 것을 특징으로 한다.In addition, the difference between the first width and the second width is characterized in that approximately 80 microseconds (microseconds).

또한, 상기 구동부는 상기 제 2 시간인 경우 상기 프레임의 복수의 서브필드 중 계조 가중치가 가장 높은 서브필드의 서스테인 기간 이후부터 그 프레임의 첫 번째 서브필드의 리셋 기간 이전 사이까지의 기간에서, 상기 유지 전극으로 제 3 개수의 리셋 펄스를 공급하는 것을 특징으로 한다.In the second time period, the driver maintains the sustain period in a period from the sustain period of the subfield having the highest gray scale weight among the plurality of subfields of the frame to before the reset period of the first subfield of the frame. A third number of reset pulses is supplied to the electrode.

또한, 상기 제 3 개수는 1개 이상 4개 이하인 것을 특징으로 한다.The third number may be one or more and four or less.

이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치의 구성을 상세히 살펴보면 다음과 같다.Hereinafter, the configuration of the plasma display device of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 플라즈마 디스플레이 장치를 설명하기 위한 도면이다.1 is a view for explaining a plasma display device of the present invention.

도 1을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100)과, 구동부(104)를 포함한다.Referring to FIG. 1, the plasma display apparatus of the present invention includes a plasma display panel 100 and a driver 104.

구동부(100)는 플라즈마 디스플레이 패널(100)에 형성되는 전극에 따라 데이터 구동부(101)와 스캔 구동부(102)와 서스테인 구동부(103)를 포함하는 것이 바람직하다.The driver 100 preferably includes a data driver 101, a scan driver 102, and a sustain driver 103 according to electrodes formed on the plasma display panel 100.

여기서, 플라즈마 디스플레이 패널의 일례를 첨부된 도 2a 내지 도 2b를 결부하여 살펴보면 다음과 같다.Here, an example of the plasma display panel will be described with reference to FIGS. 2A to 2B.

도 2a 내지 도 2b는 본 발명의 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 일례에 대해 설명하기 위한 도면이다.2A to 2B are views for explaining an example of the plasma display panel included in the plasma display device of the present invention.

먼저, 도 2a를 살펴보면 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시 면인 전면 기판(201)에 유지 전극(202)이 형성된 전면 패널(200) 및 배면을 이루는 후면 기판(211) 상에 전술한 유지 전극(202)과 교차되도록 어드레스 전극(213)이 형성된 후면 패널(210)이 일정거리를 사이에 두고 나란하게 결합된다.First, referring to FIG. 2A, the plasma display panel includes a front panel 200 having a storage electrode 202 formed on a front substrate 201, which is a display surface on which an image is displayed, and a storage electrode (described above) on a rear substrate 211. The rear panel 210 having the address electrode 213 formed to intersect the 202 is coupled side by side with a predetermined distance therebetween.

전면 패널(200)은 방전 공간, 즉 방전 셀(Cell)에서 상호 방전시키고 방전 셀의 발광을 유지하기 위한 유지 전극(202)이 복수개로 포함된다.The front panel 200 includes a plurality of sustain electrodes 202 for discharging each other in a discharge space, that is, a discharge cell and maintaining light emission of the discharge cell.

유지 전극(202)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체 층(203)에 의해 덮혀지고, 상부 유전체 층(203) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(204)이 형성된다.The sustain electrode 202 is covered by one or more top dielectric layers 203 that limit the discharge current and insulate the electrode pairs, and a protective layer 204 on the top of the top dielectric layer 203 to facilitate discharge conditions. ) Is formed.

이러한 보호 층(204)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(203) 상부에 증착하는 방법 등을 통해 형성된다.The protective layer 204 is formed through a method of depositing a material such as magnesium oxide (MgO) over the upper dielectric layer 203.

후면 패널(210)은 복수개의 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(또는 웰 타입)의 격벽(212)을 포함한다. 또한, 데이터 펄스를 공급하기 위한 다수의 어드레스 전극(213)이 배치된다.The rear panel 210 includes a plurality of discharge spaces, that is, barrier ribs 212 of stripe type (or well type) for partitioning the discharge cells. In addition, a plurality of address electrodes 213 are provided for supplying data pulses.

여기서, 격벽에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214), 바람직하게는 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성된다.Here, in the discharge cells partitioned by the partition walls, the phosphor layer 214 that emits visible light for image display upon address discharge, preferably red (R), green (G), and blue (Blue :) B) a phosphor layer is formed.

그리고 어드레스 전극(213)과 형광체 층(214) 사이에는 어드레스 전극(213)을 절연시키기 위한 하부 유전체 층(215)이 형성된다.A lower dielectric layer 215 is formed between the address electrode 213 and the phosphor layer 214 to insulate the address electrode 213.

여기서, 유지 전극(202)에 대해 보다 상세히 살펴보면 다음 도 2b와 같다.Here, the sustain electrode 202 will be described in more detail with reference to FIG. 2B.

여기, 도 2b에서는 도 2a의 영역 A에서와 같이 전면 기판(201)과 상부 유전체 층(203) 사이에 유지 전극(202)이 형성된 것으로 설명하기로 한다.Here, in FIG. 2B, the sustain electrode 202 is formed between the front substrate 201 and the upper dielectric layer 203 as in region A of FIG. 2A.

도 2b를 살펴보면, 본 발명의 플라즈마 디스플레이 패널의 유지 전극(202)은 스캔 전극(202Y)과 서스테인 전극(202Z)을 포함할 수 있다.Referring to FIG. 2B, the sustain electrode 202 of the plasma display panel of the present invention may include a scan electrode 202Y and a sustain electrode 202Z.

이러한 스캔 전극(202Y)과 서스테인 전극(202Z)은 면 방전을 발생시키기 위해 형성되는 것으로서, 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율의 확보를 위해 투명한 ITO 물질로 형성된 투명 전극(202Ya, 202Za)과 불투명 금속재질로 제작된 버스 전극(202Yb, 202Zb)을 포함하여 이루어지는 것이 바람직하다.The scan electrode 202Y and the sustain electrode 202Z are formed to generate surface discharge. The transparent electrode 202Ya is formed of a transparent ITO material to emit light generated in the discharge cell to the outside and to secure driving efficiency. , 202Za and bus electrodes 202Yb and 202Zb made of an opaque metal material.

이와 같이, 스캔 전극(202Y)과 서스테인 전극(202Z)이 투명 전극(202Ya, 202Za)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.As such, the reason why the scan electrode 202Y and the sustain electrode 202Z include the transparent electrodes 202Ya and 202Za is to allow the visible light generated in the discharge cells to be effectively emitted when emitted to the outside of the plasma display panel. For that.

아울러, 스캔 전극(202Y)과 서스테인 전극(202Z)이 버스 전극(202Yb, 202Zb)을 포함하도록 하는 이유는, 스캔 전극(202Y)과 서스테인 전극(202Z)이 투명 전극(202Ya, 202Za)만을 포함하는 경우에는 투명 전극(202Ya, 202Za)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202Ya, 202Za)의 낮은 전기 전도도를 보상하기 위해서이다.In addition, the reason why the scan electrode 202Y and the sustain electrode 202Z include the bus electrodes 202Yb and 202Zb is that the scan electrode 202Y and the sustain electrode 202Z include only the transparent electrodes 202Ya and 202Za. In this case, the driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202Ya and 202Za is relatively low, so as to compensate for the low electrical conductivity of the transparent electrodes 202Ya and 202Za which can cause such a reduction in the driving efficiency. to be.

여기 도 2a 내지 도 2b에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 2a 내지 도 2b의 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 상부 유전체 층(203) 및 하부 유전체 층(215)이 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(203) 및 하부 유전체 층(215) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.2A to 2B, only one example of the plasma display panel of the present invention is shown and described, and the present invention is not limited to the plasma display panel having the structure of FIGS. 2A to 2B. For example, although only the case where the upper dielectric layer 203 and the lower dielectric layer 215 are one layer is illustrated, at least one or more of the upper dielectric layer 203 and the lower dielectric layer 215 may be a plurality of layers. It is also possible to form a layer of.

즉, 본 발명의 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 유지 전극(202), 보다 바람직하게는 도 2b에서와 같이 스캔 전극(202Y)과 서스테인 전극(202Z)을 포함하는 유지 전극(202)이 형성된 것이고, 그 이외의 조건은 무방한 것이다.That is, the plasma display panel that can be applied to the plasma display device of the present invention includes the sustain electrode 202, more preferably the sustain electrode 202 including the scan electrode 202Y and the sustain electrode 202Z as shown in FIG. 2B. This is formed, and other conditions are acceptable.

다음, 도 2a 내지 도 2b에 대한 설명을 마무리 하고, 다시 도 1에 대해 설명하기로 한다.Next, the description of FIG. 2A to FIG. 2B will be finished, and FIG. 1 will be described again.

구동부(104)는 초기화를 위한 리셋 기간에서 플라즈마 디스플레이 패널의 유지 전극, 바람직하게는 스캔 전극(Y)에 리셋 펄스를 공급한다. 아울러, 플라즈마 디스플레이 패널의 총 구동시간이 제 1 시간인 경우, 예를 들어 1000시간 미만인 경우에는 프레임에 포함된 복수의 서브필드 중 저 계조 서브필드에서 제 1 개수의 리셋 펄스를 공급하고, 이러한 제 1 시간 보다 긴 제 2 시간인 경우, 예를 들어 1000시간 이상인 경우에는 제 1 개수보다 많은 제 2 개수의 리셋 펄스를 공급한다.The driver 104 supplies a reset pulse to the sustain electrode, preferably the scan electrode Y, of the plasma display panel in the reset period for initialization. In addition, when the total driving time of the plasma display panel is the first time, for example, less than 1000 hours, the first number of reset pulses is supplied from the low gray level subfield among the plurality of subfields included in the frame. In the case of the second time longer than 1 hour, for example, 1000 hours or more, a second number of reset pulses larger than the first number is supplied.

더욱 바람직하게는, 앞서 설명한 제 1 개수의 리셋 펄스와 제 2 개수의 리셋 펄스를 구동부(104)의 스캔 구동부(102)가 스캔 전극(Y)으로 공급하는 것이다.More preferably, the scan driver 102 of the driver 104 supplies the first number of reset pulses and the second number of reset pulses to the scan electrode Y.

여기서, 구동부(104)에 포함된 데이터 구동부(101)는 플라즈마 디스플레이 패널에 형성된 어드레스 전극(X)에 소정의 구동 전압을 인가할 수 있다.Here, the data driver 101 included in the driver 104 may apply a predetermined driving voltage to the address electrode X formed in the plasma display panel.

이러한, 본 발명의 플라즈마 디스플레이 장치는 서스테인 기간에서 유지 전극, 바람직하게는 스캔 전극(Y)으로 제 1 개수의 리셋 펄스와 제 2 개수의 리셋 펄스를 인가하는 것 이외에, 어드레스 기간에서 스캔 전극(Y)으로 부극성 스캔 전압(-Vy)의 스캔 펄스를 스캔 전극(Y)으로 인가하고, 아울러 서스테인 기간에서 유지 전극, 바람직하게는 스캔 전극(Y) 및/또는 서스테인 전극(Z)으로 서스테인 펄스를 인가하는 등 다양한 동작의 수행이 가능하다.Such a plasma display apparatus of the present invention, in addition to applying the first number of reset pulses and the second number of reset pulses to the sustain electrode, preferably the scan electrode Y in the sustain period, scan electrode Y in the address period. A scan pulse of the negative scan voltage (-Vy) is applied to the scan electrode (Y), and a sustain pulse is applied to the sustain electrode, preferably the scan electrode (Y) and / or the sustain electrode (Z) in the sustain period. It is possible to perform various operations such as applying.

이러한, 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 첨부된 도 3을 결부하여 살펴보면 다음과 같다.An example of the operation of the plasma display apparatus of the present invention will be described with reference to FIG. 3.

도 3은 본 발명의 플라즈마 디스플레이 장치의 동작의 일례를 상세히 설명하기 위한 도면이다.3 is a view for explaining an example of the operation of the plasma display device of the present invention in detail.

도 3을 살펴보면, 본 발명의 플라즈마 디스플레이 장치에서 구동부(104), 바람직하게는 스캔 구동부(102)는 리셋 기간에서 리셋 펄스를 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급한다.Referring to FIG. 3, in the plasma display device of the present invention, the driver 104, preferably the scan driver 102, supplies a reset pulse to the sustain electrode, preferably the scan electrode Y in the reset period.

이러한, 리셋 펄스는 셋업 기간에서의 상승 램프(Ramp-Up) 파형과 셋다운 기간에서의 하강 램프(Ramp-Down) 파형을 포함한다.This reset pulse includes a ramp-up waveform in the setup period and a ramp-down waveform in the set-down period.

여기서, 리셋 펄스가 공급되는 경우에는 먼저, 상승 램프 파형에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓이게 된다.Here, when the reset pulse is supplied, first, a weak dark discharge, that is, a set-up discharge occurs in the discharge cell by the rising ramp waveform. This setup discharge causes a certain amount of wall charges to accumulate in the discharge cell.

또한, 상승 램프 파형에 의한 방전 이후에 하강 램프(Ramp-Down) 파형에 의한 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 이전의 셋업 방전에 의해 방전 셀 내에 쌓여있던 벽 전하의 일부가 소거되어 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.In addition, after the discharge by the rising ramp waveform, a weak erase discharge, that is, a set-down discharge, occurs by the ramp-down waveform. This set-down discharge erases a part of the wall charges accumulated in the discharge cell by the previous setup discharge, and the wall charges such that the address discharge can be stably generated in the discharge cell remain uniformly.

이러한 리셋 기간에서는 플라즈마 디스플레이 패널의 총 구동시간에 따라 유 지 전극, 바람직하게는 스캔 전극(Y)으로 공급되는 리셋 펄스의 개수가 가변될 수 있다. 예를 들면, 플라즈마 디스플레이 패널의 총 구동 시간이 증가하면 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급되는 리셋 펄스의 개수가 증가된다. 이에 대해서는 도 4a 내지 도 4b이후에서 보다 상세히 설명하도록 한다.In this reset period, the number of reset pulses supplied to the sustain electrode, preferably the scan electrode Y may vary according to the total driving time of the plasma display panel. For example, as the total driving time of the plasma display panel increases, the number of reset pulses supplied to the sustain electrode, preferably the scan electrode Y, increases. This will be described in more detail later with reference to FIGS. 4A to 4B.

이러한, 리셋 기간 이후의 어드레스 기간에서는 스캔 기준 전압(Vsc) 및 이러한 스캔 기준 전압(Vsc)으로부터 하강하는 부극성 스캔 펄스(Scan)의 전압(-Vy)을 스캔 전극(Y)에 인가할 수 있다. 바람직하게는 스캔 구동부(102)가 스캔 기준 전압(Vsc) 및 부극성 스캔 펄스의 전압(-Vy)을 인가한다.In the address period after the reset period, the scan reference voltage Vsc and the voltage (-Vy) of the negative scan pulse Scan falling from the scan reference voltage Vsc may be applied to the scan electrode Y. . Preferably, the scan driver 102 applies the scan reference voltage Vsc and the voltage of the negative scan pulse (-Vy).

아울러, 부극성 스캔 펄스의 전압(-Vy)을 스캔 전극(Y)으로 인가할 때, 이에 대응되게 어드레스 전극(X)에는 데이터 펄스의 전압(Vd)을 공급할 수 있다. 바람직하게는 데이터 구동부(101)가 데이터 펄스의 전압(Vd)을 인가하는 것이다.In addition, when the voltage (-Vy) of the negative scan pulse is applied to the scan electrode Y, the voltage Vd of the data pulse may be supplied to the address electrode X correspondingly. Preferably, the data driver 101 applies the voltage Vd of the data pulse.

아울러, 서스테인 구동부(103)는 어드레스 기간에서 서스테인 전극(Z)의 간섭으로 인한 오방전의 발생을 방지하기 위해 어드레스 기간에서 서스테인 전극(Z)에 소정의 서스테인 바이어스 전압(Vzb)을 인가할 수 있다.In addition, the sustain driver 103 may apply a predetermined sustain bias voltage Vzb to the sustain electrode Z in the address period in order to prevent the occurrence of an erroneous discharge due to the interference of the sustain electrode Z in the address period.

이러한, 어드레스 기간에서는 부극성 스캔 펄스의 전압(-Vy)과 데이터 펄스의 전압(Vd) 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 펄스의 전압(Vd)이 인가되는 방전 셀 내에는 어드레스 방전이 발생된다.In the address period, the voltage difference between the voltage of the negative scan pulse (-Vy) and the voltage of the data pulse (Vd) and the wall voltage caused by the wall charges generated in the reset period are added to the voltage Vd of the data pulse. An address discharge is generated in the discharge cell applied.

이러한, 어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 펄스의 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된 다.In such a discharge cell selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs of the sustain pulse is applied.

이러한, 어드레스 기간 이후의 서스테인 기간에서 구동부(104)는 유지 전극, 즉 스캔 전극(Y) 및/또는 서스테인 전극(Z)에 서스테인 펄스(SUS)를 인가한다.In the sustain period after the address period, the driving unit 104 applies a sustain pulse SUS to the sustain electrode, that is, the scan electrode Y and / or the sustain electrode Z. FIG.

여기서, 서스테인 펄스(SUS)가 스캔 전극(Y) 및/또는 서스테인 전극(Z)으로 공급되는 경우에는 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 펄스(SUS)의 서스테인 전압(Vs)이 더해지면서 매 서스테인 펄스(SUS)가 인가될 때 마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다. 이에 따라, 플라즈마 디스플레이 패널 상에 소정의 영상이 구현되는 것이다.Here, when the sustain pulse SUS is supplied to the scan electrode Y and / or the sustain electrode Z, the discharge cell selected by the address discharge is the wall voltage in the discharge cell and the sustain voltage Vs of the sustain pulse SUS. ) Is added and sustain discharge, that is, display discharge, occurs between the scan electrode Y and the sustain electrode Z every time the sustain pulse SUS is applied. Accordingly, a predetermined image is implemented on the plasma display panel.

여기서, 전술한 리셋 기간에서의 구동부의 동작을 보다 상세히 살펴보면 다음과 같다.Here, the operation of the driving unit in the above-described reset period will be described in more detail.

도 4a 내지 도 4b는 리셋 기간에서의 구동부의 동작을 보다 상세히 설명하기 위한 도면이다.4A to 4B are diagrams for explaining in more detail the operation of the driver in the reset period.

먼저, 도 4a를 살펴보면, (a)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우의 리셋 펄스가 나타나 있고, (b)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우 리셋 펄스가 나타나 있다.First, referring to FIG. 4A, (a) shows a reset pulse when the total driving time of the plasma display panel is the first time, and (b) shows a reset pulse when the total driving time of the plasma display panel is the second time. Is shown.

(a)와 (b)의 리셋 펄스를 비교하면, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우에는 제 1 개수의 리셋 펄스, 즉 하나의 리셋 펄스(제 1 리셋 펄스)만을 사용하고, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간 보다 긴 제 2 시간인 경우에는 제 2 개수의 리셋 펄스, 즉 두 개의 리셋 펄스(제 2 리셋 펄스와 제 3 리셋 펄스)를 사용한다.Comparing the reset pulses of (a) and (b), when the total driving time of the plasma display panel is the first time, only the first number of reset pulses, that is, one reset pulse (first reset pulse), is used. When the total driving time of the plasma display panel is a second time longer than the first time, a second number of reset pulses, that is, two reset pulses (second reset pulse and third reset pulse) are used.

여기서, 제 1, 2, 3 리셋 펄스는 각각 제 1 전압(V1, V1′)부터 제 2 전압(V2, V2′)까지 급속히 상승한 이후에, 제 2 전압(V2, V2′)부터 제 3 전압(V3, V3′)까지 소정의 기울기로 점진적으로 상승하는 파형이다. 이러한 리셋 펄스에 대해서는 앞서 상세히 설명하였으므로 중복되는 설명은 생략하기로 한다.Here, the first, second, and third reset pulses rapidly rise from the first voltages V1 and V1 'to the second voltages V2 and V2', respectively, and then from the second voltages V2 and V2 'to the third voltage. The waveform gradually rises to a predetermined slope up to (V3, V3 '). Since the reset pulse has been described in detail above, redundant description thereof will be omitted.

다음, 도 4b를 살펴보면 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우에는 하나의 리셋 펄스, 즉 제 1 리셋 펄스만을 사용하고, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간 보다 긴 제 2 시간인 경우에는 세 개의 리셋 펄스, 즉 제 2 리셋 펄스와 제 3 리셋 펄스와 제 4 리셋 펄스를 사용한다.Next, referring to FIG. 4B, when the total driving time of the plasma display panel is the first time, only one reset pulse, that is, the first reset pulse is used, and the second driving time of which the total driving time of the plasma display panel is longer than the first time. In this case, three reset pulses, that is, a second reset pulse, a third reset pulse and a fourth reset pulse, are used.

이상의 도 4a 내지 도 4b에서와 같이 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간 보다 긴 제 2 시간인 경우에 리셋 기간에서 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급되는 리셋 펄스의 개수, 즉 제 2 개수는 2개 이상 3개 이하인 것이 바람직하다.4A to 4B, when the total driving time of the plasma display panel is the second time longer than the first time, the number of reset pulses supplied to the sustain electrode, preferably the scan electrode Y in the reset period, That is, it is preferable that 2nd number is two or more and three or less.

이와 같이, 제 2 개수, 즉 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간 보다 긴 제 2 시간인 경우에 공급되는 리셋 펄스의 개수를 2개 이상 3개 이하로 설정한 이유는 오방전의 발생을 억제하면서도 구동시간이 과도하게 증가하는 것을 방지하기 위해서이다. 예를 들면, 4개 이상의 리셋 펄스를 유지 전극으로 공급하는 경우에는 하나의 서브필드 내에서 리셋 기간의 길이가 과도하게 길어짐으로 인해 전체 구동 시간이 부족해지기 때문이다.As described above, the reason why the number of reset pulses supplied when the second number, that is, the total driving time of the plasma display panel is longer than the first time, is set to two or more and three or less prevents the occurrence of false discharge. In order to prevent excessive increase in driving time. For example, when four or more reset pulses are supplied to the sustain electrode, the entire driving time is insufficient due to an excessively long reset period in one subfield.

이러한, 도 4b의 경우는 도 4a의 경우와 비교하여 리셋 펄스의 개수가 증가 한 것으로, 그 이외는 실질적으로 동일하므로 더 이상의 중복되는 설명은 생략하기로 한다.In the case of FIG. 4B, the number of reset pulses is increased as compared with the case of FIG. 4A, and since the rest pulses are substantially the same, further descriptions thereof will be omitted.

이와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 더 긴 제 2 시간인 경우에 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급하는 리셋 펄스의 개수를 증가시키는 이유는 플라즈마 디스플레이 패널의 총 구동시간이 증가함에 따라 방전 개시 전압이 낮아지는 등 방전 특성이 변하기 때문이다.As such, when the total driving time of the plasma display panel is the second longer time, the reason for increasing the number of reset pulses supplied to the sustain electrode, preferably the scan electrode Y is that the total driving time of the plasma display panel is increased. This is because the discharge characteristics change as the discharge start voltage decreases with increasing.

예를 들면, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간에 비해 상대적으로 긴 제 2 시간인 경우에 방전 개시 전압이 낮아진다. 이에 따라, 리셋 방전, 어드레스 방전, 서스테인 방전의 세기가 과도하게 강해지게 되고 이에 따라 방전이 불안정해지고, 이에 따라 방전 이후의 방전 셀 내의 벽 전하(Wall Charge)의 분포가 불안정해진다.For example, the discharge start voltage is lowered when the total driving time of the plasma display panel is a second time that is relatively longer than the first time. As a result, the intensity of the reset discharge, the address discharge, and the sustain discharge becomes excessively strong, thereby making the discharge unstable, thereby unstable the distribution of the wall charges in the discharge cells after the discharge.

이러한, 경우에 초기화를 위한 리셋 기간에서 복수개의 리셋 펄스를 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급하게 되면 불안정한 방전에 따라 불안정해진 방전 셀 내에서의 벽 전하의 분포가 고르게 된다.In such a case, when a plurality of reset pulses are supplied to the sustain electrode, preferably the scan electrode Y in the reset period for initialization, the distribution of the wall charges in the unstable discharge cells due to unstable discharge becomes even.

이에 따라, 방전이 발생하여할 방전 셀 내에서 방전이 발생하지 않거나 방전이 발생하지 말아야 할 방전 셀 내에 방전이 발생하는 등의 오방전의 발생이 억제된다.As a result, the occurrence of erroneous discharges such as discharge does not occur in the discharge cells to be generated or discharge cells are not generated in the discharge cells that should not occur.

이상에서 상세히 설명한 바와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 긴 제 2 시간인 경우에 유지 전극에 공급되는 리셋 펄스의 개수를 증가시키는 경우에, 프레임에 포함된 복수의 서브필드 중 저 계조 서브필드에 서 유지 전극으로 공급되는 리셋 펄스의 개수를 증가시키는 것이 더욱 바람직한데, 이에 대해 첨부된 도 5를 참조하여 살펴보면 다음과 같다.As described in detail above, when the number of reset pulses supplied to the sustain electrode is increased when the total driving time of the plasma display panel is the second time longer than the first time, the plurality of subfields included in the frame It is more preferable to increase the number of reset pulses supplied to the sustain electrode in the low gray level subfield, which will be described with reference to FIG. 5.

도 5는 프레임의 복수의 서브필드 중 저 계조 서브필드에서 유지 전극으로 공급되는 리셋 펄스의 개수를 증가시키는 방법의 일례에 대해 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining an example of a method of increasing the number of reset pulses supplied to a sustain electrode in a low gray level subfield among a plurality of subfields of a frame.

도 5를 살펴보면, 프레임에 포함된 서브필드 중에서 저 계조 서브필드에서는 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 더 긴 제 2 시간인 경우에 유지 전극으로 공급되는 리셋 펄스의 개수를 복수개로 하고, 저 계조 서브필드를 제외한 나머지 서브필드에서는 플라즈마 디스플레이 패널의 총 구동 시간에 관계없이 리셋 펄스의 개수를 1개로 일정하게 유지한다.Referring to FIG. 5, in the low gray level subfield among the subfields included in the frame, when the total driving time of the plasma display panel is the second time longer than the first time, the number of reset pulses supplied to the sustain electrode is a plurality. In the remaining subfields except the low gray level subfield, the number of reset pulses is kept constant as one regardless of the total driving time of the plasma display panel.

예를 들면, 여기 도 5와 같이 하나의 프레임(Frame)이 총 12개의 서브필드를 포함하는 경우에, 이러한 12개의 서브필드 중 계조 가중치가 상대적으로 낮은 제 1, 2, 3, 4, 5, 6 서브필드를 저 계조 서브필드로 설정하고, 이러한 제 1, 2, 3, 4, 5, 6 서브필드에서 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 긴 제 2 시간인 경우에 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급되는 리셋 펄스의 개수를 2개(제 2 리셋 펄스와 제 3 리셋 펄스)로 설정하고, 나머지 서브필드, 즉 제 7, 8, 9, 10, 11, 12 서브필드에서는 리셋 펄스의 개수를 1개로 유지한다.For example, in the case where one frame includes a total of 12 subfields as shown in FIG. 5, the first, second, third, fourth, fifth, fifth, and fifth grayscale weights among the twelve subfields are relatively low. The sustain electrode when the six subfields are set to the low gray level subfield and the total driving time of the plasma display panel in the first, second, third, fourth, fifth, and sixth subfields is the second time longer than the first time; Preferably, the number of reset pulses supplied to the scan electrode Y is set to two (the second reset pulse and the third reset pulse), and the remaining subfields, i.e., the seventh, eighth, nineth, tenth, eleven, and twelve. In the subfield, the number of reset pulses is kept at one.

이와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우에 리셋 펄스의 개수를 증가시키는 저 계조 서브필드는 프레임에 포함된 복수의 서브 필드 중 계조 가중치가 가장 낮은 서브필드부터 계조 가중치가 증가하는 순서로 3번째 서브필드까지의 서브필드 중 적어도 어느 하나의 서브필드인 것이 바람직하다.As described above, when the total driving time of the plasma display panel is the second time, the low gray level subfield increasing the number of reset pulses increases from the subfield having the lowest gray weight among the plurality of subfields included in the frame. At least one of the subfields up to the third subfield is preferable.

이렇게, 플라즈마 디스플레이 패널의 총 구동 시간이 증가하는 경우에 계조 가중치가 상대적으로 낮은 서브필드에서 유지 전극으로 공급되는 리셋 펄스의 개수를 증가시키는 이유는, 계조 가중치가 낮은 서브필드는 서스테인 기간에서 유지 전극으로 공급되는 서스테인 펄스의 개수가 상대적으로 더 적기 때문에 방전이 불안정해질 가능성이 더욱 크기 때문이다.As such, when the total driving time of the plasma display panel increases, the number of reset pulses supplied to the sustain electrode is increased in a subfield having a relatively low gray scale weight. This is because discharge is more likely to be unstable because the number of sustain pulses supplied to the transistor is relatively small.

이와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 증가함에 따라 유지 전극에 공급되는 리셋 펄스의 개수를 증가시키는 본 발명에 따른 구동부의 동작의 또 다른 예에 대해 살펴보면 다음과 같다.As described above, another example of the operation of the driving unit according to the present invention increases the number of reset pulses supplied to the sustain electrode as the total driving time of the plasma display panel increases.

도 6은 리셋 기간에서의 구동부의 동작의 또 다른 예를 설명하기 위한 도면이다.6 is a view for explaining another example of the operation of the driver in the reset period.

도 6을 살펴보면, (a)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우의 리셋 펄스가 나타나 있고, (b)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우 리셋 펄스가 나타나 있고 아울러, (c)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 3 시간인 경우 리셋 펄스가 나타나 있다.Referring to FIG. 6, (a) shows a reset pulse when the total driving time of the plasma display panel is the first time, and (b) shows a reset pulse when the total driving time of the plasma display panel is the second time. In addition, (c) shows a reset pulse when the total driving time of the plasma display panel is the third time.

(a), (b), (C)의 리셋 펄스를 비교하면, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우에는 제 1 개수의 리셋 펄스, 즉 하나의 리셋 펄스(제 1 리셋 펄스)만을 사용하고, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시 간 보다 긴 제 2 시간인 경우에는 제 2 개수의 리셋 펄스, 즉 두 개의 리셋 펄스(제 2 리셋 펄스와 제 3 리셋 펄스)를 사용한다.Comparing the reset pulses of (a), (b), (C), when the total driving time of the plasma display panel is the first time, the first number of reset pulses, that is, one reset pulse (first reset pulse) Only, and when the total driving time of the plasma display panel is a second time longer than the first time, a second number of reset pulses, that is, two reset pulses (second reset pulse and third reset pulse) are used. .

아울러, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간 보다 긴 제 3 시간인 경우에는 제 3 개수의 리셋 펄스, 즉 세 개의 리셋 펄스(제 4 리셋 펄스, 제 5 리셋 펄스 및 제 6 리셋 펄스)를 사용한다.In addition, when the total driving time of the plasma display panel is a third time longer than the second time, a third number of reset pulses, that is, three reset pulses (fourth reset pulse, fifth reset pulse, and sixth reset pulse) may be used. use.

이와 같이, 임계 시간을 복수개로 미리 설정하고 플라즈마 디스플레이 패널의 총 구동 시간이 미리 설정해 놓은 임계 시간을 넘는 경우에 차례로 리셋 펄스의 개수를 증가시키는 것도 가능하다.As described above, the number of reset pulses may be increased in order when a plurality of threshold times are set in advance and the total driving time of the plasma display panel exceeds a preset threshold time.

한편, 플라즈마 디스플레이 패널의 총 구동 시간이 증가하는 경우에 리셋 펄스의 개수를 증가시키면 증가하는 리셋 펄스에 의해 구동 시간의 확보가 어려워진다. 이러한 문제를 해결하기 위해 어드레스 기간의 길이를 줄일 수 있다. 이에 대해 첨부된 도 7 내지 도 8을 참조하여 살펴보면 다음과 같다.On the other hand, in the case where the total driving time of the plasma display panel increases, increasing the number of reset pulses makes it difficult to secure the driving time due to the increasing reset pulses. In order to solve this problem, the length of the address period can be reduced. This will be described with reference to FIGS. 7 to 8.

도 7은 리셋 펄스의 개수가 증가하는 경우에 구동 시간을 확보하는 방법의 일례에 대해 설명하기 위한 도면이다.FIG. 7 is a diagram for explaining an example of a method for securing a driving time when the number of reset pulses increases.

또한, 도 8은 어드레스 기간에서 공급되는 스캔 펄스에 대해 보다 상세히 설명하기 위한 도면이다.8 is a diagram for explaining the scan pulse supplied in the address period in more detail.

먼저, 도 7을 살펴보면 (a)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우가 나타나 있고, (b)에는 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우가 나타나 있다.First, referring to FIG. 7, (a) shows a case where the total driving time of the plasma display panel is the first time, and (b) shows a case where the total driving time of the plasma display panel is the second time.

예를 들어, (a)와 같이 플라즈마 디스플레이 패널의 총 구동 시간이 상대적 으로 짧은 제 1 시간인 경우에 하나의 리셋 펄스를 초기화를 위한 리셋 기간에서 유지 전극으로 공급한다.For example, when the total driving time of the plasma display panel is a relatively short first time as shown in (a), one reset pulse is supplied to the sustain electrode in the reset period for initialization.

반면에, (b)와 같이 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 긴 제 2 시간인 경우에 두 개의 리셋 펄스를 유지 전극으로 공급한다. 이러한 (b)와 같이 상대적으로 많은 개수의 리셋 펄스가 공급되는 경우는 (a)의 경우에 비해 어드레스 기간의 길이가 더 짧다.On the other hand, when the total driving time of the plasma display panel is a second time longer than the first time as shown in (b), two reset pulses are supplied to the sustain electrode. When a relatively large number of reset pulses are supplied as shown in (b), the length of the address period is shorter than in the case of (a).

이와 같이, (b)와 같이 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 긴 제 2 시간인 경우에 어드레스 기간의 길이를 제 1 시간의 경우에 비해 더 짧게 한다는 것은, 제 2 시간인 경우에 어드레스 기간에서 유지 전극, 바람직하게는 스캔 전극(Y)으로 공급되는 스캔 펄스의 폭을 제 1 시간에 비해 상대적으로 더 좁게 한다는 의미이다.As described above, when the total driving time of the plasma display panel is the second time longer than the first time as in (b), the length of the address period is shorter than in the case of the first time. This means that the width of the scan pulse supplied to the sustain electrode, preferably the scan electrode Y in the address period is made relatively narrower than the first time.

다음, 도 8을 살펴보면 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간인 경우에는 프레임에 포함된 복수의 서브필드 중 하나 이상의 서브필드에서 B와 같이 제 1 폭(W1)의 스캔 펄스가 리셋 기간 이후의 어드레스 기간에서 유지 전극으로 공급되고, 반면에 제 2 시간인 경우에는 B의 경우의 제 1 폭(W1)보다 더 좁은 C와 같은 제 2 폭(W2)의 스캔 펄스가 공급된다.Next, referring to FIG. 8, when the total driving time of the plasma display panel is the first time, the scan pulse having the first width W1 is equal to or after the reset period in one or more subfields among the plurality of subfields included in the frame. Is supplied to the sustain electrode in the address period of &lt; RTI ID = 0.0 &gt;, &lt; / RTI &gt; on the other hand, a scan pulse of second width W2 equal to C narrower than the first width W1 in the case of B is supplied.

여기서, 제 1 폭과 제 2 폭의 차이는 10㎲(마이크로 초)이상 100㎲(마이크로 초)이하인 것이 바람직하다. 다르게 표현하면, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간 보다 긴 제 2 시간인 경우에 어드레스 기간에서 유지 전극으로 공급되는 스캔 펄스의 폭을 제 1 시간인 경우에 비해 10㎲(마이크로 초)이상 100㎲(마이크로 초)이하의 범위 내에서 더 짧게 한다.Here, the difference between the first width and the second width is preferably 10 ms (microseconds) or more and 100 ms (microseconds) or less. In other words, when the total driving time of the plasma display panel is the second time longer than the first time, the width of the scan pulse supplied to the sustain electrode in the address period is 10 s or more (microseconds) compared with the first time. Shorter within the range of 100 microseconds or less.

예를 들면, 제 1 시간인 경우의 스캔 펄스의 폭(W1)이 500㎲(마이크로 초)라고 가정하면, 제 2 시간인 경우의 스캔 펄스의 폭(W2)은 400㎲(마이크로 초)이상 490㎲(마이크로 초)이하인 것이다.For example, assuming that the width W1 of the scan pulse in the first time is 500 ms (microseconds), the width W2 of the scan pulse in the second time is 400 ms (microseconds) or more and 490 Less than ㎲ (microseconds).

그 이유는, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우에 유지 전극으로 공급되는 스캔 펄스의 폭을 제 1 시간에 비해 10㎲(마이크로 초)미만으로 짧게 하는 경우에는 어드레스 기간의 길이가 충분히 짧아지지 않아 전체 구동 시간이 부족해질 가능성이 있고, 아울러 100㎲(마이크로 초)초과로 짧게 하는 경우에는 어드레스 방전의 세기가 과도하게 약해져 온(On) 되어야 할 방전 셀이 오프(Off) 되는 오방전이 발생할 가능성이 있기 때문이다.The reason is that when the total driving time of the plasma display panel is the second time, the length of the address period is short when the width of the scan pulse supplied to the sustain electrode is shorter than 10 microseconds (microsecond) compared to the first time. If it is not short enough, the overall driving time may be insufficient, and if it is shortened to more than 100 microseconds, the intensity of the address discharge becomes excessively weak and the discharge cells to be turned on are turned off. This is because there is a possibility of metastasis.

여기서, 더욱 바람직하게는 제 1 폭과 제 2 폭의 차이는 대략 80㎲(마이크로 초)이다.Here, more preferably, the difference between the first width and the second width is approximately 80 ms (microseconds).

한편, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 긴 제 2 시간인 경우에는 연속된 두 개의 프레임 사이에 하나 이상의 리셋 펄스를 추가하여 방전을 더욱 안정시키는 것이 바람직하다. 이에 대해 살펴보면 다음과 같다.On the other hand, when the total driving time of the plasma display panel is a second time longer than the first time, it is preferable to further stabilize the discharge by adding one or more reset pulses between two consecutive frames. This is as follows.

도 9는 연속된 두 개의 프레임 사이에 하나 이상의 리셋 펄스를 공급하는 방법의 일례를 설명하기 위한 도면이다.FIG. 9 illustrates an example of a method of supplying one or more reset pulses between two consecutive frames.

도 9를 살펴보면, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우 프레임의 복수의 서브필드 중 계조 가중치가 가장 높은 서브필드의 서스테인 기간 이후부터 그 프레임의 첫 번째 서브필드의 리셋 기간 이전 사이까지의 기간에 서, 유지 전극으로 제 3 개수의 리셋 펄스가 공급된다.Referring to FIG. 9, when the total driving time of the plasma display panel is the second time, from the sustain period of the subfield having the highest gray scale weight among the plurality of subfields of the frame to before the reset period of the first subfield of the frame. In the period of, a third number of reset pulses are supplied to the sustain electrode.

(a)에는 12개의 서브필드로 이루어지는 두 개의 프레임, 예를 들면 제 1 프레임과 제 2 프레임이 연속적으로 배치되어 있다.In (a), two frames consisting of twelve subfields, for example, a first frame and a second frame, are arranged continuously.

여기서, 플라즈마 디스플레이 패널의 총 구동 시간이 제 1 시간보다 더 긴 제 2 시간인 경우에는 제 1 프레임의 서브필드 중 계조 가중치가 가장 높은 제 12 서브필드의 서스테인 기간과 그 다음 제 2 서브필드의 첫 번째 서브필드, 즉 제 1 서브필드의 리셋 기간의 사이에 (b)에서와 같은 복수의 리셋 펄스, 예컨대 3개의 리셋 펄스(제 1 리셋 펄스, 제 2 리셋 펄스 및 제 3 리셋 펄스)가 공급된다.Here, when the total driving time of the plasma display panel is the second time longer than the first time, the sustain period of the twelfth subfield having the highest gray scale weight among the subfields of the first frame and the first of the next second subfield. Between the reset period of the first subfield, that is, the first subfield, a plurality of reset pulses as in (b), for example, three reset pulses (first reset pulse, second reset pulse and third reset pulse) are supplied. .

이와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우 프레임의 복수의 서브필드 중 계조 가중치가 가장 높은 서브필드의 서스테인 기간 이후부터 그 프레임의 첫 번째 서브필드의 리셋 기간 이전 사이까지의 기간에서 유지 전극으로 공급되는 리셋 펄스의 개수, 즉 제 3 개수는 1개 이상 4개 이하인 것이 바람직하다.As described above, when the total driving time of the plasma display panel is the second time, the period between the sustain period of the subfield having the highest gray scale weight among the plurality of subfields of the frame and before the reset period of the first subfield of the frame. The number of reset pulses, that is, the third number, supplied to the sustain electrode in the third embodiment is preferably one or more and four or less.

이와 같이, 플라즈마 디스플레이 패널의 총 구동 시간이 제 2 시간인 경우 연속된 두 개의 프레임의 사이에 하나 이상의 리셋 펄스를 공급하는 이유는 그 다음 프레임의 첫 번째 서브필드에서의 방전을 더욱 안정시키기 위해서이다.As such, the reason for supplying one or more reset pulses between two consecutive frames when the total driving time of the plasma display panel is the second time is to further stabilize the discharge in the first subfield of the next frame. .

보다 상세히 설명하면, 프레임에 포함되는 서브필드는 계조 가중치가 가장 낮은 서브필드부터 계조 가중치가 증가하는 순서로 배치된다. 이에 따라 계조 가중치가 가장 낮은 서브필드가 가장 먼저 배치되게 되는데, 이러한 계조 가중치가 가장 낮은 서브필드의 방전이 다른 서브필드에 비해 방전이 불안정해질 가능성이 가 장 높다. 이에 따라, 연속된 두 개의 프레임의 사이에 하나 이상의 리셋 펄스를 공급하여 계조 가중치가 가장 낮은 서브필드에서의 방전을 안정시킨다.In more detail, the subfields included in the frame are arranged in order of increasing gradation weight from the subfield having the lowest gradation weight. Accordingly, the subfield having the lowest gray scale weight is arranged first, and the discharge of the subfield having the lowest gray weight is most likely to be unstable compared to other subfields. Accordingly, one or more reset pulses are supplied between two consecutive frames to stabilize the discharge in the subfield having the lowest gray scale weight.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 플라즈마 디스플레이 패널의 구동 시간에 따라 리셋 펄스의 개수를 조절함으로써, 방전이 불정해지는 것을 방지하고 이에 따라 방전 셀 내에 벽 전하를 안정시킴으로써 휘점 오방전 등이 오방전의 발생을 억제하는 효과가 있다.As described in detail above, the present invention adjusts the number of reset pulses according to the driving time of the plasma display panel, thereby preventing the discharge from becoming undefined and thereby stabilizing the wall charge in the discharge cell, thereby preventing the misfiring and the like. It is effective in suppressing occurrence.

Claims (8)

유지 전극이 형성된 플라즈마 디스플레이 패널과,A plasma display panel having a sustain electrode formed thereon; 상기 플라즈마 디스플레이 패널의 총 구동시간이 제 1 시간인 경우에는 프레임에 포함된 복수의 서브필드 중 저 계조 서브필드에서 제 1 개수의 리셋 펄스를 초기화를 위한 리셋 기간에서 상기 유지 전극으로 공급하고, 상기 제 1 시간 보다 긴 제 2 시간인 경우에는 제 1 개수보다 많은 제 2 개수의 리셋 펄스를 공급하는 구동부When the total driving time of the plasma display panel is a first time, a first number of reset pulses are supplied to the sustain electrode in a reset period for initialization in a low gray level subfield among a plurality of subfields included in a frame, and In the case of a second time longer than the first time, the driving unit supplies a second number of reset pulses larger than the first number. 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 저 계조 서브필드는The low gradation subfield is 상기 프레임에 포함된 복수의 서브필드 중 계조 가중치가 가장 낮은 서브필드부터 계조 가중치가 증가하는 순서로 3번째 서브필드까지의 서브필드 중 적어도 어느 하나의 서브필드인 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one of the subfields up to the third subfield in the order of increasing the gradation weight from the lowest gradation weight among the plurality of subfields included in the frame. 제 1 항에 있어서,The method of claim 1, 상기 제 2 개수는 2개 이상 3개 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the second number is two or more and three or less. 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 제 1 시간인 경우에는 상기 프레임에 포함된 복수의 서브필드 중 하나 이상의 서브필드에서 제 1 폭의 스캔 펄스를 리셋 기간 이후의 어드레스 기간에서 상기 유지 전극으로 공급하고, 상기 제 2 시간인 경우에는 제 1 폭보다 더 좁은 제 2 폭의 스캔 펄스를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.In the case of the first time, a scan pulse of a first width is supplied to the sustain electrode in an address period after a reset period in one or more subfields of the plurality of subfields included in the frame, and in the case of the second time. And a scan pulse of a second width narrower than the first width. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 폭과 제 2 폭의 차이는 10㎲(마이크로 초)이상 100㎲(마이크로 초)이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the difference between the first width and the second width is between 10 microseconds and 100 microseconds. 제 5 항에 있어서,The method of claim 5, 상기 제 1 폭과 제 2 폭의 차이는 대략 80㎲(마이크로 초)인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the difference between the first width and the second width is approximately 80 microseconds (microseconds). 제 1 항에 있어서,The method of claim 1, 상기 구동부는The driving unit 상기 제 2 시간인 경우 상기 프레임의 복수의 서브필드 중 계조 가중치가 가장 높은 서브필드의 서스테인 기간 이후부터 그 프레임의 첫 번째 서브필드의 리셋 기간 이전 사이까지의 기간에서, 상기 유지 전극으로 제 3 개수의 리셋 펄스를 공 급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.In the second time, a third number is applied to the sustain electrode in a period from the sustain period of the subfield having the highest gray scale weight among the plurality of subfields of the frame to before the reset period of the first subfield of the frame. And a reset pulse of the plasma display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 3 개수는 1개 이상 4개 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.And the third number is one or more and four or less.
KR1020050127399A 2005-12-21 2005-12-21 Plasma display apparatus KR20070066355A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050127399A KR20070066355A (en) 2005-12-21 2005-12-21 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050127399A KR20070066355A (en) 2005-12-21 2005-12-21 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20070066355A true KR20070066355A (en) 2007-06-27

Family

ID=38365419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050127399A KR20070066355A (en) 2005-12-21 2005-12-21 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20070066355A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814886B1 (en) * 2007-01-17 2008-03-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100852695B1 (en) * 2007-01-23 2008-08-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814886B1 (en) * 2007-01-17 2008-03-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
KR100852695B1 (en) * 2007-01-23 2008-08-19 삼성에스디아이 주식회사 Plasma display and driving method thereof

Similar Documents

Publication Publication Date Title
EP1748407B1 (en) Plasma display apparatus and driving method of the same
KR20070008355A (en) Plasma display apparatus and driving method of plasma display panel
KR100774943B1 (en) Plasma Display Apparatus and Driving Method thereof
KR20070066355A (en) Plasma display apparatus
KR100793102B1 (en) Plasma Display Apparatus and Driving Method threrof
JP2006189879A (en) Plasma display device and its driving method
JP2007249207A (en) Method of driving plasma display apparatus
KR100658395B1 (en) Plasma display apparatus and driving method thereof
KR100726992B1 (en) Plasma display apparatus
KR100793109B1 (en) Plasma Display Apparatus
KR20070075209A (en) Plasma display apparatus
KR100686465B1 (en) Driving Method for Plasma Display Panel
KR100793089B1 (en) Plasma Display Apparatus
KR100634695B1 (en) Driving Apparatus and Method for Plasma Display Panel
KR100757546B1 (en) Plasma Display Apparatus and Driving Method of the Same
KR100622697B1 (en) Driving Method for Plasma Display Panel
KR100658327B1 (en) Plasma display apparatus
KR100727298B1 (en) Plasma Display Apparatus and Driving Method thereof
KR100820637B1 (en) Plasma Display Apparatus
KR100774870B1 (en) Plasma Display Apparatus
US8098216B2 (en) Plasma display apparatus and driving method thereof
KR100802337B1 (en) Plasma display apparatus and the mathod of the apparatus
JP2010175772A (en) Method for driving plasma display panel
KR20070073349A (en) Plasma display apparatus
KR20070075201A (en) Plasma display apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination