KR20070063125A - Apparatus and method for accessing data - Google Patents

Apparatus and method for accessing data Download PDF

Info

Publication number
KR20070063125A
KR20070063125A KR1020050123062A KR20050123062A KR20070063125A KR 20070063125 A KR20070063125 A KR 20070063125A KR 1020050123062 A KR1020050123062 A KR 1020050123062A KR 20050123062 A KR20050123062 A KR 20050123062A KR 20070063125 A KR20070063125 A KR 20070063125A
Authority
KR
South Korea
Prior art keywords
protocol
data
register
processor
outputting
Prior art date
Application number
KR1020050123062A
Other languages
Korean (ko)
Inventor
조남정
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050123062A priority Critical patent/KR20070063125A/en
Publication of KR20070063125A publication Critical patent/KR20070063125A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

A device and a method for accessing data are provided to enable a processor and a register to exchange the data irrespective of protocol types by using a protocol converter. The register(12) outputs the stored data by the first protocol or stores the data inputted by the first protocol. The protocol converter(14) outputs the data inputted from the register through the first protocol by using the second protocol different from the first protocol, and outputs the data inputted through the second protocol to the register by using the first protocol. The processor(16) inputs the data to be processed by the second protocol or outputs the processed data by the second protocol. The first protocol is an I2C(Inter-IC) protocol and the second protocol is a host processor protocol.

Description

데이타 엑세스 장치 및 방법{Apparatus and method for accessing data}Apparatus and method for accessing data

도 1은 본 발명에 의한 데이타 엑세스 장치의 실시예의 블럭도이다.1 is a block diagram of an embodiment of a data access device according to the present invention.

도 2는 도 1에 도시된 프로토콜 변환부의 일 실시예의 블럭도이다.FIG. 2 is a block diagram of an embodiment of the protocol converter shown in FIG. 1.

도 3은 도 1에 도시된 프로토콜 변환부의 본 발명에 의한 다른 실시예의 블럭도이다.3 is a block diagram of another embodiment according to the present invention of the protocol conversion unit shown in FIG. 1.

도 4는 본 발명에 의한 데이타 엑세스 방법의 일 실시예를 설명하기 위한 도면이다.4 is a view for explaining an embodiment of a data access method according to the present invention.

도 5는 본 발명에 의한 데이타 처리 방법의 다른 실시예를 설명하기 위한 도면이다.5 is a view for explaining another embodiment of a data processing method according to the present invention.

본 발명은 데이타의 엑세스에 관한 것으로서, 특히, 프로토콜의 종류에 무관하게 데이타를 엑세스할 수 있는 데이타 엑세스 장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to data access, and more particularly, to a data access apparatus and method capable of accessing data regardless of the type of protocol.

일반적으로, 응용 주문형 집적 회로(ASIC:Application-specific IC)는 그의 내부 회로들을 제어하기 위해 다수의 레지스터들(미도시)을 마련한다. 여기서, ASIC에서 원하는 동작과 성능을 얻기 위해서 이러한 레지스터들을 적절히 제어할 수 있어야 한다. 따라서, ASIC에 내장되는 중앙 처리부(CPU:Control Process Unit)(미도시)는 이들 레지스터들로 I2C(IIC:Inter-Integrated Circuit) 버스 인터페이스를 이용하여 접근(access)하거나 호스트 프로세서(host processor) 인터페이스를 이용하여 접근한다. I2C 버스 인터페이스를 이용하는 경우와 호스트 프로세서 인터페이스를 이용하는 경우 각각의 버스 프로토콜이 달라지므로, 이용되는 인터페이스의 종류에 부응하는 레지스터들이 ASIC에 마련되어야 한다. 예컨대, CPU에서 I2C 버스 인터페이스를 통해 레지스터로 접근할 경우 I2C용 레지스터가 마련되어야 한다. 또는, CPU에서 호스트 프로세서 인터페이스를 통해 레지스터로 접근할 경우 호스트 프로세서용 레지스터가 마련되어야 한다.In general, an application-specific IC (ASIC) provides a number of registers (not shown) to control its internal circuits. Here, these registers must be properly controlled to achieve the desired operation and performance in the ASIC. Therefore, a central processing unit (CPU) (not shown) embedded in the ASIC can access these registers using an I 2 C (IIC) inter-integrated circuit (IIC) bus interface or a host processor. Access using the interface. Since each bus protocol is different when using an I 2 C bus interface and when using a host processor interface, registers corresponding to the type of interface used must be provided in the ASIC. For example, if a CPU accesses a register through an I 2 C bus interface, a register for I 2 C must be provided. Or, if the CPU accesses the register through the host processor interface, a register for the host processor must be prepared.

결국, 종래의 경우, 이용되는 프로토콜의 종류에 따라 다른 형태의 레지스터들이 요구되므로, 각 프로토콜의 종류에 따른 레지스터들을 ASIC에 모두 마련해야 하는 문제점이 있다. 따라서, ASIC에 포함되는 레지스터가 하나의 형태로 고정될 경우, 프로토콜의 종류가 바뀌면 ASIC의 재사용에 어려움이 있고, ASIC의 재설계로 인한 시간 낭비를 초래하는 문제점을 야기시킨다.As a result, in the conventional case, since registers of different types are required according to the type of protocol used, there is a problem that all registers according to the types of protocols are provided in the ASIC. Therefore, if the register included in the ASIC is fixed in one form, it is difficult to reuse the ASIC when the type of protocol is changed, which causes a problem that causes a waste of time due to the redesign of the ASIC.

본 발명이 이루고자 하는 기술적 과제는, 프로토콜의 종류에 무관하게 데이타를 엑세스할 수 있는 데이타 엑세스 장치 및 방법을 제공하는 데 있다.An object of the present invention is to provide a data access device and method capable of accessing data regardless of the type of protocol.

상기 과제를 이루기 위한 본 발명에 의한 데이타 엑세스 장치는, 저장한 데 이타를 제1 프로토콜에 의해 출력하거나, 상기 제1 프로토콜에 의해 입력한 상기 데이타를 저장하는 적어도 하나의 레지스터 및 상기 제1 프로토콜에 의해 상기 레지스터로부터 입력한 상기 데이타를 상기 제1 프로토콜과 다른 제2 프로토콜로 출력하고, 상기 제2 프로토콜에 의해 입력한 상기 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 출력하는 프로토콜 변환부로 구성되는 것이 바람직하다.A data access device according to the present invention for achieving the above object comprises at least one register and the first protocol for outputting the stored data by the first protocol or storing the data input by the first protocol. And a protocol conversion section for outputting the data inputted from the register to a second protocol different from the first protocol, and outputting the data inputted by the second protocol to the register by the first protocol. desirable.

또는, 본 발명에 의한 데이타 엑세스 장치는, 각종 데이타를 저장하는 적어도 하나의 레지스터와, 상기 데이타를 처리하는 프로세서 및 상기 레지스터와 상기 프로세서 사이에 마련되어, 상기 레지스터에서 상기 데이타를 입출력하는 프로토콜과 상기 프로세서에서 상기 데이타를 입출력하는 프로토콜이 다를 때 상기 다른 프로토콜들을 인터페이싱하는 프로토콜 변환부로 구성되는 것이 바람직하다.Alternatively, a data access device according to the present invention is provided with at least one register for storing various data, a processor for processing the data, and a protocol between the register and the processor, the protocol for inputting and outputting the data from the register and the processor. In the case that the protocol for inputting and outputting the data is different, the protocol conversion unit for interfacing the other protocols is preferable.

상기 다른 과제를 이루기 위해, 데이타 엑세스 장치에서 수행되는 본 발명에 의한 데이타 엑세스 방법은, 상기 레지스터로 상기 데이타를 상기 제1 프로토콜에 의해 전송할 것인가 제2 프로토콜에 의해 전송할 것인가를 판단하는 단계 및 상기 데이타를 상기 제2 프로토콜에 의해 전송할 것으로 판단되면, 상기 제2 프로토콜을 상기 제1 프로토콜로 변환하여 상기 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 전송하는 단계로 이루어지는 것이 바람직하다.According to another aspect of the present invention, a data access method according to the present invention, which is performed in a data access device, includes determining whether to transmit the data by the first protocol or the second protocol to the register and the data. If it is determined to transmit by the second protocol, it is preferable to convert the second protocol to the first protocol and to transmit the data to the register by the first protocol.

또는, 데이타 엑세스 장치에서 수행되는 본 발명에 의한 데이타 엑세스 방법은, 상기 레지스터부터 상기 데이타를 상기 제1 프로토콜에 의해 전송받을 것인가 상기 제2 프로토콜에 의해 전송받을 것인가를 판단하는 단계 및 상기 레지스터로부터 상기 데이타를 상기 제2 프로토콜에 의해 전송받을 것으로 판단되면, 상기 제1 프로토콜을 상기 제2 프로토콜로 변환하여 상기 데이타를 상기 제2 프로토콜에 의해 전송받는 단계로 이루어지는 것이 바람직하다.Alternatively, the data access method according to the present invention performed in the data access device, determining whether the data to be transmitted by the first protocol or the second protocol from the register and from the register If it is determined that the data is to be transmitted by the second protocol, it is preferable to convert the first protocol to the second protocol and receive the data by the second protocol.

이하, 본 발명에 의한 데이타 엑세스 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, the configuration and operation of a data access device according to the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명에 의한 데이타 엑세스 장치의 실시예의 블럭도로서, 기능 수행부(10), 적어도 하나의 레지스터(register)(12), 프로토콜(protocol) 변환부(14) 및 프로세서(processor)(16)로 구성된다.1 is a block diagram of an embodiment of a data access apparatus according to the present invention, which includes a function performing unit 10, at least one register 12, a protocol converter 14, and a processor ( 16).

본 발명의 일 실시예에 의하면, 도 1에 도시된 기능 수행부(10)는 레지스터(12)로부터 버스(30)를 통해 입력한 데이타를 의해 고유한 기능을 수행한다. 또는, 기능 수행부(10)는 자신의 고유한 기능을 수행한 결과를 데이타로서 레지스터(12)로 버스(30)를 통해 출력한다. 여기서, 버스(30)의 비트 수는 기능 수행부(10)에서 수행되는 기능에 따라 달라진다.According to an embodiment of the present invention, the function performing unit 10 shown in FIG. 1 performs a unique function by the data input from the register 12 through the bus 30. Alternatively, the function performing unit 10 outputs the result of performing its own function to the register 12 through the bus 30 as data. Here, the number of bits of the bus 30 depends on the function performed by the function performing unit 10.

만일, 프로세서(16)가 제1 프로토콜을 이용하지 않고 제2 프로토콜만 이용한다면, 적어도 하나의 레지스터(12)는 저장한 데이타를 제1 프로토콜에 의해 버스(34)를 통해 프로토콜 변환부(14)로 출력한다. 또는, 적어도 하나의 레지스터(12)는 제1 프로토콜에 의해 프로토콜 변환부(14)로부터 버스(34)를 통해 데이타를 입력하고, 입력한 데이타를 저장한다.If the processor 16 does not use the first protocol but only the second protocol, the at least one register 12 transfers the stored data through the bus 34 by the first protocol through the protocol converter 14. Will output Alternatively, the at least one register 12 inputs data from the protocol converter 14 via the bus 34 by the first protocol, and stores the input data.

그러나, 프로세서(16)가 제2 프로토콜을 이용하지 않고 제1 프로토콜만 이용한다면, 프로세서(16)는 처리할 데이타를 제1 프로토콜에 의해 레지스터(12)로부터 버스(32)를 통해 직접 입력하거나, 처리한 데이타를 제1 프로토콜에 의해 버스(32) 를 통해 레지스터(12)로 직접 출력한다. 즉, 제1 프로토콜에 의해 레지스터(12)로부터 독출된 프로세서(16)에서 처리될 데이타는 버스(32)를 통해 직접 프로세서(16)로 입력된다. 또한, 프로세서(16)에서 처리한 데이타는 버스(32)를 통해 제1 프로토콜에 의해 레지스터(12)에 직접 기입된다.However, if the processor 16 does not use the second protocol but only the first protocol, the processor 16 directly inputs data to be processed from the register 12 via the bus 32 by the first protocol, The processed data is directly output to the register 12 via the bus 32 by the first protocol. That is, data to be processed in the processor 16 read out from the register 12 by the first protocol is input directly to the processor 16 via the bus 32. In addition, the data processed by the processor 16 is written directly to the register 12 by the first protocol via the bus 32.

부연하면, 프로세서(16)는 처리할 데이타를 제1 프로토콜과 다른 제2 프로토콜에 의해 프로토콜 변환부(14)로부터 버스(36)를 통해 입력할 수도 있고, 처리할 데이타를 제1 프로토콜에 의해 버스(32)를 통해 레지스터(12)로부터 직접 입력할 수도 있다. 또는, 프로세서(16)는 자신이 처리한 데이타를 제2 프로토콜에 의해 프로토콜 변환부(14)로 버스(36)를 통해 출력할 수도 있고, 자신이 처리한 데이타를 제1 프로토콜에 의해 버스(32)를 통해 레지스터(12)로 직접 출력할 수도 있다. 이와 같이, 프로세서(16)의 종류는 가변될 수 있다. 즉, 프로세서(16)는 제1 프로토콜을 이용할 수도 있고 제2 프로토콜을 이용할 수도 있으며, 종래의 CPU의 기능을 수행할 수 있다. 이하, 프로세서(16)의 처리 동작에는 모니터링 동작이 포함되는 것으로 간주한다.In other words, the processor 16 may input data to be processed from the protocol conversion unit 14 via the bus 36 by a second protocol different from the first protocol, and may process data to be processed by the first protocol by the bus. It is also possible to input directly from the register 12 via (32). Alternatively, the processor 16 may output the data processed by the processor 16 to the protocol conversion unit 14 through the bus 36 through the second protocol, and output the data processed by the processor 32 via the bus 32 through the first protocol. Can also be output directly to register 12. As such, the type of processor 16 may vary. That is, the processor 16 may use the first protocol or the second protocol, and may perform a function of a conventional CPU. Hereinafter, the processing operation of the processor 16 is considered to include a monitoring operation.

이 때, 프로토콜 변환부(14)는 제1 프로토콜에 의해 레지스터(12)로부터 버스(34)를 통해 입력한 데이타를 제2 프로토콜에 의해 버스(36)를 통해 프로세서(16)로 출력한다. 또한, 프로토콜 변환부(14)는 제2 프로토콜에 의해 프로세서(16)로부터 버스(36)를 통해 입력한 데이타를 제1 프로토콜에 의해 레지스터(12)로 버스(34)를 통해 출력한다.At this time, the protocol converter 14 outputs data input from the register 12 through the bus 34 by the first protocol to the processor 16 through the bus 36 by the second protocol. In addition, the protocol converter 14 outputs data input from the processor 16 through the bus 36 by the second protocol to the register 12 through the bus 34 by the first protocol.

전술한 바와 같이, 레지스터(12)에 저장된 데이타는 기능 수행부(10)가 그의 고유한 기능을 수행도록 제어하는 역할을 할 수 있다. 또한, 레지스터(12)에 저장된 데이타는 기능 수행부(10)가 자신의 고유한 기능을 수행한 결과일 경우, 프로세서(16)는 레지스터(12)에 저장된 데이타를 분석하여 기능 수행부(10)를 모니터링할 수도 있다.As described above, the data stored in the register 12 may serve to control the function performing unit 10 to perform its own function. In addition, when the data stored in the register 12 is a result of the function performing unit 10 performing its own function, the processor 16 analyzes the data stored in the register 12 to perform the function performing unit 10. You can also monitor

도 2는 도 1에 도시된 프로토콜 변환부(14)의 일 실시예(14A)의 블럭도로서, 제1 직/병렬 변환부(60) 및 제1 병/직렬 변환부(62)로 구성된다.FIG. 2 is a block diagram of an embodiment 14A of the protocol converter 14 shown in FIG. 1, which is composed of a first serial / parallel converter 60 and a first parallel / serial converter 62. .

본 발명의 일 실시예에 의하면, 레지스터(12)가 프로토콜 변환부(14) 또는 프로세서(16)와 데이타를 주고 받을 때 사용하는 제1 프로토콜은 I2C용 프로토콜일 수 있다. 이 경우, 프로토콜 변환부(14)가 프로세서(16)와 데이타를 주고 받을 때 사용하는 제2 프로토콜은 호스트 프로세서 프로토콜이다. 이 경우, 프로토콜 변환부(14)는 도 2에 도시된 바와 같이 구현될 수 있다.According to an embodiment of the present invention, the first protocol used by the register 12 to exchange data with the protocol converter 14 or the processor 16 may be a protocol for I 2 C. In this case, the second protocol used by the protocol converter 14 to exchange data with the processor 16 is a host processor protocol. In this case, the protocol converter 14 may be implemented as shown in FIG. 2.

도 2를 참조하면, 제1 직/병렬 변환부(60)는 제1 프로토콜 즉, I2C 프로토콜에 의해 레지스터(12)로부터 직렬로 버스(50)를 통해 입력한 데이타를 제2 프로토콜 즉, 호스트 프로세서 프로토콜에 의해 프로세서(16)로 버스(52)를 통해 병렬로 출력한다.Referring to FIG. 2, the first serial / parallel conversion unit 60 inputs data input through the bus 50 serially from the register 12 by the first protocol, that is, the I 2 C protocol, to the second protocol, Outputs in parallel via bus 52 to processor 16 by a host processor protocol.

또한, 제1 병/직렬 변환부(62)는 제2 프로토콜 즉, 호스트 프로세서 프로토콜에 의해 프로세서(16)로부터 병렬로 버스(54)를 통해 입력한 데이타를 제1 프로토콜 즉, I2C 프로토콜에 의해 레지스터(12)로 버스(56)를 통해 직렬로 출력한다.In addition, the first parallel / serial conversion unit 62 transmits data input via the bus 54 in parallel from the processor 16 by the second protocol, that is, the host processor protocol, to the first protocol, that is, the I 2 C protocol. Outputs serially via bus 56 to register 12.

도 3은 도 1에 도시된 프로토콜 변환부(14)의 본 발명에 의한 다른 실시예 (14B)의 블럭도로서, 제2 병/직렬 변환부(80) 및 제2 직/병렬 변환부(82)로 구성된다.3 is a block diagram of another embodiment 14B according to the present invention of the protocol converter 14 shown in FIG. 1, wherein the second parallel / serial converter 80 and the second serial / parallel converter 82 are shown in FIG. It is composed of

본 발명의 다른 실시예에 의하면, 프로토콜 변환부(14)가 프로세서(16)와 데이타를 주고 받을 때 사용하는 제2 프로토콜은 I2C용 프로토콜이고, 레지스터(12)가 프로토콜 변환부(14) 또는 프로세서(16)와 데이타를 주고 받을 때 사용하는 제1 프로토콜은 호스트 프로세서 프로토콜이다. 이 경우, 프로토콜 변환부(14)는 도 3에 도시된 바와 같이 구현될 수 있다.According to another embodiment of the present invention, the second protocol used by the protocol converter 14 when exchanging data with the processor 16 is a protocol for I 2 C, and the register 12 is the protocol converter 14. Alternatively, the first protocol used to exchange data with the processor 16 is a host processor protocol. In this case, the protocol converter 14 may be implemented as shown in FIG. 3.

도 3을 참조하면, 제2 병/직렬 변환부(80)는 제1 프로토콜 즉, 호스트 프로세서 프로토콜에 의해 레지스터(12)로부터 버스(70)를 통해 병렬로 입력한 데이타를 제2 프로토콜 즉, I2C 프로토콜에 의해 프로세서(16)로 버스(72)를 통해 직렬로 출력한다.Referring to FIG. 3, the second parallel / serial converter 80 inputs data input in parallel from the register 12 through the bus 70 by the first protocol, that is, the host processor protocol, to the second protocol, that is, I. 2 and outputs in series over the bus 72 to the processor 16 by a C protocol.

또한, 제2 직/병렬 변환부(82)는 제2 프로토콜 즉, I2C 프로토콜에 의해 프로세서(16)로부터 버스(74)를 통해 직렬로 입력한 데이타를 제1 프로토콜 즉, 호스트 프로세서 프로토콜에 의해 레지스터(12)로 버스(76)를 통해 병렬로 출력한다.In addition, the second serial / parallel conversion unit 82 transmits data input serially from the processor 16 through the bus 74 by the second protocol, that is, the I 2 C protocol, to the first protocol, that is, the host processor protocol. Outputs in parallel via bus 76 to register 12.

만일, 제1 프로토콜이 I2C 프로토콜인 경우 8비트 단위의 레지스터(12)가 사용되지만, 제1 프로토콜이 호스트 프로세서 프로토콜인 경우 16비트 단위의 레지스터(12)가 사용된다.If the first protocol is an I 2 C protocol, an 8 bit register 12 is used. However, if the first protocol is a host processor protocol, a 16 bit register 12 is used.

전술한 바와 같이, 제1 직/병렬 변환부(60) 또는 제2 병/직렬 변환부(80)는 레지스터(12)로부터 프로세서(16)로 데이타를 독출할 때 이용되고, 제1 병/직렬 변환부(62) 또는 제2 직/병렬 변환부(82)는 프로세서(16)로부터 레지스터(12)로 데이타를 기입할 때 이용된다.As described above, the first serial / parallel converter 60 or the second parallel / serial converter 80 is used to read data from the register 12 to the processor 16, and the first parallel / serial converter. The converter 62 or the second serial / parallel converter 82 is used to write data from the processor 16 to the register 12.

한편, 도 1에 도시된 기능 수행부(10), 레지스터(12) 및 프로토콜 변환부(14)는 응용 주문형 집적 회로(20)화될 수 있다. 또는, 도 1에 도시된 기능 수행부(10), 레지스터(12), 프로토콜 변환부(14) 및 프로세서(16)는 응용 주문형 집적 회로(22)화될 수 있다. 이 경우, 레지스터(12)에 저장된 데이타는 기능 수행부(10)에서 수행되는 각종 기능들을 제어하는 데 이용된다.Meanwhile, the function performing unit 10, the register 12, and the protocol converter 14 illustrated in FIG. 1 may be an application specific integrated circuit 20. Alternatively, the function performing unit 10, the register 12, the protocol converter 14, and the processor 16 illustrated in FIG. 1 may be an application specific integrated circuit 22. In this case, the data stored in the register 12 is used to control various functions performed by the function performing unit 10.

도 1에 도시된 레지스터(12)는 각종 데이타를 저장하는 역할을 하고, 프로세서(16)는 그 데이타를 처리하는 역할을 한다. 이 때, 프로토콜 변환부(14)는 레지스터(12)과 프로세서(16) 사이에 마련되어, 레지스터(12)에서 데이타를 입출력하는 프로토콜과 프로세서(16)에서 데이타를 입출력하는 프로토콜이 다를 때, 다른 프로토콜들을 인터페이싱하는 역할을 한다.The register 12 shown in FIG. 1 serves to store various data, and the processor 16 serves to process the data. At this time, the protocol converter 14 is provided between the register 12 and the processor 16, and when the protocol for inputting / outputting data from the register 12 is different from the protocol for inputting / outputting data from the processor 16, another protocol is used. It serves to interface them.

본 발명의 다른 실시예에 의하면, 도 1에 도시된 바와 달리, 본 발명에 데이타 엑세스 장치는 기능 수행부(10)를 마련하지 않을 수도 있다. 이 경우, 레지스터들(12)은 외부로부터 데이타를 입력할 수도 있고, 저장한 데이타를 외부로 출력할 수도 있다.According to another embodiment of the present invention, unlike in FIG. 1, the data access device may not include the function performing unit 10 in the present invention. In this case, the registers 12 may input data from the outside or output the stored data to the outside.

본 발명의 또 다른 실시예에 의하면, 도 1에 도시된 바와 달리, 본 발명에 의한 데이타 엑세스 장치는 기능 수행부(10)와 프로세서(16)를 마련하지 않을 수도 있다. 이 경우, 레지스터(12)로부터 독출되는 데이타를 외부로 제2 프로토콜에 의 해 주어야 할 경우, 프로토콜 변환부(14)는 버스(36)를 통해 외부와 데이타를 주고 받을 수 있다. 또한, 외부로부터 제2 프로토콜에 의해 버스(36)를 통해 입력한 데이타를 레지스터(12)에 제1 프로토콜에 의해 기입하여야 할 경우, 프로토콜 변환부(14)는 버스(36)를 통해 외부로부터 입력한 데이타를 받아서 프로토콜 변환하여 레지스터(12)로 제공한다. 또한, 레지스터(12)는 제1 프로토콜에 의해 데이타를 외부로 줄 수도 있고 외부로부터 받을 수도 있다.According to another embodiment of the present invention, unlike in FIG. 1, the data access device according to the present invention may not include the function performing unit 10 and the processor 16. In this case, when the data read out from the register 12 needs to be externally executed by the second protocol, the protocol converter 14 may exchange data with the outside via the bus 36. In addition, when data input from the outside through the bus 36 by the second protocol is to be written into the register 12 by the first protocol, the protocol converter 14 inputs from the outside via the bus 36. One data is received and protocol converted and provided to the register 12. In addition, the register 12 may give data to or receive data from the outside by the first protocol.

이하, 본 발명에 의한 데이타 엑세스 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.Hereinafter, a data access method according to the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명에 의한 데이타 엑세스 방법의 일 실시예를 설명하기 위한 도면으로서, 레지스터(12)로 데이타를 전송할 프로토콜의 형태를 판단하는 단계(제90 단계) 및 프로토콜의 형태에 따라 데이타를 전송하는 단계(제92 및 제94 단계들)로 이루어진다.4 is a view for explaining an embodiment of a data access method according to the present invention, in which a type of a protocol for transmitting data to the register 12 is determined (step 90) and data is transmitted according to the type of protocol. It consists of the (step 92 and 94).

본 발명에 의하면, 레지스터(12)로 데이타를 제1 프로토콜에 의해 전송할 것인가 제2 프로토콜에 의해 전송할 것인가를 판단한다(제90 단계). 즉, 제1 프로토콜에 의해 레지스터(12)를 엑세스할 것인가 제2 프로토콜에 의해 레지스터(12)를 엑세스할 것인가를 판단한다.According to the present invention, it is determined whether data is transmitted to the register 12 by the first protocol or by the second protocol (step 90). In other words, it is determined whether the register 12 is accessed by the first protocol or the register 12 is accessed by the second protocol.

만일, 데이타를 제2 프로토콜에 의해 레지스터(12)로 전송할 것으로 판단되면, 즉, 제2 프로토콜에 의해 레지스터(12)를 엑세스할 것으로 판단되며, 제2 프로토콜을 제1 프로토콜로 변환하고 데이타를 제1 프로토콜에 의해 레지스터(12)로 전송한다(제92 단계). 예컨대, 프로세서(16)가 데이타를 제2 프로토콜에 의해 레지스 터(12)로 전송하고자 할 경우, 프로세서(16)는 데이타를 레지스터(12)로 직접 전송하는 대신에 프로토콜 변환부(14)를 통해서 전송한다. 이 때, 프로토콜 변환부(14)는 제2 프로토콜에 의해 프로세서(16)로부터 제공받은 데이타를 제1 프로토콜에 의해 레지스터(12)로 전송한다. 즉, 프로토콜 변환부(14)에서 제2 프로토콜이 제1 프로토콜로 변환된다.If it is determined that the data is to be transmitted to the register 12 by the second protocol, that is, it is determined that the register 12 is accessed by the second protocol, the second protocol is converted to the first protocol and the data is deleted. 1, the protocol is transmitted to the register 12 (step 92). For example, when the processor 16 wants to transfer data to the register 12 by the second protocol, the processor 16 passes through the protocol converter 14 instead of transmitting the data directly to the register 12. send. At this time, the protocol converter 14 transfers the data provided from the processor 16 by the second protocol to the register 12 by the first protocol. In other words, the second protocol is converted into the first protocol in the protocol converter 14.

그러나, 데이타를 제1 프로토콜에 의해 레지스터(12)로 전송할 것으로 판단되면, 제1 프로토콜에 의해 데이타를 레지스터(12)로 직접 전송한다(제94 단게). 예컨대, 프로세서(16)가 데이타를 제1 프로토콜에 의해 레지스터(12)로 전송하고자 할 경우, 프로세서(16)는 데이타를 프로토콜 변환부(14)로 출력하는 대신에 레지스터(12)로 직접 전송한다. 왜냐하면, 프로세서(16)에서 데이타를 입출력할 때 사용하는 프로토콜과 레지스터(12)에서 데이타를 입출력할 때 사용하는 프로토콜이 동일하기 때문이다.However, if it is determined that the data is to be transferred to the register 12 by the first protocol, the data is directly transferred to the register 12 by the first protocol (step 94). For example, when the processor 16 wants to transfer data to the register 12 by the first protocol, the processor 16 transfers the data directly to the register 12 instead of outputting the data to the protocol converter 14. . This is because the protocol used for inputting / outputting data from the processor 16 and the protocol used for inputting / outputting data from the register 12 are the same.

도 5는 본 발명에 의한 데이타 처리 방법의 다른 실시예를 설명하기 위한 도면으로서, 레지스터(12)로부터 데이타를 전송받을 프로토콜의 형태를 판단하는 단계(제100 단계) 및 프로토콜의 형태에 따라 데이타를 전송받는 단계(제102 및 제104 단계들)로 이루어진다.FIG. 5 is a view for explaining another embodiment of a data processing method according to the present invention, in which a type of a protocol to receive data from a register 12 is determined (step 100) and data is determined according to the type of protocol. Receiving step (steps 102 and 104).

본 발명에 의하면, 레지스터(12)로부터 데이타를 제1 프로토콜에 의해 전송받을 것인가 제2 프로토콜에 의해 전송받을 것인가를 판단한다(제100 단계). 즉, 제1 프로토콜에 의해 레지스터(12)를 엑세스할 것인가 제2 프로토콜에 의해 레지스터(12)를 엑세스할 것인가를 판단한다.According to the present invention, it is determined whether data from the register 12 is to be transmitted by the first protocol or by the second protocol (step 100). In other words, it is determined whether the register 12 is accessed by the first protocol or the register 12 is accessed by the second protocol.

만일, 레지스터(12)로부터 데이타를 제2 프로토콜에 의해 전송받을 것으로 판단되면, 제1 프로토콜을 제2 프로토콜로 변환하여 데이타를 제2 프로토콜에 의해 전송받는다(제102 단계). 예컨대, 프로세서(16)는 레지스터(12)로부터 데이타를 제2 프로토콜에 의해 전송받을 것으로 인식될 때, 프로세서(16)는 레지스터(12)로부터 데이타를 직접 전송 받는 대신에 제2 프로토콜에 의해 프로토콜 변환부(14)로부터 출력되는 데이타를 전송받는다. 이 때, 프로토콜 변환부(14)는 제1 프로토콜에 의해 레지스터(12)로부터 제공되는 데이타를 제2 프로토콜에 의해 프로세서(16)로 출력한다. 즉, 프로토콜 변환부(14)에서 제1 프로토콜이 제2 프로토콜로 변환된다.If it is determined that the data from the register 12 is to be transmitted by the second protocol, the first protocol is converted into the second protocol and the data is transmitted by the second protocol (step 102). For example, when the processor 16 is recognized to receive data from the register 12 by the second protocol, the processor 16 converts the protocol by the second protocol instead of receiving data directly from the register 12. The data output from the unit 14 is received. At this time, the protocol converter 14 outputs the data provided from the register 12 by the first protocol to the processor 16 by the second protocol. That is, the protocol conversion unit 14 converts the first protocol to the second protocol.

그러나, 레지스터(12)로부터 데이타를 제1 프로토콜에 의해 전송 받을 것으로 판단되면, 제1 프로토콜에 의해 데이타를 레지스터(12)로부터 직접 전송받는다(제104 단계). 예컨대, 프로세서(16)는 레지스터(12)로부터 데이타를 제1 프로토콜에 의해 받을 것으로 인식될 때, 프로토콜 변환부(14)를 통하는 대신에 레지스터(12)로부터 출력되는 데이타를 직접 전송받는다.However, if it is determined that data is to be transmitted from the register 12 by the first protocol, data is directly transmitted from the register 12 by the first protocol (step 104). For example, when the processor 16 is recognized to receive data from the register 12 by the first protocol, the processor 16 directly receives data output from the register 12 instead of through the protocol conversion unit 14.

이상에서 설명한 바와 같이, 본 발명에 의한 데이타 엑세스 장치 및 방법은 프로토콜 변환부(14)를 마련하므로써 레지스터(12)를 엑세스하고자 하는 프로토콜과 레지스터(12) 자체의 프로토콜이 다를 경우에도 레지스터(12)를 엑세스할 수 있도록 하기 때문에, 레지스터(12) 자체에서 이용되는 프로토콜의 형태가 제1 프로토콜로 고정된 상황에서 프로세서(16)에서 이용되는 프로토콜의 형태가 제2 프로토콜 로 변한다고 하더라도, 프로토콜 변환부(14)를 경유하여 프로세서(16)와 레지스터(12)가 데이타를 서로 주고 받을 수 있고, 즉, 레지스터(12)가 하나의 프로토콜 형태로 고정된 상황에서 프로세서(16)의 프로토콜이 변해도 레지스터(12)를 다시 사용할 수 있도록 하여, 프로세서(16)의 프로토콜 형태가 달라짐에 따라 레지스터(12)의 사용이 호환되지 않던 문제점을 예방하고, 레지스터(12)가 하나의 프로토콜 형태로 고정된다고 하더라도 레지스터(12)의 재 사용율을 극대화시킬 수 있는 효과를 갖는다.As described above, in the data access device and method according to the present invention, even if the protocol to which the register 12 is to be accessed and the protocol of the register 12 itself are different by providing the protocol conversion unit 14, the register 12 Since the protocol can be accessed, even if the type of the protocol used by the processor 16 is changed to the second protocol while the type of the protocol used by the register 12 itself is fixed to the first protocol, the protocol conversion unit The processor 16 and the register 12 can exchange data with each other via (14), i.e., even if the protocol of the processor 16 changes in a situation where the register 12 is fixed in one protocol form, the register ( 12) can be used again, so that the use of registers 12 is incompatible as the protocol form of the processor 16 changes. And even though the register 12 is fixed in one protocol form, the reuse rate of the register 12 can be maximized.

Claims (15)

저장한 데이타를 제1 프로토콜에 의해 출력하거나, 상기 제1 프로토콜에 의해 입력한 상기 데이타를 저장하는 적어도 하나의 레지스터; 및At least one register outputting the stored data by the first protocol or storing the data input by the first protocol; And 상기 제1 프로토콜에 의해 상기 레지스터로부터 입력한 상기 데이타를 상기 제1 프로토콜과 다른 제2 프로토콜로 출력하고, 상기 제2 프로토콜에 의해 입력한 상기 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 출력하는 프로토콜 변환부를 구비하는 것을 특징으로 하는 데이타 엑세스 장치.A protocol for outputting the data input from the register by the first protocol to a second protocol different from the first protocol, and outputting the data input by the second protocol to the register by the first protocol And a conversion unit. 제1 항에 있어서, 상기 데이타 엑세스 장치는The apparatus of claim 1, wherein the data access device is 처리할 데이타를 상기 제2 프로토콜에 의해 입력하거나, 처리한 데이타를 상기 제2 프로토콜에 의해 출력하는 프로세서를 더 구비하고,And a processor for inputting data to be processed by the second protocol or outputting the processed data by the second protocol. 상기 프로토콜 변환부는 상기 제1 프로토콜에 의해 상기 레지스터로부터 입력한 상기 데이타를 상기 제2 프로토콜로 상기 프로세서로 출력하고, 상기 제2 프로토콜에 의해 상기 프로세서로부터 입력한 상기 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 출력하는 것을 특징으로 하는 데이타 엑세스 장치.The protocol conversion unit outputs the data input from the register by the first protocol to the processor by the second protocol, and outputs the data input from the processor by the second protocol by the first protocol. And a data access device which outputs to a register. 제1 항에 있어서, 상기 제1 프로토콜은 I2C용 프로토콜이고, 상기 제2 프로토콜은 호스트 프로세서 프로토콜인 것을 특징으로 하는 데이타 엑세스 장치.The data access device of claim 1, wherein the first protocol is a protocol for I 2 C, and the second protocol is a host processor protocol. 제3 항에 있어서, 상기 프로토콜 변환부는The method of claim 3, wherein the protocol conversion unit 상기 제1 프로토콜에 의해 상기 레지스터로부터 직렬로 입력한 상기 데이타를 상기 제2 프로토콜로 병렬로 출력하는 제1 직/병렬 변환부; 및A first serial / parallel converter for outputting the data serially inputted from the register by the first protocol to the second protocol in parallel; And 상기 제2 프로토콜에 의해 병렬로 입력한 상기 데이타를 상기 제1 프로토콜로 상기 레지스터로 직렬로 출력하는 제1 병/직렬 변환부를 구비하는 것을 특징으로 하는 데이타 엑세스 장치.And a first parallel / serial conversion unit for serially outputting the data input in parallel by the second protocol to the register in the first protocol. 제1 항에 있어서, 상기 제2 프로토콜은 I2C용 프로토콜이고, 상기 제1 프로토콜은 호스트 프로세서 프로토콜인 것을 특징으로 하는 데이타 엑세스 장치.The data access device of claim 1, wherein the second protocol is a protocol for I 2 C, and the first protocol is a host processor protocol. 제5 항에 있어서, 상기 프로토콜 변환부는The method of claim 5, wherein the protocol conversion unit 상기 제1 프로토콜에 의해 상기 레지스터로부터 병렬로 입력한 상기 데이타를 상기 제2 프로토콜로 직렬로 출력하는 제2 병/직렬 변환부; 및A second parallel / serial conversion unit for serially outputting the data input in parallel from the register by the first protocol to the second protocol; And 상기 제2 프로토콜에 의해 직렬로 입력한 상기 데이타를 상기 제1 프로토콜로 상기 레지스터로 병렬로 출력하는 제2 직/병렬 변환부를 구비하는 것을 특징으로 하는 데이타 엑세스 장치.And a second serial / parallel converter for outputting the data serially input by the second protocol to the register in the first protocol in parallel. 제1 항에 있어서, 상기 데이타 엑세스 장치는The apparatus of claim 1, wherein the data access device is 상기 레지스터로부터 입력한 상기 데이타에 의해 고유한 기능을 수행하거나, 상기 고유한 기능을 수행한 결과를 상기 데이타로서 출력하는 기능 수행부를 더 구비하는 것을 특징으로 하는 데이타 엑세스 장치.And a function execution unit that performs a unique function by the data input from the register or outputs a result of performing the unique function as the data. 제1 항에 있어서, 상기 레지스터 및 상기 프로토콜 변환부는 응용 주문형 집적 회로화되는 것을 특징으로 하는 데이타 엑세스 장치.The data access device of claim 1, wherein the register and the protocol converter are configured on an application specific integrated circuit. 제2 항에 있어서, 상기 레지스터, 상기 프로토콜 변환부 및 상기 프로세서는 상기 응용 주문형 집적 회로화되는 것을 특징으로 하는 데이타 엑세스 장치.The data access device of claim 2, wherein the register, the protocol converter, and the processor are configured on an application specific integrated circuit. 제2 항에 있어서, 상기 프로세서는 처리할 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로부터 입력하거나, 처리한 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 출력하는 것을 특징으로 하는 데이타 엑세스 장치.The data access device according to claim 2, wherein the processor inputs data to be processed from the register by the first protocol or outputs processed data to the register by the first protocol. 각종 데이타를 저장하는 적어도 하나의 레지스터;At least one register for storing various data; 상기 데이타를 처리하는 프로세서; 및A processor for processing the data; And 상기 레지스터와 상기 프로세서 사이에 마련되어, 상기 레지스터에서 상기 데이타를 입출력하는 프로토콜과 상기 프로세서에서 상기 데이타를 입출력하는 프로토콜이 다를 때 상기 다른 프로토콜들을 인터페이싱하는 프로토콜 변환부를 구비하는 것을 특징으로 하는 데이타 엑세스 장치.And a protocol conversion unit provided between the register and the processor to interface the other protocols when a protocol for inputting / outputting the data in the register and a protocol for inputting / outputting the data in the processor are different. 제1 항의 데이타 엑세스 장치에서 수행되는 데이타 엑세스 방법에 있어서,A data access method performed in the data access device of claim 1, 상기 레지스터로 상기 데이타를 상기 제1 프로토콜에 의해 전송할 것인가 제2 프로토콜에 의해 전송할 것인가를 판단하는 단계; 및Determining whether to transmit the data by the first protocol or the second protocol to the register; And 상기 데이타를 상기 제2 프로토콜에 의해 전송할 것으로 판단되면, 상기 제2 프로토콜을 상기 제1 프로토콜로 변환하여 상기 데이타를 상기 제1 프로토콜에 의해 상기 레지스터로 전송하는 단계를 구비하는 것을 특징으로 하는 데이타 엑세스 방법.If it is determined that the data is to be transmitted by the second protocol, converting the second protocol to the first protocol and transmitting the data to the register by the first protocol. Way. 제12 항에 있어서, 상기 데이타 엑세스 방법은The method of claim 12, wherein the data access method is 상기 데이타를 상기 제1 프로토콜에 의해 전송할 것으로 판단되면, 상기 제1 프로토콜에 의해 상기 데이타를 상기 레지스터로 직접 전송하는 단계를 더 구비하는 것을 특징으로 하는 데이타 엑세스 방법.If it is determined that the data is to be transmitted by the first protocol, transmitting the data directly to the register by the first protocol. 제1 항의 데이타 엑세스 장치에서 수행되는 데이타 엑세스 방법에 있어서,A data access method performed in the data access device of claim 1, 상기 레지스터부터 상기 데이타를 상기 제1 프로토콜에 의해 전송받을 것인가 상기 제2 프로토콜에 의해 전송받을 것인가를 판단하는 단계; 및Determining whether the data is to be transmitted by the first protocol or the second protocol from the register; And 상기 레지스터로부터 상기 데이타를 상기 제2 프로토콜에 의해 전송받을 것으로 판단되면, 상기 제1 프로토콜을 상기 제2 프로토콜로 변환하여 상기 데이타를 상기 제2 프로토콜에 의해 전송받는 단계를 구비하는 것을 특징으로 하는 데이타 엑세스 방법.If it is determined that the data is to be transmitted by the second protocol from the register, converting the first protocol to the second protocol and receiving the data by the second protocol. Access method. 제14 항에 있어서, 상기 데이타 엑세스 방법은15. The method of claim 14, wherein said data access method is 상기 레지스터로부터 상기 데이타를 상기 제1 프로토콜에 의해 전송받을 것으로 판단되면, 상기 제1 프로토콜에 의해 상기 레지스터로부터 제공되는 상기 데이타를 직접 받는 단계를 더 구비하는 것을 특징으로 하는 데이타 엑세스 방법.And if it is determined that the data is to be transmitted by the first protocol from the register, directly receiving the data provided from the register by the first protocol.
KR1020050123062A 2005-12-14 2005-12-14 Apparatus and method for accessing data KR20070063125A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123062A KR20070063125A (en) 2005-12-14 2005-12-14 Apparatus and method for accessing data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123062A KR20070063125A (en) 2005-12-14 2005-12-14 Apparatus and method for accessing data

Publications (1)

Publication Number Publication Date
KR20070063125A true KR20070063125A (en) 2007-06-19

Family

ID=38363212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123062A KR20070063125A (en) 2005-12-14 2005-12-14 Apparatus and method for accessing data

Country Status (1)

Country Link
KR (1) KR20070063125A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312949A (en) * 2012-03-16 2013-09-18 深圳富泰宏精密工业有限公司 System and method for prompting autodyne

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312949A (en) * 2012-03-16 2013-09-18 深圳富泰宏精密工业有限公司 System and method for prompting autodyne

Similar Documents

Publication Publication Date Title
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
JP5128683B2 (en) Method for providing a peripheral component interconnect (PCI) compatible transaction level protocol for system on chip (SoC)
US8239708B2 (en) System on chip (SoC) device verification system using memory interface
JP2006500679A (en) Interface integrated circuit device for USB connection
CN110998551B (en) Apparatus and mechanisms for bypassing PCIE address translation
JP2005235213A (en) Device and method for converting data in heterogeneous endian format, and system equipped with the device
US10133497B1 (en) SPI command censoring method and apparatus
KR100450680B1 (en) Memory controller for increasing bus bandwidth, data transmitting method and computer system having the same
JPH11259383A (en) Ras information acquisition circuit and information processing system equipped with the same
KR100449721B1 (en) Interface for devices having different data bus width and data transfer method using the same
US8291270B2 (en) Request processing device, request processing system, and access testing method
US20020091888A1 (en) Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports
KR20070063125A (en) Apparatus and method for accessing data
KR20070102823A (en) Device for controlling address in a i2c protocol
KR100591243B1 (en) On-chip serialized peripheral bus system and operating method thereof
KR100922812B1 (en) Method and system for controlling of peripherals
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
JP4956827B2 (en) 8-bit based data processing system
US8108574B2 (en) Apparatus and methods for translation of data formats between multiple interface types
JP5364641B2 (en) Information processing device
US7714871B2 (en) System and method for controlling display of mobile terminal
KR100602278B1 (en) Flash memory
JP4642398B2 (en) Shared bus arbitration system
JP5022741B2 (en) Semiconductor integrated circuit
US20040015635A1 (en) Data transfer controller with data pre-fetching function

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination