KR20070062917A - 반도체 층 연마용 조성물 - Google Patents

반도체 층 연마용 조성물 Download PDF

Info

Publication number
KR20070062917A
KR20070062917A KR1020060125468A KR20060125468A KR20070062917A KR 20070062917 A KR20070062917 A KR 20070062917A KR 1020060125468 A KR1020060125468 A KR 1020060125468A KR 20060125468 A KR20060125468 A KR 20060125468A KR 20070062917 A KR20070062917 A KR 20070062917A
Authority
KR
South Korea
Prior art keywords
polishing
composition
useful
sicn
removal
Prior art date
Application number
KR1020060125468A
Other languages
English (en)
Inventor
진루 바이안
Original Assignee
롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드 filed Critical 롬 앤드 하스 일렉트로닉 머티리얼스 씨엠피 홀딩스 인코포레이티드
Publication of KR20070062917A publication Critical patent/KR20070062917A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

수성 연마 조성물은 반도체 기판을 연마하는데 유용하다. 연마 조성물은 0.05 내지 50 중량%의 연마제; 및 0.001 내지 2 중량%의 람다형 카라게난을 포함하며, 람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용한 농도를 가진다.

Description

반도체 층 연마용 조성물{Composition for polishing semiconductor layers}
본 발명은 반도체 소자의 산화규소-함유층의 제거 속도를 변화시키기 위한 연마 조성물에 관한 것이다. 또한 본 발명은 기저층(underlying layer), 이를테면 탄화규소(SiC), 탄화질화규소(SiCN), 및 질화규소(Si3N4)로부터 산화규소-함유층을 제거하기 위한 화학적 기계적 평탄화(CMP) 방법에 관한 것이다.
칩 제조자는 다수의 화학적 기계적 평탄화(CMP) 단계들을 사용하여 웨이퍼를 평탄화시켜, 기판 표면이 평편한 제품을 제조한다. 이들 평편한 표면은, 평편하지 않은 기판에 대해 유전체를 적용하는 것으로부터 비롯된, 유해한 뒤틀림(distortion)이 없이 다단계 집적 회로의 제조를 용이하게 한다.
CMP 공정은 통상적으로 2 단계로 실행되어 연마 성능을 향상시킨다. 우선, 연마 공정에는, 구리와 같은 내부접속 금속(interconnect metal)을 신속하게 제거하기 위해 특별히 고안된 "제 1 단계" 슬러리가 사용된다. 이러한 초기 구리 제거 단계 이후에, "제 2 단계" 슬러리는 차단층(barrier layer)을 제거한다. 통상적으 로, 제 2 단계 슬러리는, 내부접속 금속의 "디싱(dishing)"으로 인하여 내부접속 구조물(interconnect structure)의 물리적 구조나 전기적 특성에 불리한 영향을 끼치지 않고, 차단층의 제거에 대한 선택도를 갖는다. 금속 내부접속 층 또는 유전층의 제거 속도에 대한 차단층의 제거 속도가, 선택도 비율로서 알려져 있다. 본 명세서의 목적을 위해, 제거 속도는 단위 시간당 두께의 변화, 이를테면 1 분당 Å으로서의 제거 속도를 뜻한다.
차단층을 제거한 뒤, 슬러리는 통상적으로 산화규소-함유 물질과 같은 기저층을 제거한다. 본 발명의 목적을 위해, 산화규소-함유 물질에는 테트라에틸오르토실리케이트(TEOS)와 같은 실란으로부터 유도된 물질 및 반도체 조립에 사용되는 기타 산화규소-함유 코팅이 포함된다. 공교롭게도, 산화규소-함유 물질을 빠른 속도로 제거하는 슬러리는 기저 마스크, 캡(cap), 이를테면 탄화질화규소(SiCN), 질화규소(SiN) 및 탄화규소(SiC)도 제거하는 경향이 있다. 이들 기저층의 조절되지 않은 제거는 집적 회로의 근본적인 성능에 불리한 영향일 끼칠 수 있다.
CMP 연마 조성물에 다양한 목적을 위해 카라게난을 첨가하는 것이 제안된 바 있다. 예를 들어, Thomas 등은 미국공개 제 2005/0104048 호에서 카라게난 검을 첨가하여 구리 디싱을 감소시키는 것을 개시하고 있다. 이들 제안된 용법은 구리 제거에 관한 것이며 TEOS 층의 제거에 관한 것이 아니다.
여러 저 k 유전체와 초저 k 집적화 스킴(integration scheme)에서, 유전체의 상단 위에 캡핑 물질(capping material)을 침착하여, 기계적 손상으로부터 유전체를 보호한다. 그 후 캡핑층 위에 마스크층, 이를테면 TEOS은 패턴화 에칭 공정에 의해 마스크층을 제거함으로써, 집적 회로 속의 유전체나 내부접속 금속을 위한 영역을 정의한다. 에칭 후에, 차단층은 기판을 덮으며, 구리와 같은 금속층은 채널 또는 바이어(via)에 충전된다. 유효 CMP를 위해, 이들 반도체 집적화 스킴은 통상적으로, 금속 내부접속재의 디싱 수준이 낮고 바닥 캡핑층(이를테면, SiCN 또는 SiC)이 최소한으로 제거되는 TEOS 마스크층과 같은 마스크층의 선택적인 제거를 요구한다.
TEOS와 같은 산화규소-함유층의 유전 상수가 저 k 및 초저 k 물질의 유전 상수보다 더 높기 때문에, 이들 TEOS 층의 두께를 가능한 한 얇게 하여 웨이퍼의 낮은 유효 유전 상수를 유지시키는 것이 바람직하다. 그러나, 더 두꺼운 TEOS 층은 CMP집적화를 위한 공정 조절을 향상시키므로, 선택된 최종 두께는 이들 2개의 경쟁적 기능 사이의 절충을 나타낸다. 이러한 절충으로부터 생성된 "두꺼운" TEOS 층은, 조절된 내부접속 금속의 제거 속도를 갖는 유효한 마스크 제거 단계를 포함한 연마 조성물을 필요로 한다.
요약하면, 이들 반도체 집적화 스킴은, 유효한 제거 속도로 산화규소-함유층을 선택적으로 제거하는 것과, 하부 캡핑층 상에서 또는 유전체 상에서 중지하는 것을 필요로 한다. 이러한 점을 고려하여, 산화규소-함유층 제거의 조절을 허용하는 연마 조성물을 제공하는 것이 바람직하다. 또한, TEOS 마스크층과 같은 산화규소-함유층을 결점이 감소되어 제거하는 것이 요구되고 있다.
또한, 반도체 제조자는 상이한 집적화 스킴과 저 k/초저 k 물질에 의존하고 있기 때문에, 반도체 구매자는 CPM 슬러리에 대한 조건은 상이하다. 이들 상이한 집적화 스킴은 보편적인 연마 용액을 배합하는 것을 가장 어렵게 한다. 따라서 금속 내부접속재, 이를테면 구리뿐 아니라 산화규소-함유층, 캡층의 제거 속도를 조정하여 다중 집적화 스킴을 충족시키는 것 또한 효과적이다.
본 발명의 일예는 0.05 내지 50 중량%의 연마제; 및 0.001 내지 2 중량%의 람다형 카라게난을 포함하며, 람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물을 포함한다.
본 발명의 다른 일예는 0.1 내지 50 중량%의 연마제; 및 0.01 내지 1.5 중량%의 람다형 카라게난을 포함하며, 람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용하고 SiC, SiCN 및 Si3N4의 그룹 중에서 선택된 적어도 하나의 코팅의 제거 속도를 감소시키는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물을 포함한다.
본 발명의 다른 일예는 0.1 내지 50 중량%의 연마제; 및 0.05 내지 1 중량%의 람다형 카라게난을 포함하며, 람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용하고 SiC, SiCN 및 Si3N4의 그룹 중에서 선택된 적어도 하나의 코팅의 제거 속도를 감소시키는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물을 포함한다.
본 발명의 다른 일예는 수성 연마 조성물로 연마하는 단계를 포함하며, 조성물은 0.05 내지 50 중량%의 연마제; 및 0.01 내지 2 중량%의 람다형 카라게난을 포함하며, 람다형 카라게난은 TEOS를 제거하고 SiC, SiCN 및 Si3N4의 적어도 하나로부 터 선택된 하드마스크 층을 유지하기 위한 것인 반도체 기판을 연마하는 방법을 포함한다.
연마제와 함께 슬러리 내 람다 카라게난을 첨가하면 산화규소 함유 물질의 제거 속도를 향상시킬 수 있다는 것을 알아냈다. 카라게난은 홍조(red seaweed)로부터 추출된 황산화 다당류의 천연 복합체 혼합물을 나타낸다. 카라게난은 황산화되고 황산화 되지 않은 것 둘 다 갈락토스 단위와 3,6 안하이드로갈락토스(3,6-AG)를 반복하여 제조된 고분자량 다당류이다. 3개형의 공업용 카라게난이 있다: 카파, 아이오타 및 람다(κ, ι, 및 λ). 단위체는 알파 1-3 및 베타 1-4 글리코시드 결합을 교대로 연결되어 있다. 카파, 아이오타 및 람다의 특성에 영향이 있는, 일차적 차이는 반복 단위 상에 에스테르 설페이트 그룹의 수와 위치이다. 람다 카라게난의 각 단위는 평균 약 1.5개의 설페이트 그룹을 함유하며; 아이오타-카라게난의 각 단위는 평균 약 1개의 설페이트 그룹을 함유하고; 카파-카라게난의 각 단위는 평균 약 0.5개의 설페이트 그룹을 함유한다. 기본적으로, 더 많은 황산화 그룹을 가진 람다는 겔화 포텐셜이 적다. 람다-카라게난은 전형적으로 각 단위에 대해 1개 이상의 설페이트 그룹을 가진다. 더 많은 안하이드레이트 결합이 있는 카파-카라게난은 그의 더 큰 "꼬임"(kink) 구조로 인해, 더 큰 겔화 포텐셜을 가진다. 람다-카라게난은 상업적 응용예에서 점도를 증가시키는 역할이 있다. 카파는 "비경화성"인 무르고 단단한 겔을 형성하며, 반면에 아이오타는 겔이 파괴된 후 "가역적"인 "팽창성" 겔을 형성한다. 또한 더 많은 설페이트 그룹을 함유한 것은 수용성이 더 크거나 높은 수 용해도를 가진다. 용해성이 더 큰 람다-카라게난을 첨가하면 산화규소-함유층의 제거 속도를 향상시킬 수 있다.
람다-카라게난은 0.001 중량% 내지 2 중량%의 양으로 존재한다. 본 명세서의 목적을 위해, 모든 농도는 달리 특정되지 않는 한, 연마 조성물의 총 중량을 기준으로 하여 중량%로 표시된 값이다. 바람직하게는, 람다-카라게난은 0.01 내지 1.5 중량% 및 가장 바람직하게는, 0.05 내지 1 중량%의 양으로 존재한다.
연마 조성물은 집적화 스킴에 따라 실리카를 용이하게 제거하거나 배합된 차단 물질과 실리카를 용이하게 제거하도록 연마제를 0.05 내지 50 중량% 함유하며, 연마 조성물은 마스크층을 제거하거나, 처음에 차단층을 제거한 다음 산화규소-함유층을 제거하는 역할이 있을 수 있다. 연마제는 바람직하게는 콜로이드성 연마제이다. 연마제의 예에는 무기 산화물, 금속 붕소화물, 금속 탄화물, 금속 질화물, 중합체 입자 및 상기한 연마제 1종 이상을 포함하는 혼합물이 포함된다. 적합한 무기 산화물에는, 예를 들면, 실리카(SiO2), 알루미나(Al2O3), 지르코니아(ZrO2), 세리아(CeO2), 산화망간(MnO2) 또는 상기한 산화물 1종 이상을 포함하는 배합물이 포함된다. 필요한 경우, 이들 무기 산화물의 개질된 형태, 예를 들면, 중합체-코팅된 무기 산화물 입자와 무기 코팅 입자도 사용할 수 있다. 적합한 금속 탄화물, 금속 붕소화물 및 금속 질화물에는, 예를 들면, 탄화규소, 질화규소, 탄질화규소(SiCN), 탄화붕소, 탄화텅스텐, 탄화지르코늄, 붕소화알루미늄, 탄화탄탈, 탄화티탄 또는 상기한 금속 탄화물, 금속 붕소화물 및 금속 질화물 중 1종 이상을 포함 하는 배합물이 포함된다. 또 다른 연마제에는 또한 중합체 입자와 코팅된 중합체 입자가 포함된다. 바람직한 연마제는 실리카이다.
연마제는 0.1 내지 50 중량%의 양으로 사용하는 것이 바람직하다. 당해 범위 내에서 연마제가 0.2 중량% 이상, 바람직하게는 0.5 중량% 이상이다. 또한 당해 범위 내에서 연마제의 양은 15 중량% 이하, 바람직하게는 10 중량% 이하이다.
과도한 금속의 디싱과 유전체의 부식을 방지하기 위한 연마제의 평균 입자 크기는 150 nm 이하이다. 본 명세서의 목적을 위해, '입자 크기'는 연마제의 평균 입자 크기를 뜻한다. 바람직하게는, 평균 입자 크기는 100 nm 이하, 바람직하게는 50 nm 이하, 더 바람직하게는 40 nm 이하인 콜로이드성 연마제를 사용하는 것이 바람직하다. 최소한의 유전체의 부식과 금속의 디싱이, 유용하게도 평균 입자 크기가 40 nm 이하인 콜로이드성 실리카에서 발생한다. 콜로이드성 연마제의 크기가 40 nm 이하로 감소하면 연마 조성물의 선택도가 증가되는 경향이 있지만, 차단층 제거 속도 또한 감소하는 경향이 있다. 또한, 바람직한 콜로이드성 연마제는 분산제, 계면활성제 및 완충액과 같은 첨가제를 포함하여 산성 pH 범위에서 콜로이드성 연마제의 안정성을 향상시킬 수 있다. 이러한 콜로이드성 연마제 중 하나는 AZ Electronic Materials사제 콜로이드성 실리카이다.
연마 조성물에 연마제가 함유되지 않는 경우, 화학적 기계적 평탄화(CMP) 공정에 있어서 패드 선택과 조절은 보다 중요해진다. 예를 들면, 일부 연마제가 없는 조성물에 있어서 고정된 연마 패드는 연마 성능을 향상시킨다.
연마 조성물은 임의로 차단 제거제, 이를테면 구아니딘, 포름아미딘 또는 이 들의 유도체를 함유하여 차단층, 이를테면 탄탈, 질화탄탈, 티탄 및 질화티탄의 제거를 향상시킬 수 있다. 화학적 기계적 평탄화 조성물에는 또한 임의로 착화제, 킬레이트제, pH 완충액, 살균제 및 소포제를 포함할 수 있다.
임의로, 탄탈, 질화 탄탈, 티탄 및 질화 티탄과 같은 차단층의 제거 속도는 산화제의 사용에 의해 유리하게 최적화된다. 적합한 산화제에는, 예를 들면, 과산화수소, 모노퍼설페이트, 요오드산염, 마그네슘 퍼프탈레이트, 과아세트산 및 다른 과산, 퍼설페이트, 브롬산염, 과요오드산염, 질산염, 이온염, 세륨염, 망간(Mn)(Ⅲ)염, Mn(Ⅳ)염, Mn(Ⅵ)염, 은염, 구리염, 크롬염, 코발트염, 할로겐, 차아염소산염 또는 상기한 산화제 1종 이상을 포함하는 배합물이 포함된다. 바람직한 산화제는 과산화수소이다. 산화제는 통상적으로 연마 조성물을 사용하기 전에 연마 조성물에 가하며, 이 경우 산화제는 별도의 포장에 함유됨을 인지하여야 한다.
0 내지 10 중량%의 산화제의 양을 사용하는 것이 바람직하다. 당해 범위 내에서 산화제의 양은 0.1 중량% 이상이 바람직하다. 또한 당해 범위 내에서 산화제의 양은 5 중량% 이하가 바람직하다. 가장 바람직하게는, 조성물은 산화제를 0.1 내지 5 중량% 포함한다. 산화제, 이를테면 과산화물의 양을 조절하면 또한 금속 내부접속재 제거 속도를 조절할 수 있다. 예를 들면, 과산화물 농도가 증가하면 구리 제거 속도가 증가한다. 그러나, 산화제 농도가 지나치게 증가하면 연마 속도에 불리한 영향을 끼치게 된다.
연마 조성물은 산성 pH 또는 알칼리성 pH일 수 있다. 내부접속재에 사용하는데 적합한 금속에는, 예를 들면, 구리, 구리 합금, 금, 금 합금, 니켈, 니켈 합 금, 백금 그룹 금속, 백금 그룹 금속 합금, 은, 은 합금, 텅스텐, 텅스텐 합금 및 상기한 금속 1종 이상을 포함하는 혼합물이 포함된다. 바람직한 내부접속 금속은 구리이다. 과산화수소와 같은 산화제를 사용하는 산성 연마 조성물 또는 알칼리성 연마 조성물과 슬러리에서, 구리 제거 속도와 정지 에칭 속도는 둘 다 구리의 산화로 매우 높다. 내부접속 금속의 제거 속도를 감소시키기 위해, 연마 조성물에 부식 방지제를 사용한다. 이러한 부식 방지제는 내부접속 금속의 제거를 감소시키는 작용을 한다. 이 작용은 내부접속 금속의 디싱을 감소시킴으로써 연마 성능을 용이하게 향상시킨다.
당해 방지제의 양은 통상적으로 6 중량% 이하이고, 당해 방지제는 내부접속 금속에 대해 단독으로 사용되거나, 방지제들의 혼합물이다. 당해 범위 내에서, 방지제의 양은 0.0025 중량% 이상, 바람직하게는 0.15 중량% 이상이 바람직하다. 당해 범위 내에서, 방지제의 양은 1 중량% 이하, 바람직하게는 0.5 중량% 이하가 바람직하다. 바람직한 부식 방지제는 벤조트리아졸(BTA)이다. 산성 조성물에서 방지제의 최적 양은 알칼리성 pH 연마 조성물에서 최적 양보다 클 수 있다.
추가의 부식 방지제에는 계면활성제, 이를테면 음이온성 계면활성제, 쯔비터이온성 계면활성제, 비이온성 계면활성제, 양쪽성 계면활성제 및 중합성 계면활성제 또는 유기 화합물, 이를테면 아졸이 포함된다. 적합한 음이온성 계면활성제에는, 예를 들면, 설폰산염, 황산염, 카복실레이트, 인산염과 같은 관능 그룹 또는 이들 관능 그룹의 유도체를 갖는 계면활성제, 또는 상기한 계면활성제 1종 이상을 포함하는 배합물이 포함된다. 바람직한 음이온성 계면활성제는 소듐 도데실벤젠설 포네이트이다. 적합한 비이온성 계면활성제에는, 예를 들면, 규소계 화합물, 플루오르계 화합물, 에스테르, 에틸렌 옥사이드, 알콜, 에톡실레이트, 에테르, 글리코시드 또는 이들 화합물의 유도체, 또는 상기한 비이온성 계면활성제 1종 이상을 포함하는 배합물이 포함된다. 적합한 양쪽성 계면활성제에는, 예를 들면, 폴리카복실레이트와 이들의 유도체, 폴리아크릴아미드와 이들의 유도체, 셀룰로스 및 폴리비닐알콜과 이들의 유도체가 포함된다. 방지제로 사용되거나 방지제들의 혼합물로 사용되는 적합한 아졸에는, 예를 들면, 톨릴트리아졸(TTA), 이미다졸 및 이들의 혼합물이 포함된다. 가장 바람직한 2차 부식 방지제는 톨릴트리아졸이다.
또한 연마 조성물은 무기 pH 조정제나 유기 pH 조정제를 포함하여, 연마 조성물의 pH를 산성 pH로 낮추거나 pH를 알칼리성 pH로 높인다. 적합한 무기 pH 감소제에는, 예를 들면, 질산, 황산, 염산, 인산 또는 상기한 무기 pH 감소제 1종 이상을 포함하는 배합물이 포함된다. 적합한 pH 증가제는 금속 수산화물, 수산화암모늄, 또는 질소-함유 유기 염기 또는 이전의 pH 증가제의 배합물 중 하나를 포함한다.
연마 조성물은 산성 pH 또는 알칼리성 pH에서 조작된다. 연마 조성물의 pH가 1-14인 것이 바람직하다. 당해 범위에서 pH는 2 이상이고 12 이하인 것이 바람직하다. 가장 바람직한 연마 조성물의 pH는 3 내지 10이다.
임의로, 연마 조성물은 킬레이트제나 착화제를 함유하여, 차단층 금속의 제거 속도에 대해 구리 제거 속도를 조정할 수 있다. 킬레이트제는 구리를 함유한 킬레이트 금속 착물을 형성시킴으로써, 구리 제거 속도를 향상시킨다. 적합한 킬 레이트제에는, 예를 들면, 카복실산, 아미노 카복실산 및 이들의 유도체, 또는 상기한 킬레이트제 1종 이상을 포함하는 배합물이 포함된다. 바람직하게는, 킬레이트제는, 연마 조성물 중에서 2 중량% 이하로 존재한다. 임의로, 연마 조성물은 당해 pH에서 pKa가 1.5 내지 13 미만인 각종 유기산 및 무기산, 및 아미노산 또는 이들의 염과 같은 완충액을 또한 포함할 수 있다. 임의로, 연마 조성물은, 에스테르, 에틸렌 옥사이드, 알콜, 에톡실레이트, 규소 화합물, 플루오르 화합물, 에테르, 글리코시드 또는 이들의 유도체를 포함하는 비이온성 계면활성제와 같은 소포제를 추가로 함유할 수 있다. 소포제는 또한 양쪽성 계면활성제일 수 있다.
연마 조성물은 CMP 장치가 2.5 내지 15 kPa의 저압에서 작동할 수 있게 한다. 당해 범위에서 압력은 바람직하게는 3 내지 12 kPa이다. 낮은 CMP 패드 압력은, 스크래치와 다른 원하지 않은 연마 결함을 감소시킴으로써 연마 성능을 향상시키고, 파쇄되기 쉬운 물질의 손상을 최소화시킨다. 예를 들면, 저 유전상수 물질(low dielectric constant material)은 높은 응력에 노출되는 경우 파쇄되고 박리된다. 추가로, 당해 연마 조성물에 의해 수득된 높은 차단층 금속의 제거 속도는, 연마제 농도를 낮추고 연마제 입자 크기를 작게 하여, 차단층 금속의 제거 속도와 산화규소-함유층, 이를테면 TEOS 제거 속도를 효율적으로 한다. 일예의 구체예에서, 연마 조성물은 조정되거나 변화되어, 산화규소-함유층의 어떠한 파괴 없이도 높은 차단층 금속의 제거 속도를 유리하게 달성할 수 있다. 또한 연마 조성물은 유리하게 변화되어, 저 k 또는 초저 k 유전층의 어떠한 손상 없이도 산화규소-함유층을 제거할 수 있다.
웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때, 21.7 kPa(3 psi) 미만인 1개 이상의 연마 압력에서, 조성물은 TEOS 제거를 가속화시키고, SiC, SiCN 및 Si3N4로 구성된 그룹으로부터 선택된 1종 이상의 코팅의 제거를 감소시킨다. 바람직하게는, SiC, SiCN 및 Si3N4로 구성된 그룹으로부터 선택된 1종 이상의 코팅은 캡이다. 본 명세서의 목적을 위해, "비교 제거(comparative removal)"는 웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때의 제거 속도를 뜻한다. 선택도의 측정에 유용한 특별한 연마 패드는 IC1010™ 다공성-충전된 폴리우레탄 연마 패드이다. 당해 조성물은 다양한 연마 압력에서 조작되기 때문에, 이들 데이터는 조성물의 효능을 설명하기 위한 데이터이며, 조성물의 사용을 위한 특정한 운전 압력을 기술하기 위한 데이터가 아니다. 연마 조성물은 임의로, 웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때, 21.7 kPa 미만인 1개 이상의 연마 압력에서, 캡 선택도가 적어도 2 내지 1인 TEOS를 갖는다. 선택된 집적화 스킴은 TEOS 선택도를 조절한다.
캡 선택도를 차단하는 것에 추가하여, 용액은 임의로 금속 내부접속재에 대한 차단층 제거 선택도를 가지며, 당해 용액은, 웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때, 21.7 kPa 미만인 1개 이상의 연마 압력에서, 금속 내부접속재, 이를테면 구리의 제거 속도보다 빠른 속도로 차단층 물질을 제거한다. 임의로, 연마 조성물은, 웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때, 21.7 kPa 미만인 1개 이상의 연마 압력에서, 구리에 대한 질화탄탈의 선택도가 2 내지 1 이상이다. 임의로, 연마 조성물은, 웨이퍼에 대해 직각에서 측정된, 다공성-충전된 폴리우레탄 연마 패드 압력으로서 측정할 때, 21.7 kPa 미만인 1개 이상의 연마 압력에서, 구리에 대한 질화탄탈의 선택도가 5 내지 1 이상이다. 이러한 선택도의 높은 수치로 인하여, 칩 제조자는 내부접속 금속을 과다하게 제거하지 않고도 차단층으로부터 물질을 제거할 수 있게 된다.
또한, 당해 공정은 추가 첨가제에 의해 유전층 상에서 멈출 수 있다. 통상의 유전 물질에는, 테트라에틸오르토실리케이트(TEOS)와 같은 실란으로부터 유도된 산화규소-함유 물질, 저 k 및/또는 초저 k 유기 물질, 노벨러스(Novellus)사제 CORAL® CVD SiOC가 포함된다. 임의로, 본 발명에서 설명한 람다-카라게난을 함유한 염기성 조성물에서 음이온성 계면활성제 또는 비이온성 계면활성제를 첨가하면 다른 필름 제거 속도에 영향 없이, SiOC의 제거 속도를 효과적으로 낮출 것이다.
실시예
실시예 1
시험한 수성 슬러리는 FMC(펜실베니아 필라델피아)사에서 공급된 Marine ColloidsTM 카라게난(카파, 아이오타, Ca와 함께 아이오타 및 람다)을 함유하였다. 특이 람다형 카라게난은 FMC사제 Viscarin GP 209F이었다. 본 실험을 수행하여 다 양한 카라게난 형태와 농도를 가진 연마 조성물의 연마 성능을 측정하였다. 본 실시예와 모든 다른 실시예에서 약 2 psi(13.8 kPa)의 다운포스(downforce) 조건 및 샘플 웨이퍼(200 mm)를 연마하는 연마 슬러리 유속 200 cc/분, 플레튼 속도 120 RPM 및캐리어 속도 114 RPM하에 IC1010 연마 패드(Rohm and Haas Electroinc Materials CMP Technologies)가 있는 Strausbaugh 연마기가 사용되었다. 모든 연마 슬러리는 KOH 또는 HNO3로 pH를 조정하였고 모든 슬러리는 탈이온수와 평형화하였다. 실시예에서, 문자는 비교 조성물이며 숫자는 본 발명의 구체예를 나타낸다.
Figure 112006091481159-PAT00001
GHC=구아니딘 히드로클로라이드. 모든 샘플은 AZ Electronic Materials 사제 PL150H25 30 nm 평균 입자 크기 실리카, 0.15 중량%의 벤조트리아졸 및 0.5 중량%의 H2O2를 함유하였고, CDO는 Novellus Systems, Inc.제 CoralTM 유전체이었다.
본 실시예는 람다-카라게난이 TEOS 제거 속도를 증가시키며 SiCN 제거 속도를 감소시키지만 CDO 속도에 대해 악영향이 없다는 것을 보여준다. 카파, 아이오타 및 Ca가 있는 아이오타형 카라게난은 TEOS 제거 속도에 대해 중요한 효과가 없었다.
실시예 2
본 실시예에서 알칼리성 pH 수준에서 효과를 시험하였다.
Figure 112006091481159-PAT00002
GHN=구아니딘 히드로니트레이트. 모든 샘플은 0.10 중량%의 벤조트리아졸; 0.01 중량%의 Kordex MLX 살생물제(메틸-4-이소티아졸린-3-온 7.0 내지 <10.0 중량%); 및 10 중량%의 AZ Electronic Materials 사제 Klebosol II 50 nm 평균 입자 크기 실리카를 포함하였고, CDO는 Novellus Systems, Inc.제 CoralTM 유전체이었다.
람다-카라게난은 또한 구아니딘 히드로니트레이트 제제에서 CDO에 대한 제거 속도를 증가시켰고 구아니딘 히드로니트레이트가 없는 제제에 대해 CDO 제거 속도를 감소시켰다. 또한, 첨가제는 구아니딘의 첨가 또는 비첨가에 따라 TEOS 속도를 증가시키는데 효과적이다.
실시예 3
본 실시예는 1 내지 4 중량%의 실리카 연마제 농도로서 Si3N4 필름의 연마를 포함하였다.
Figure 112006091481159-PAT00003
모든 샘플은 pH 4에서 AZ Electronic Materials 사제 PL150H25 30 nm 평균 입자 크기 실리카, 0.15 중량%의 벤조트리아졸, 1 중량%의 구아니딘 히드로클로라이드 및 0.5 중량%의 H2O2를 함유하였고, CDO는 Novellus Systems, Inc.제 CoralTM 유전체이었다.
상기 표에서는 람다-카라게난이 또한 질화규소 층 제거 속도를 억제하는데 효과적이라는 것을 증명한다.
실시예 4
다음 실시예에서 알칼리성 pH 수준에서 첨가제의 효과를 시험하였다.
Figure 112006091481159-PAT00004
GHC=구아니딘 히드로클로라이드. 모든 샘플은 0.10 중량%의 벤조트리아졸; 0.01 중량%의 Kordex MLX 살생물제(메틸-4-이소티아졸린-3-온 7.0 내지 <10.0 중량%); 및 10 중량%의 AZ Electronic Materials 사제 Klebosol II 50 nm 평균 입자 크기 실리카를 포함하였고, CDO는 Novellus Systems, Inc.제 CoralTM 유전체이었다.
시험 pH 수준에서 람다-카라게난은 CDO 및 TaN 제거 속도에서 상응하는 증가와 함께 TEOS 제거 속도를 증가시켰다. 또한, 람다-카라게난은 시험한 알칼리성 pH 수준에서 작용하였다.
실시예 5
본 실시예는 다른 계면활성제와 람다-카라게난의 친화성을 시험하였다.
Figure 112006091481159-PAT00005
GHN=구아니딘 히드로니트레이트. 모든 샘플은 0.10 중량%의 벤조트리아졸; 0.01 중량%의 Kordex MLX 살생물제(메틸-4-이소티아졸린-3-온 7.0 내지 <10.0 중량%)르; Disponil FES77 IS(Cognis Chemicals Group사제 음이온성 계면활성제, 그의 화학명 소듐 지방 알코올 폴리글리콜 에테르 설페이트) 및 10 중량%의 AZ Electronic Materials 사제 Klebosol II 50 nm 평균 입자 크기 실리카를 포함하였고, CDO는 Novellus Systems, Inc.제 CoralTM 유전체이었다.
본 실시예에서 음이온성 계면활성제의 첨가로 TEOS 제거 속도에 대한 악영향이 거의 없이 CDO 제거 속도를 억제하는 것이 예시된다. 이것은 음이온성 계면활성제와 람다-카라게난의 친화성을 증명한다.
상기 실험으로부터 연마 조성물에서 람다-카라게난을 사용하면 차단층에 대한 제거 속도와 비교할 때 산화규소-함유 층에 대해 구별되는 제거 속도가 가능함을 알 수 있다. 이러한 점은 SiCN과 비교하여, 다른 층 위의 한 층, 이를테면 TEOS의 급속한 제거를 유리하게 허용한다. 예를 들면, 마스크층과 캡핑층을 갖는 반도체에서, 이는 임의로 마스크 대 캡의 선택도를 2 대 1 이상, 또는 심지어 5 대 1 이상으로 허용한다. 당해 선택도 비는 SiC, SiCO, Si3N4 또는 SiCN 캡핑층 위에 침착된 TEOS 마스크층에 적용될 수 있다. 또한 이는 하기 표 6에 제시한 바와 같은 단일 마스크에 적용될 수 있다. 또한 연마 조성물은 유용하게도 저 k 또는 초저 k 유전층에 어떠한 손상 없이 산화규소-함유 층을 제거하도록 조정될 수 있다. 이들 연마 조성물이, 산화규소-함유 층, 저 k 및/또는 초저 k 유전층에 어떠한 손상 없이도, 반도체 기판의 각종 층들을 제거하는 능력을 다음 표 6에 제시한다.
집적화 스킴 # 층 내부접속 구조물 CMP에 대한 집적화 스킴 제거 속도(RR) 요건
1 이중 코팅 TaN/TEOS/SiCN/ 저 k 또는 초저 k 유전층 TaN 층과 TEOS 층을 연마하고; SiCN과 저 k 또는 초저 k 유전층 위에서 연마를 중지함 TaN 층과 TEOS 층에 대해 높은 RR; SiCN과 저 k 또는 초저 k 유전층에 대해 낮은 RR
2 단일 코팅 TaN/TEOS(또는 SiCN)/저유전층 또는 초저유전층 TaN 층과 TEOS(또는 SiCN)층을 연마하고; 저 k 또는 초저 k 유전층 위에서 연마를 중지함 TaN 층과 TEOS(또는 SiCN)층에 대해 높은 RR; 저 k 또는 초저 k 유전층에 대해 낮은 RR
3 단일 코팅 TaN/TEOS(또는 SiCN)/저 k 또는 초저 k 유전층 TaN 층을 연마하고; TEOS(또는 SiCN)층과 저 k 또는 초저 k 유전층 위에서 연마를 중지함 TaN 층에 대해 높은 RR; TEOS(또는 SiCN)층과 저 k 또는 초저 k 유전층에 대해 낮은 RR
4 코팅 없음 TaN/저 k 또는 초저 k 유전층 TaN 층을 연마하고; 저 k 또는 초저 k 유전층 위에서 연마를 중지함 TaN 층에 대해 높은 RR; 저 k 또는 초저 k 유전층에 대해 낮은 RR
표 6에서 반도체 기판으로부터 원하는 일정 층을 선택적으로 제거하는 데에 이용될 수 있는 각종 집적화 스킴들을 보여준다. 예를 들면, 집적화 스킴 1은, TaN, TEOS, SiCN 및 저 k 또는 초저 k 유전층을 각각 포함하는 내부접속 구조물로부터 TaN 층과 TEOS 층을 선택적으로 제거하는 데에 연마 조성물이 유리하게 사용될 수 있는 방법을 보여준다. 연마 조성물은 SiCN층과 CDO층보다 더 빠른 속도로 TaN 층과 TEOS 층을 제거하며, 이에 의해 SiCN층과 초저 k 유전층을 보호한다.
연마 조성물을 사용하여, 집적 회로의 내부접속 구조물로부터 산화규소-함유층과 임의로 차단층을 제거하는 속도를 조정한다. 내부접속 금속의 디싱이 감소되거나, SiCN, 또는 Si3N4 캡핑층과 같은 캡핑층 위에서 정지시켜, 높은 산화규소-함유층 제거율을 얻도록 조정하거나 변화시킬 수 있다. 임의로, 당해 방법은 산화규소-함유층을 제거하기 전에 수성 연마 조성물로서 차단층을 제거하는 것을 포함한다. 또한, 산화규소-함유층이 바닥층 위에 침착된 상단 TEOS 층이고 바닥층은 SiC, SiCN, Si3N4 또는 SiCO인 경우, 당해 조성물은 상단층을 제거하고, 바닥층의 적어도 일부를 남겨둘 수 있다. 이러한 선택적 TEOS 제거는 캡핑층을 포함한 저 k 및 초저 k 유전체의 보호에 특히 효율적이다.

Claims (10)

  1. 0.05 내지 50 중량%의 연마제; 및
    0.001 내지 2 중량%의 람다형 카라게난을 포함하며,
    람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물.
  2. 제 1 항에 있어서, 람다형 카라게난이 SiC, SiCN 및 Si3N4의 그룹 중에서 선택된 적어도 하나의 코팅의 제거 속도를 감소시키는데 유용한 조성물.
  3. 제 1 항에 있어서, 연마제가 무기 산화물, 금속 붕소화물, 금속 탄화물, 금속 질화물 및 중합체 입자 중 적어도 하나로부터 선택되는 조성물.
  4. 0.1 내지 50 중량%의 연마제; 및
    0.01 내지 1.5 중량%의 람다형 카라게난을 포함하며,
    람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용하고 SiC, SiCN 및 Si3N4의 그룹 중에서 선택된 적어도 하나의 코팅의 제거 속도를 감소시키는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물.
  5. 제 4 항에 있어서, 람다형 카라게난은 SiCN의 제거 속도를 감소시키는데 유용한 조성물.
  6. 제 4 항에 있어서, 연마제가 알루미나, 세리아 및 실리카 중 적어도 하나로부터 선택되는 조성물.
  7. 0.1 내지 50 중량%의 연마제; 및
    0.05 내지 1 중량%의 람다형 카라게난을 포함하며,
    람다형 카라게난은 TEOS 제거 속도를 가속하는데 유용하고 SiC, SiCN 및 Si3N4의 그룹 중에서 선택된 적어도 하나의 코팅의 제거 속도를 감소시키는데 유용한 농도를 가진 반도체 기판을 연마하는데 유용한 수성 연마 조성물.
  8. 제 7 항에 있어서, 람다형 카라게난이 SiCN의 제거 속도를 감소시키는데 유용한 조성물.
  9. 제 4 항에 있어서, 조성물이 벤조트리아졸 부식 방지제를 포함하는 조성물.
  10. 수성 연마 조성물로 연마하는 단계를 포함하며,
    조성물은 0.05 내지 50 중량%의 연마제; 및
    0.01 내지 2 중량%의 람다형 카라게난을 포함하며,
    람다형 카라게난은 TEOS를 제거하고 SiC, SiCN 및 Si3N4의 적어도 하나로부터 선택된 하드마스크 층을 유지하기 위한 것인 반도체 기판을 연마하는 방법.
KR1020060125468A 2005-12-13 2006-12-11 반도체 층 연마용 조성물 KR20070062917A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/301,781 US20070131899A1 (en) 2005-12-13 2005-12-13 Composition for polishing semiconductor layers
US11/301,781 2005-12-13

Publications (1)

Publication Number Publication Date
KR20070062917A true KR20070062917A (ko) 2007-06-18

Family

ID=38138368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060125468A KR20070062917A (ko) 2005-12-13 2006-12-11 반도체 층 연마용 조성물

Country Status (5)

Country Link
US (3) US20070131899A1 (ko)
JP (1) JP2007180534A (ko)
KR (1) KR20070062917A (ko)
CN (1) CN1982393A (ko)
TW (1) TW200730596A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080276543A1 (en) * 2007-05-08 2008-11-13 Thomas Terence M Alkaline barrier polishing slurry
US20090031636A1 (en) * 2007-08-03 2009-02-05 Qianqiu Ye Polymeric barrier removal polishing slurry
US20090032765A1 (en) * 2007-08-03 2009-02-05 Jinru Bian Selective barrier polishing slurry
CN102101980B (zh) * 2009-12-18 2015-12-02 安集微电子（上海）有限公司 一种化学机械抛光液
US8492277B2 (en) * 2010-03-16 2013-07-23 Rohm And Haas Electronic Materials Cmp Holdings, Inc Method of polishing a substrate comprising polysilicon and at least one of silicon oxide and silicon nitride
JP2013038095A (ja) * 2011-08-03 2013-02-21 Elpida Memory Inc 半導体装置の製造方法
TWI659088B (zh) 2014-03-18 2019-05-11 Fujifilm Electronic Materials U. S. A., Inc. 蝕刻組成物
US11111435B2 (en) 2018-07-31 2021-09-07 Versum Materials Us, Llc Tungsten chemical mechanical planarization (CMP) with low dishing and low erosion topography
CN110683762B (zh) * 2019-11-25 2022-08-09 临沂晶石陶瓷有限公司 一种陶瓷用大红釉料及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266088A (en) * 1992-09-23 1993-11-30 Nicsand Water-based polish
TW469579B (en) * 1998-09-19 2001-12-21 Winbond Electronics Corp Method for producing shallow trench isolation (STI)
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
JP2002110596A (ja) * 2000-10-02 2002-04-12 Mitsubishi Electric Corp 半導体加工用研磨剤およびこれに用いる分散剤、並びに上記半導体加工用研磨剤を用いた半導体装置の製造方法
US7037352B2 (en) * 2000-12-12 2006-05-02 Showa Denko Kabushiki Kaisha Polishing particle and method for producing polishing particle
US7300478B2 (en) * 2003-05-22 2007-11-27 Ferro Corporation Slurry composition and method of use
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers
US20050104048A1 (en) * 2003-11-13 2005-05-19 Thomas Terence M. Compositions and methods for polishing copper
US20050241671A1 (en) * 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment

Also Published As

Publication number Publication date
CN1982393A (zh) 2007-06-20
US20090280724A1 (en) 2009-11-12
US20070163998A1 (en) 2007-07-19
US20070131899A1 (en) 2007-06-14
JP2007180534A (ja) 2007-07-12
TW200730596A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR101092939B1 (ko) 반도체 층 연마용 조성물
KR100581649B1 (ko) 금속 ｃｍｐ에서 광택화를 위한 조성물 및 방법
US7981316B2 (en) Selective barrier metal polishing method
EP1597328B1 (en) Modular barrier removal polishing slurry
EP1505134B1 (en) Chemical mechanical planarization compositions for reducing erosion in semiconductor wafers
EP2196509B1 (en) Chemical Mechanical Polishing Composition for polishing substrates containing a low-k dielectric material and Methods Relating Thereto
US20050194563A1 (en) Bicine/tricine containing composition and method for chemical-mechanical planarization
KR20070062917A (ko) 반도체 층 연마용 조성물
US20070298611A1 (en) Selective barrier slurry for chemical mechanical polishing
EP1935954A1 (en) Compositions for chemical mechanical planarization of copper
WO2009056491A1 (en) Cmp slurry composition and process for planarizing copper containing surfaces provided with a diffusion barrier layer
KR102426915B1 (ko) 화학 기계적 연마용 슬러리 조성물, 저유전율막의 화학 기계적 연마 방법 및 반도체 소자의 제조방법
US20020132560A1 (en) Polishing method for selective chemical mechanical polishing of semiconductor substrates

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid