KR20070057337A - 버퍼를 구비하는 솔리드 스테이트 디스크 - Google Patents

버퍼를 구비하는 솔리드 스테이트 디스크 Download PDF

Info

Publication number
KR20070057337A
KR20070057337A KR1020050116645A KR20050116645A KR20070057337A KR 20070057337 A KR20070057337 A KR 20070057337A KR 1020050116645 A KR1020050116645 A KR 1020050116645A KR 20050116645 A KR20050116645 A KR 20050116645A KR 20070057337 A KR20070057337 A KR 20070057337A
Authority
KR
South Korea
Prior art keywords
flash memory
chip
solid state
state disk
controller
Prior art date
Application number
KR1020050116645A
Other languages
English (en)
Inventor
박시영
방삼룡
김상범
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050116645A priority Critical patent/KR20070057337A/ko
Publication of KR20070057337A publication Critical patent/KR20070057337A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory

Abstract

성능을 향상시키며 PCB 사이즈를 줄일 수 있는 솔리드 스테이트 디스크(SSD)가 개시된다. 상기 솔리드 스테이트 디스크는, 적어도 하나의 플래쉬 메모리부와, 외부 호스트(Host)와 연결되는 호스트 인터페이스 및 상기 호스트 인터페이스와 연결되며, 상기 외부 호스트로부터의 제어명령에 따라 상기 적어도 하나의 플래쉬 메모리부의 데이터 기록/독출 동작을 제어하는 컨트롤러를 구비하는 제 1칩과, 상기 컨트롤러에 의해 제어되며, 상기 적어도 하나의 플래쉬 메모리부에 기록될 데이터를 상기 외부 호스트로부터 입력받아 임시 저장하거나, 상기 적어도 하나의 플래쉬 메모리부로부터 독출되어 외부로 출력될 데이터를 임시 저장하는 버퍼부를 구비하는 제 2칩이 SiP(System in Package) 형태로 패키징되는 것을 특징으로 한다.

Description

버퍼를 구비하는 솔리드 스테이트 디스크{Solid state disk including buffer}
도 1은 일반적인 솔리드 스테이트 디스크를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 솔리드 스테이트 디스크를 나타내는 블록도이다.
도 3은 SiP(System in Package) 형태로 구현된 도 2의 솔리드 스테이트 디스크를 나타내는 블록도이다.
도 4는 원칩(One Chip) 형태로 구현된 도 2의 솔리드 스테이트 디스크를 나타내는 블록도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 외부 호스트 200: 솔리드 스테이트 디스크
210: 호스트 인터페이스 220: 컨트롤러
230a 내지 230n: 메모리부 240: SDRAM
본 발명은 솔리드 스테이트 디스크(Solid state disk, SSD)에 관한 것으로 서, 더 상세하게는 성능을 향상시키며 PCB 보드 사이즈를 줄일 수 있는 버퍼를 구비하는 솔리드 스테이트 디스크에 관한 것이다.
근래에 컴퓨터 등 데이터 처리장치에 있어서 데이터 입출력시 병목 현상으로 인한 성능 저하를 해결할 수 있는 기술로 솔리드 스테이트 디스크(SSD) 방식이 제안되고 있다. 상기 솔리드 스테이트 디스크는, 하드 디스크 드라이브(HDD)가 아닌 플래시, DDR 등 메모리를 기반으로 한 데이터 저장장치이다. 또한, 기존의 HDD에 필수적으로 사용되는 모터와 기계적 구동장치를 없애, 작동시 열과 소음이 거의 발생하지 않고 외부충격에 강할 뿐 아니라, 데이터 전송 속도에 있어서 기존의 HDD에 비해 수십 배 이상 향상된 성능을 보인다.
도 1은 일반적인 솔리드 스테이트 디스크를 나타내는 블록도이다. 도시된 바와 같이 상기 솔리드 스테이트 디스크(20)는, 외부 호스트(10)와 연결되는 호스트 인터페이스(21), 컨트롤러(22) 및 적어도 하나의 메모리부(23a 내지 23n)를 구비한다.
상기 호스트 인터페이스(21)는 외부 호스트(10)와 버스를 통해 직접 연결되어, 외부 호스트(10)로부터 버스를 통해 신호들을 입력받는다. 상기 외부 호스트(10)로부터 제어신호, 어드레스 및 데이터 등이 입력된다. 일예로서 상기 호스트 인터페이스(21)는 ATA 등의 소정의 프로토콜에 따라 상기 외부 호스트(10)와 인터페이스를 행할 수 있다.
상기 외부 호스트(10)로부터 입력된 신호들은, 상기 호스트 인터페이스(21)에서 상기 적어도 하나의 메모리부(23a 내지 23n)를 제어하기 위한 내부 신호들로 변경되며, 상기 내부 신호들은 컨트롤러(22)로 입력된다. 상기 컨트롤러(22)는 입력된 내부 신호들에 따라 선택된 메모리부에 데이터의 기록/독출 동작을 수행한다. 상기 적어도 하나의 메모리부(23a 내지 23n)는 일예로서 플래쉬 메모리가 적용될 수 있다.
고집적, 대용량의 정보를 저장할 수 있는 플래쉬 메모리의 경우 RAM에 비해 데이터를 기록/독출하는 시간이 긴 특성이 있다. 이에 따라, 일반적인 솔리드 스테이트 디스크가 내부적으로 비휘발성 메모리(예를 들면, DRAM 또는 SDRAM 등)로 이루어지는 버퍼를 구비하지 않는 경우, 자주 사용되는 데이터에 대해 기록/독출 동작을 수행함에 있어서 효율적인 데이터 처리가 이루어지지 않는 문제가 발생하게 된다. 또한 상기 솔리드 스테이트 디스크에 버퍼를 추가 구성함에 있어서, 전체적인 디스크 시스템이 형성되는 PCB 보드의 사이즈가 증가하는 것을 방지할 필요가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, SiP(System in Package) 또는 원칩(One chip) 형태로서 버퍼를 추가 구성함에 따라, 칩 사이즈 문제 및 데이터 처리성능의 저하 문제를 개선할 수 있는 솔리드 스테이트 디스크를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 솔리드 스테이트 디스크는, 적어도 하나의 플래쉬 메모리부와, 외부 호스트(Host)와 연결되 는 호스트 인터페이스 및 상기 호스트 인터페이스와 연결되며, 상기 외부 호스트로부터의 제어명령에 따라 상기 적어도 하나의 플래쉬 메모리부의 데이터 기록/독출 동작을 제어하는 컨트롤러를 구비하는 제 1칩과, 상기 컨트롤러에 의해 제어되며, 상기 적어도 하나의 플래쉬 메모리부에 기록될 데이터를 상기 외부 호스트로부터 입력받아 임시 저장하거나, 상기 적어도 하나의 플래쉬 메모리부로부터 독출되어 외부로 출력될 데이터를 임시 저장하는 버퍼부를 구비하는 제 2칩이 SiP(System in Package) 형태로 패키징되는 것을 특징으로 한다.
상기 버퍼부는 휘발성 메모리로 이루어지는 것이 바람직하며, 특히 상기 버퍼부는 DRAM(dynamic random access memory)로 이루어지는 것이 바람직하다.
한편, 본 발명의 다른 실시예에 따른 솔리드 스테이트 디스크는, 적어도 하나의 플래쉬 메모리부와, 외부 호스트(Host)와 연결되는 호스트 인터페이스와, 상기 호스트 인터페이스와 연결되며, 상기 외부 호스트로부터의 제어명령에 따라 상기 적어도 하나의 플래쉬 메모리부의 데이터 기록/독출 동작을 제어하는 컨트롤러 및 상기 컨트롤러에 의해 제어되며, 상기 적어도 하나의 플래쉬 메모리부에 기록될 데이터를 상기 외부 호스트로부터 입력받아 임시 저장하거나, 상기 적어도 하나의 플래쉬 메모리부로부터 독출되어 외부로 출력될 데이터를 임시 저장하는 버퍼부를 구비하며, 상기 적어도 하나의 플래쉬 메모리부, 호스트 인터페이스, 컨트롤러 및 버퍼부는 동일한 공정에 의해 원칩(One Chip)으로 형성되는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도 면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 솔리드 스테이트 디스크를 나타내는 블록도이다. 도시된 바와 같이 상기 솔리드 스테이트 디스크(200)는, 외부 호스트(100)와 연결되는 호스트 인터페이스(210), 컨트롤러(220), 적어도 하나의 플래쉬 메모리부(230a 내지 230n) 및 SDRAM 등으로 이루어지는 버퍼부(240)를 구비한다.
상기 호스트 인터페이스(210)는 소정의 프로토콜에 의해 상기 외부 호스트(100)와 인터페이스를 행함으로써, 상기 외부 호스트(100)로부터 버스를 통해 신호들을 입력받는다. 일예로서 상기 외부 호스트(100)와 호스트 인터페이스(210)는, ATA 의 프로토콜에 따라 서로 인터페이스가 이루어질 수 있다.
한편, 상기 버퍼부(240)는 그 일예로서 SDRAM이 적용된 것을 도시하고 있으나, 반드시 이에 국한되는 것은 아니며 기타 다른 메모리 장치가 적용 가능하다. 일예로서, 랜덤 억세스가 가능한 DRAM, SRAM 등이 상기 버퍼부(240)로 적용될 수 있다.
상기와 같이 구성되는 솔리드 스테이트 디스크(200)의 자세한 동작을 설명하면 다음과 같다.
상기 호스트 인터페이스(210)는 외부 호스트(100)와 버스를 통해 직접 연결되어, 외부 호스트(100)와 버스를 통해 제어신호, 어드레스 및 데이터 등의 신호들 을 송수신한다. 상기 외부 호스트(100)로부터 입력된 신호들은, 상기 호스트 인터페이스(210)에서 상기 적어도 하나의 플래쉬 메모리부(230a 내지 230n)를 제어하기 위한 내부 신호들로 변경되며, 상기 내부 신호들은 컨트롤러(220)로 입력된다.
상기 외부 호스트(100)로부터의 제어 명령에 따라, 상기 컨트롤러(220)는 상기 적어도 하나의 플래쉬 메모리부(230a 내지 230n)의 기록/독출 동작을 제어한다. 또한, SDRAM 등으로 이루어지는 상기 버퍼부(240)의 기록/독출 동작을 제어한다.
상기 버퍼부(240)를 구비함에 따라, 외부 호스트(100)가 솔리드 스테이트 디스크(200)를 억세스할 때 자주 사용되는 데이터를 상기 버퍼부(240)에 저장함으로써, 데이터 독출동작에 소요되는 시간을 감소시킬 수 있다. 데이터 독출 동작시 상기 외부 호스트(100)로부터 제어신호 및 어드레스가 호스트 인터페이스(210)를 통해 컨트롤러(220)로 입력된다. 상기 컨트롤러(220)는 해당 어드레스에 대응하는 플래쉬 메모리부로부터 데이터를 독출한다. 상기 독출된 데이터는 SDRAM 등으로 이루어지는 상기 버퍼부(240)에 저장된다.
소정의 용량, 예를 들면 2MByte 또는 8MByte의 용량 크기를 갖는 상기 버퍼부(240)에, 자주 억세스되는 데이터를 임시 저장시킨다. SDRAM 등으로 이루어지는 상기 버퍼부(240)가 이러한 데이터를 임시 저장함에 따라, 상기 외부 호스트(100)로부터 데이터 독출 명령이 입력되는 경우, 컨트롤러(220)는 상기 버퍼부(240)에 저장된 데이터를 고속으로 독출하여 호스트 인터페이스(210)를 통해 상기 외부 호스트(100)로 출력한다. 이후, 상기 버퍼부(240)에 저장된 데이터를 독출하기 위한 내부 신호가 상기 컨트롤러(220)로 입력되는 경우, 상기 컨트롤러(220)는 플래쉬 메모리부(230a 내지 230n)를 억세스하지 않고, 상기 버퍼부(240)를 억세스하여 해당 어드레스에 저장된 데이터를 독출한다. 상기 버퍼부(240)로서 SDRAM이 적용된 것을 도시하고 있으나 반드시 이에 국한되는 것은 아니며, 이외에 랜덤 억세스가 가능한 휘발성 메모리인 DRAM, SRAM 등을 적용함으로써 상술한 바와 동일한 효과를 얻을 수 있다.
상술한 바와 같이 구성되는 솔리드 스테이트 디스크(200)를 구현하기 위한 일예로서, 상기 적어도 하나의 플래쉬 메모리부(230a 내지 230n)와, 호스트 인터페이스(210) 및 컨트롤러(220)를 구비하는 제 1칩과, SDRAM 등의 상기 버퍼부(240)를 구비하는 제 2칩을 하나의 패키지로 패키징할 수 있다. 즉, 상기 솔리드 스테이트 디스크(200)는 SiP(System in Package) 형태로 구현될 수 있다.
도 3은 SiP 형태로 구현된 도 2의 솔리드 스테이트 디스크를 나타내는 블록도이다. 도시된 바와 같이 상기 솔리드 스테이트 디스크는, PCB 보드(300)상에 위치하는 제 1칩(311) 및 제 2칩(321)을 구비한다.
상기 제 1칩(311)은, SSD 컨트롤러, 메모리부 및 호스트 인터페이스(미도시)를 구비한다. 상기 제 1칩(311)에 구비된 SSD 컨트롤러는, ATA 프로토콜에 따라 외부 호스트와 인터페이스 할 수 있다.
한편, 상기 제 2칩(321)은 버퍼부를 구비하는 칩으로서, 도시된 바와 같이 SDRAM 등이 상기 버퍼부로 적용될 수 있다. 상기 버퍼부가 SSD 컨트롤러로부터 제어신호를 수신하기 위하여, 상기 제 2칩(321)과 제 1칩(311)은 서로 전기적으로 연결된다. 일예로서, 상기 제 1칩(311)에 형성되는 패드와 상기 제 2칩(321)에 형성 되는 패드(이상, 미도시)간에 본딩(bonding)을 통하여 연결 가능하다.
상기 제 1칩(311)과 제 2칩(321)은, SiP 형태로 구현되어 하나의 패키지에 실장된다. 하나의 패키지로 형성된 상기 솔리드 스테이트 디스크의 외부 핀을 상기 PCB 보드(300)에 연결하여 외부 호스트와 신호를 송수신한다. 상기 PCB 보드(300)상에 하나의 패키지로 형성된 상기 솔리드 스테이트 디스크를 구비하도록 함으로써, 상기 PCB 보드(300)의 사이즈를 감소시킬 수 있다.
한편, 상기 솔리드 스테이트 디스크(200)를 구현하기 위한 다른 일예로서, 상기 적어도 하나의 플래쉬 메모리부(230a 내지 230n)와, 호스트 인터페이스(210), 컨트롤러(220) 및 SDRAM 등의 상기 버퍼부(240)는 동일한 공정에 의해 원 칩(One chip) 으로 구현될 수 있다.
도 4는 원칩(One Chip) 형태로 구현된 도 2의 솔리드 스테이트 디스크를 나타내는 블록도이다. 도시된 바와 같이 상기 솔리드 스테이트 디스크는, PCB 보드(300)상에 위치하는 하나의 칩(331)을 구비하며, 상기 하나의 칩(331)에는 SSD 컨트롤러, 메모리부, SDRAM 및 호스트 인터페이스(미도시)을 구비한다.
상기 솔리드 스테이트 디스크을 하나의 칩으로 구현하기 위하여, 상기 SSD 컨트롤러, 메모리부, SDRAM 및 호스트 인터페이스 등은 동일 공정에 의해 제조된다. 즉, 상기 메모리부 이외의 영역에 SDRAM을 형성하기 위한 영역이 구비되며, 상기 SDRAM은 컨트롤러로부터 제어신호를 수신하기 위하여, 상기 컨트롤러와 메탈 라인(metal line)을 통해 연결 가능하다. 상기 하나의 칩(331)은 소정의 패키징 방식에 따라 패키징되어 상기 PCB 보드(300)와 연결되며, 일예로서, 상기 하나의 칩 (331)의 호스트 인터페이스는, ATA 프로토콜에 따라 외부 호스트와 인터페이스 할 수 있다. 도 4와 같은 경우에 있어서도, 하나의 칩(331)으로써 상기 솔리드 스테이트 디스크를 구현하고, 상기 하나의 칩(331)을 PCB 보드(300)와 연결(331)함에 따라, 요구되는 상기 PCB 보드(300)의 사이즈를 감소시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
상술한 바와 같은 본 발명에 따른 솔리드 스테이트 디스크는, SiP(System in Package) 또는 원칩(One chip) 형태로서 버퍼를 추가 구성함에 따라, 데이터 처리성능을 향상시키며 칩 사이즈를 감소시킬 수 있는 효과가 있다.

Claims (6)

  1. 적어도 하나의 플래쉬 메모리부;
    외부 호스트(Host)와 연결되는 호스트 인터페이스; 및
    상기 호스트 인터페이스와 연결되며, 상기 외부 호스트로부터의 제어명령에 따라 상기 적어도 하나의 플래쉬 메모리부의 데이터 기록/독출 동작을 제어하는 컨트롤러를 구비하는 제 1칩과,
    상기 컨트롤러에 의해 제어되며, 상기 적어도 하나의 플래쉬 메모리부에 기록될 데이터를 상기 외부 호스트로부터 입력받아 임시 저장하거나, 상기 적어도 하나의 플래쉬 메모리부로부터 독출되어 외부로 출력될 데이터를 임시 저장하는 버퍼부를 구비하는 제 2칩이 SiP(System in Package) 형태로 패키징되는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
  2. 제 1항에 있어서,
    상기 버퍼부는 휘발성 메모리로 이루어지는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
  3. 제 2항에 있어서,
    상기 버퍼부는 DRAM(dynamic random access memory) 또는 SDRAM으로 이루어지는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
  4. 적어도 하나의 플래쉬 메모리부;
    외부 호스트(Host)와 연결되는 호스트 인터페이스;
    상기 호스트 인터페이스와 연결되며, 상기 외부 호스트로부터의 제어명령에 따라 상기 적어도 하나의 플래쉬 메모리부의 데이터 기록/독출 동작을 제어하는 컨트롤러; 및
    상기 컨트롤러에 의해 제어되며, 상기 적어도 하나의 플래쉬 메모리부에 기록될 데이터를 상기 외부 호스트로부터 입력받아 임시 저장하거나, 상기 적어도 하나의 플래쉬 메모리부로부터 독출되어 외부로 출력될 데이터를 임시 저장하는 버퍼부를 구비하며,
    상기 적어도 하나의 플래쉬 메모리부, 호스트 인터페이스, 컨트롤러 및 버퍼부는 동일 공정에 의해 원칩(One Chip)으로 형성되는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
  5. 제 4항에 있어서,
    상기 버퍼부는 휘발성 메모리로 이루어지는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
  6. 제 5항에 있어서,
    상기 버퍼부는 DRAM(dynamic random access memory) 또는 SDRAM으로 이루어 지는 것을 특징으로 하는 솔리드 스테이트 디스크(SSD).
KR1020050116645A 2005-12-01 2005-12-01 버퍼를 구비하는 솔리드 스테이트 디스크 KR20070057337A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116645A KR20070057337A (ko) 2005-12-01 2005-12-01 버퍼를 구비하는 솔리드 스테이트 디스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116645A KR20070057337A (ko) 2005-12-01 2005-12-01 버퍼를 구비하는 솔리드 스테이트 디스크

Publications (1)

Publication Number Publication Date
KR20070057337A true KR20070057337A (ko) 2007-06-07

Family

ID=38354692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116645A KR20070057337A (ko) 2005-12-01 2005-12-01 버퍼를 구비하는 솔리드 스테이트 디스크

Country Status (1)

Country Link
KR (1) KR20070057337A (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100959275B1 (ko) * 2008-04-04 2010-05-26 주식회사 셀픽 보안기능을 갖는 솔리드 스테이트 디스크
KR101008576B1 (ko) * 2008-05-07 2011-01-17 주식회사 셀픽 자체카피 기능이 구비된 솔리드 스테이트 디스크
WO2011007989A2 (en) * 2009-07-13 2011-01-20 Lg Electronics Inc. Disk drive
US8195871B2 (en) 2009-01-13 2012-06-05 Samsung Electronics Co., Ltd. Method of handling I/O request and solid state drive using the same
US8225049B2 (en) 2009-01-21 2012-07-17 Samsung Electronics Co., Ltd. Data storage device having self-powered semiconductor device
US8621140B2 (en) 2009-03-11 2013-12-31 Samsung Electronics Co., Ltd. Flash memory apparatus for controlling operation in response to generation of interrupt signal and method of controlling the same
KR101374776B1 (ko) * 2007-08-21 2014-03-17 엘지전자 주식회사 무선통신을 수행하는 외장형 저장장치 및 이를 이용한데이터 공유 시스템
US9263105B2 (en) 2013-01-03 2016-02-16 Samsung Electronics Co., Ltd. Memory systems including an input/output buffer circuit
KR102189607B1 (ko) * 2019-12-11 2020-12-11 연세대학교 산학협력단 자동 백업 및 복원을 위한 쓰기 제어 방법 및 디스크 컨트롤러

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374776B1 (ko) * 2007-08-21 2014-03-17 엘지전자 주식회사 무선통신을 수행하는 외장형 저장장치 및 이를 이용한데이터 공유 시스템
KR100959275B1 (ko) * 2008-04-04 2010-05-26 주식회사 셀픽 보안기능을 갖는 솔리드 스테이트 디스크
KR101008576B1 (ko) * 2008-05-07 2011-01-17 주식회사 셀픽 자체카피 기능이 구비된 솔리드 스테이트 디스크
US8195871B2 (en) 2009-01-13 2012-06-05 Samsung Electronics Co., Ltd. Method of handling I/O request and solid state drive using the same
US8504761B2 (en) 2009-01-13 2013-08-06 Samsung Electronics Co., Ltd. Method of handling I/O request and solid state drive using the same
US8225049B2 (en) 2009-01-21 2012-07-17 Samsung Electronics Co., Ltd. Data storage device having self-powered semiconductor device
US8621140B2 (en) 2009-03-11 2013-12-31 Samsung Electronics Co., Ltd. Flash memory apparatus for controlling operation in response to generation of interrupt signal and method of controlling the same
WO2011007989A2 (en) * 2009-07-13 2011-01-20 Lg Electronics Inc. Disk drive
WO2011007989A3 (en) * 2009-07-13 2011-04-21 Lg Electronics Inc. Disk drive
US9263105B2 (en) 2013-01-03 2016-02-16 Samsung Electronics Co., Ltd. Memory systems including an input/output buffer circuit
US9971505B2 (en) 2013-01-03 2018-05-15 Samsung Electronics Co., Ltd. Memory systems including an input/output buffer circuit
KR102189607B1 (ko) * 2019-12-11 2020-12-11 연세대학교 산학협력단 자동 백업 및 복원을 위한 쓰기 제어 방법 및 디스크 컨트롤러

Similar Documents

Publication Publication Date Title
KR20070057337A (ko) 버퍼를 구비하는 솔리드 스테이트 디스크
US9905297B2 (en) Hybrid volatile and non-volatile memory device having a programmable register for shadowed storage locations
JP6142081B2 (ja) 不揮発性メモリデバイスにおける揮発性メモリアーキテクチャ及び関連コントローラ
KR101014040B1 (ko) 디램 버퍼 관리 장치 및 방법
KR100725100B1 (ko) 포트간 데이터 전송기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치
US9361250B2 (en) Memory module and method for exchanging data in memory module
US20140126274A1 (en) Memory circuit and method of operating the memory circui
US20090235013A1 (en) Mass Storage Device Having Both Xip Function and Storage Function
JP2004506256A5 (ko)
US20160019161A1 (en) Programmable address mapping and memory access operations
US20050132128A1 (en) Flash memory device and flash memory system including buffer memory
US6523755B2 (en) Semiconductor memory device
US20160299719A1 (en) Memory device and method for data exchanging thereof
JP2010198209A (ja) 半導体記憶装置
CN105630408A (zh) 一种集成mram的固态硬盘控制芯片及固态硬盘
JP2012113343A (ja) 記憶装置
US20170004095A1 (en) Memory Control Circuit and Storage Device
US9658783B2 (en) DRAM having SDRAM interface and flash memory consolidated memory module
KR20210031266A (ko) 인터페이스 회로, 메모리 장치, 저장 장치 및 메모리 장치의 동작 방법
US11494312B2 (en) Flash memory devices and prefetch methods thereof
US7069409B2 (en) System for addressing a data storage unit used in a computer
CN109871337B (zh) 一种ssd存储媒介切换方法及其系统
KR100685324B1 (ko) 듀얼포트 디램을 이용한 낸드 플래시 메모리의 임의 접근시스템 및 제어장치
US20220197548A1 (en) Memory controller and storage device including the same
US11694743B2 (en) Chip and associated chip system

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination