KR20070056852A - Electron emission display for brightness control communication - Google Patents

Electron emission display for brightness control communication Download PDF

Info

Publication number
KR20070056852A
KR20070056852A KR1020050115994A KR20050115994A KR20070056852A KR 20070056852 A KR20070056852 A KR 20070056852A KR 1020050115994 A KR1020050115994 A KR 1020050115994A KR 20050115994 A KR20050115994 A KR 20050115994A KR 20070056852 A KR20070056852 A KR 20070056852A
Authority
KR
South Korea
Prior art keywords
data
level
electron emission
image
voltage
Prior art date
Application number
KR1020050115994A
Other languages
Korean (ko)
Inventor
조덕구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050115994A priority Critical patent/KR20070056852A/en
Publication of KR20070056852A publication Critical patent/KR20070056852A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2014Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness
    • G09G2320/0653Controlling or limiting the speed of brightness adjustment of the illumination source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/46Arrangements of electrodes and associated parts for generating or controlling the electron beams
    • H01J2329/4604Control electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An electron emission display for brightness control communication is provided to increase response speed and efficiency of the electron emission display by minimizing delay time in voltage variable communication for brightness control. An electron emission display for brightness control communication includes a pixel unit(100), a data driving unit(200) for applying data signals to the pixel unit, a scan driving unit, a control unit and a D/A(Digital/Analog) converter. The scan driving unit(300) applies scan signals to the pixel unit. The control unit(500) calculates the sum of the image data signals inputted from the data driving unit and the scan driving unit and obtains the image level from the result. The D/A converter(400) converts the image level of an 8-bit parallel signal into a corresponding analog voltage level.

Description

휘도 제어 통신을 위한 전자방출표시장치{Electron Emission Display for brightness Control Communication}Electronic emission display for brightness control communication {Electron Emission Display for brightness Control Communication}

도 1은 종래에 따른 휘도 제어 통신을 위한 전자방출표시장치의 구성을 개략적으로 도시한 도면.1 is a view schematically showing a configuration of an electron emission display device for luminance control communication according to the related art.

도 2는 본 발명에 따른 전자방출표시장치의 구조의 일례를 개략적으로 도시한 도면.2 is a view schematically showing an example of the structure of an electron emission display device according to the present invention;

도 3은 상기 도 1에 표현된 전자 방출 표시장치에 채용될 수 있는 화소부의 일부의 일례를 나타내는 도면.FIG. 3 shows an example of a part of a pixel portion that can be employed in the electron emission display device shown in FIG. 1; FIG.

도 4는 상기 도 1의 전자 방출 표시장치에 채용될 수 있는 제어부의 일례를 도시한 도면.4 illustrates an example of a controller that may be employed in the electron emission display of FIG. 1.

도 5a 내지 도 5c는 상기 도 1의 컨버터에 인가되는 데이터 신호의 프로세스를 개략적으로 도시한 도면.5A-5C schematically illustrate a process of a data signal applied to the converter of FIG.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

100 --- 화소부 200 --- 데이터 구동부100 --- Pixel part 200 --- Data driver

300 --- 주사 구동부 400 --- D/A 컨버터300 --- Scan driver 400 --- D / A converter

500 --- 제어부500 --- control unit

본 발명은 휘도 제어 통신을 위한 전자방출표시장치에 관한 것으로, 특히 휘도 제어를 위한 전압 가변 통신 지연 시간을 최소화하여 응답 속도 개선 및 효율성을 향상시킬 수 있는 휘도 제어 통신을 위한 전자방출표시장치에 관한 것이다. The present invention relates to an electron emission display device for luminance control communication, and more particularly, to an electron emission display device for luminance control communication that can improve response speed and efficiency by minimizing a voltage variable communication delay time for luminance control. will be.

일반적으로 평판 디스플레이(FPD; Flat Panel Display)는 두 기판 사이에 측벽을 세워 밀폐된 용기를 제조하고, 이 용기의 내부에 적절한 소재를 배치하여 원하는 화면을 표시하는 장치로서, 최근 들어 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정디스플레이(LCD), 플라즈마 패널(PDP), 전자방출 표시장치(electron emission display) 등과 같은 여러가지의 평면형 디스플레이가 개발되어 실용화되고 있다.In general, a flat panel display (FPD) is a device for manufacturing a sealed container by standing a side wall between two substrates, and placing a suitable material inside the container to display a desired screen. Together, its importance is increasing. In response to this, various flat panel displays such as a liquid crystal display (LCD), a plasma panel (PDP), an electron emission display, and the like have been developed and put into practical use.

특히, 전자방출 표시장치는 음극선관(CRT)과 동일하게 전자선에 의한 형광체 발광을 이용함에 따라 음극선관(CRT)의 뛰어난 특성을 유지하면서도 화상의 뒤틀림이 없이 저소비전력의 평면형 디스플레이로 구현할 수 있는 가능성이 높고, 시야각, 고속응답, 고휘도, 고정세, 박형 등의 관점에서도 만족스러운 차세대 디스플레이로 주목받고 있다.In particular, the electron-emitting display device can be implemented as a low-power flat-panel display without distorting the image while maintaining excellent characteristics of the cathode ray tube (CRT) by using phosphor emission by electron beams in the same way as the cathode ray tube (CRT). It is attracting attention as a next-generation display that is satisfactory in terms of high, viewing angle, high-speed response, high brightness, high definition, and thinness.

전자방출 표시장치는 캐소드, 애노드 및 게이트전극을 갖는 3극관의 구조로 이루어진다. 구체적으로, 기판위에 일반적으로 스캔 전극으로 사용되는 캐소드전극이 형성되고, 캐소드 전극위에 홀을 갖는 절연층과 일반적으로 데이터전극으로 사용되는 게이트전극이 적층된다. 그리고, 홀 내부로 전자방출원인 이미터 (emitter)가 형성되어 캐소드전극에 접촉한다.The electron emission display device has a structure of a triode having a cathode, an anode, and a gate electrode. Specifically, a cathode electrode generally used as a scan electrode is formed on a substrate, and an insulating layer having holes on the cathode electrode and a gate electrode generally used as a data electrode are stacked. An emitter, which is an electron emission source, is formed in the hole and contacts the cathode electrode.

이와 같이 구성된 전자방출 표시장치는 이미터에 고전계를 집중시켜 양자역학적인 터널(tunnel) 효과에 의해 전자를 방출시키고, 이미터로부터 방출된 전자가 캐소드전극 및 애노드전극 사이에 인가된 전압에 의해 가속되어 애노드전극에 형성된 RGB 형광층에 충돌함으로써, 형광체를 발광시켜 영상을 표현한다.The electron emission display device configured as described above concentrates a high electric field on an emitter and emits electrons by a quantum mechanical tunnel effect, and electrons emitted from the emitter are caused by a voltage applied between the cathode electrode and the anode electrode. By accelerating and colliding with the RGB fluorescent layer formed on the anode, the phosphor is emitted to represent an image.

방출된 전자가 형광층에 충돌하여 형광체가 발광함으로써 표시되는 영상의 휘도는 입력되는 디지털 영상신호의 값에 따라 변하게 된다. 구체적으로, 디지털영상신호의 값은 각각 8 비트의 RGB 데이터를 구성된다. 즉, 디지털영상신호의 값은 0(00000000(2)) ~ 255(11111111(2))가 될 수 있고, 이와 같이 256 개의 값들에 의해 256 계조가 표현될 수 있고, 이 디지털 값에 따라서 색의 휘도가 표현된다.As the emitted electrons collide with the fluorescent layer and the phosphor emits light, the luminance of the displayed image is changed according to the value of the input digital image signal. Specifically, the value of the digital video signal is composed of 8 bits of RGB data, respectively. That is, the value of the digital video signal may be 0 (00000000 (2) ) to 255 (11111111 (2) ), and thus 256 gray levels may be represented by 256 values. Luminance is expressed.

디지털영상신호의 값에 따라 표현되는 휘도를 조절하기 위하여, 일반적으로 펄스폭변조(PWM; Pulse Width Modulation) 방식 또는 진폭변조(PAM; Pulse Amplitude Modulation) 방식이 사용된다.In order to adjust the luminance represented according to the value of the digital image signal, a pulse width modulation (PWM) method or a pulse modulation (PAM) method is generally used.

PWM 방식은 데이터전극구동부에서 입력되는 디지털영상신호에 따라서 데이터전극에 인가되는 구동파형의 펄스폭을 변조하는 방식으로, 가용한 최대 온타임(on-time) 내에 디지털영상신호의 값으로 255가 입력될 경우, 펄스폭은 최대가 되어 최대의 휘도를 표시하게 되고, 디지털영상신호의 값으로 127이 입력될 경우 펄스폭은 1/2이 되어 휘도가 저하된다. 한편, PAM 방식은 입력되는 디지털영상신호에 상관없이 펄스폭은 일정하지만, 입력되는 디지털영상신호에 따라 데이터전극에 인가되는 구동파형의 펄스전압레벨 즉 펄스의 크기를 다르게 함으로써 휘도를 조절한다. The PWM method modulates the pulse width of the driving waveform applied to the data electrode in accordance with the digital image signal input from the data electrode driver, and 255 is input as the value of the digital image signal within the maximum available on-time. In this case, the pulse width is maximized to display the maximum luminance, and when 127 is input as the value of the digital video signal, the pulse width is 1/2 to decrease the luminance. On the other hand, in the PAM method, the pulse width is constant regardless of the input digital video signal, but the luminance is controlled by varying the pulse voltage level of the driving waveform applied to the data electrode, that is, the pulse size, according to the input digital video signal.

도 1은 종래에 따른 휘도 제어 통신을 위한 전자방출표시장치의 구성을 개략적으로 도시한 도면이다. 이에 도시된 바와 같이, 전자방출표시장치는, 화소부(10), 데이터 구동부(20), 주사 구동부(30), 전원 공급부(40) 및 제어부(50)를 포함한다. 1 is a view schematically illustrating a configuration of an electron emission display device for luminance control communication according to the related art. As illustrated, the electron emission display device includes a pixel unit 10, a data driver 20, a scan driver 30, a power supply 40, and a controller 50.

상기 화소부(10)는 n개의 주사선들(S1, S2, ... Sn), m개의 데이터선들(D1, D2, ... Dm) 및 애노드 전극(ANODE)을 포함한다. 주사선들(S1, S2, ... Sn)과 데이터 선들(D1, D2, ... Dm)은 서로 교차하도록 형성된다. 애노드 전극(ANODE)은 도면에 표현된 바와 같이 화소부의 전 영역에 걸쳐 형성될 수도 있으며, 또한, 도면에 표현되어 있지는 아니하나, 주사선들과 유사하게 행 방향으로 형성된 복수의 스트라이프 형태로 형성될 수도 있고, 데이터선들과 유사하게 열 방향으로 형성된 복수의 스트라이프 형태로 형성될 수도 있고, 메쉬 형태로 형성될 수도 있다. The pixel portion 10 includes n scan lines S1, S2,... Sn, m data lines D1, D2, ... Dm, and an anode electrode ANODE. Scan lines S1, S2, ... Sn and data lines D1, D2, ... Dm cross each other. The anode ANODE may be formed over the entire area of the pixel portion as shown in the figure, and although not shown in the figure, may be formed in a plurality of stripe shapes formed in the row direction similar to the scan lines. Similar to the data lines, a plurality of stripes may be formed in a column direction or may be formed in a mesh form.

애노드 전극이 복수의 스트라이프 형태로 형성되거나 메쉬 형태로 형성된 경우에도, 일반적으로 애노드 전극 전체에는 동일 전압(Vanode)이 인가된다. 캐소드 전극, 게이트 전극 및 애노드 전극을 구비하는 전자 방출 소자는 주사선과 데이터선이 교차하는 영역에 형성되며, 주사선 및 데이터선 중 어느 하나가 캐소드 전극으로 작용하며, 주사선 및 데이터선 중 나머지 하나가 게이트 전극으로 작용한다. Even when the anode electrode is formed in the form of a plurality of stripes or in the form of a mesh, generally the same voltage (Vanode) is applied to the entire anode electrode. The electron emission device including the cathode electrode, the gate electrode, and the anode electrode is formed in an area where the scan line and the data line intersect, one of the scan line and the data line acts as a cathode, and the other of the scan line and the data line is a gate. It acts as an electrode.

상기 데이터 구동부(20)는 입력되는 영상 데이터(DATA)에 대응하는 데이터 신호를 데이터선들(D1, D2, ... Dm)에 인가하는 기능을 수행한다. 본 발명에서는 펄스 폭 변조(pulse width modulation, PWM이라고도 함) 방식의 데이터 구동부를 중심으로 설명하나, 입력되는 영상 데이터에 대응하여 전자 방출 소자의 전자 방출 시간을 조절하는 어떠한 데이터 구동부도 본 발명의 범주에 포함된다. The data driver 20 performs a function of applying a data signal corresponding to the input image data DATA to the data lines D1, D2,..., Dm. In the present invention, a pulse width modulation (also referred to as PWM) data driving unit will be described. However, any data driving unit for adjusting the electron emission time of the electron emitting device in response to the input image data is the scope of the present invention. Included in

상기 주사 구동부(30)는 주사선들(S1, S2, ... Sn)에 주사신호를 순차적으로 인가하는 기능을 수행한다. The scan driver 30 sequentially applies a scan signal to the scan lines S1, S2,... Sn.

상기 전원 공급부(40)는 마이컴(41) 및 D/A 컨버터(42)로 구성되며, 데이터 구동부(20)에 제 1 전원(VS1)을 인가하고, 주사 구동부(30)에 제 2 전원(VS2) 및 애노드 전극에는 제 3 전원(VS3)을 인가한다. The power supply 40 includes a microcomputer 41 and a D / A converter 42. The first power supply VS1 is applied to the data driver 20, and the second power supply VS2 is applied to the scan driver 30. And the third power source VS3 is applied to the anode electrode.

상기 제어부(50)는 프레임 메모리(51), LUT(52) 및 연산부(53)를 포함하며, 영상 데이터(DATA)의 영상 레벨을 구한 후, 구한 영상 레벨에 대응하여, 애노드 전극에 인가되는 전압, 캐소드 전극에 인가되는 전압 및 게이트 전극에 인가되는 전압 중 적어도 하나를 가변하는 기능을 수행한다. 여기에서 영상 레벨이란, 화소부(10) 전체의 밝기에 대응하는 개념으로서, 영상 레벨이 높다는 것은 화소부(10)가 밝다는 것을 의미하고, 영상 레벨이 낮다는 것은 화소부(10)가 어둡다는 것을 의미한다. 영상 레벨은 일례로 한 프레임의 영상 데이터(DATA)를 합산하는 방식으로 구할 수 있다. The controller 50 includes a frame memory 51, a LUT 52, and an operation unit 53, and after obtaining an image level of the image data DATA, a voltage applied to the anode electrode corresponding to the obtained image level. And at least one of a voltage applied to the cathode electrode and a voltage applied to the gate electrode. Here, the image level is a concept corresponding to the brightness of the entire pixel portion 10. A high image level means that the pixel portion 10 is bright, and a low image level means that the pixel portion 10 is dark. Means that. The image level can be obtained by, for example, summing up image data DATA of one frame.

상기 제어부(50)는 영상 레벨이 낮아지면, 전자 방출시의 애노드 전압을 증가시키고, 영상 레벨이 높아지면 전자 방출시의 애노드 전압을 감소시키도록 전원 공급부(40)를 제어한다. 애노드 전압을 제어하여 휘도를 구현하게 되면 계조수 저감이 발생치 않을 뿐 아니라 펄스 폭 변조 방식(PWM)이나 진폭 변조 방식(PAM)등 구동 방식에 상관 없이 구동 조건 변화없이 쉽게 구현할 수 있다. The controller 50 controls the power supply 40 to increase the anode voltage at the time of electron emission when the image level is low and to decrease the anode voltage at the time of electron emission when the image level is high. When the brightness is realized by controlling the anode voltage, not only the number of gray levels is reduced, but also the driving conditions such as the pulse width modulation method (PWM) or the amplitude modulation method (PAM) can be easily realized without changing the driving conditions.

또한, 캐소드 전압과 게이트 전압의 차이를 증가시키도록 전원 공급부(40)를 제어한다. 제어부(50)는 영상 레벨이 높아지면, 전자 방출시의 캐소드 전압과 게이트 전압의 차이를 감소시키고, 영상 레벨이 낮아지면 전자 방출시의 캐소드 전압과 게이트 전압의 차이를 증가시키도록 전원 공급부(40)를 제어한다. In addition, the power supply 40 is controlled to increase the difference between the cathode voltage and the gate voltage. The controller 50 reduces the difference between the cathode voltage and the gate voltage at the time of electron emission when the image level is increased, and increases the difference between the cathode voltage and the gate voltage at the time of electron emission when the image level is decreased. ).

한편, 상기와 같이 구성된 전자방출표시장치에서는 휘도 제어를 위해 상기 제어부의 연산부에서 상기 전원 공급부의 마이컴을 통해 전압 레벨을 변환하는데 이때 상기 마이컴의 핀 수가 많아질수록 속도가 떨어지게 된다.On the other hand, in the above-described electron emission display device for controlling the brightness, the operation unit of the control unit converts the voltage level through the microcomputer of the power supply unit. At this time, as the number of pins of the microcomputer increases, the speed decreases.

따라서, 상기 마이컴을 통해 상기 D/A 컨버터에 전송되는 데이터에 따른 전압 가변의 통신 지연 시간 등의 문제점이 발생된다. Therefore, problems such as a communication delay time of a variable voltage according to data transmitted to the D / A converter through the microcomputer occur.

본 발명은 휘도 제어를 위한 전압 가변 통신 지연 시간을 최소화하여 응답 속도 개선 및 효율성을 향상시킬 수 있는 휘도 제어 통신을 위한 전자방출표시장치를 제공함에 그 목적이 있다. An object of the present invention is to provide an electronic emission display device for luminance control communication that can improve response speed and efficiency by minimizing a voltage variable communication delay time for luminance control.

상기의 목적을 달성하기 위하여 본 발명에 따른 휘도 제어 통신을 위한 전자방출표시장치는, 화소부와; 상기 화소부에 데이터 신호를 인가하는 데이터 구동부와; 상기 화소부에 주사 신호를 인가하는 주사 구동부와; 상기 데이터 구동부 및 상기 주사 구동부로부터 입력되는 영상데이터 신호를 합산하여 영상 레벨을 구하는 제어부와; 상기 제어부의 영상 레벨을 8bit 병렬 신호로 입력받아 그에 대응하는 전압 레벨로 변환하는 D/A 컨버터를 포함하는 점에 그 특징이 있다.In order to achieve the above object, an electron emission display device for luminance control communication according to the present invention comprises: a pixel portion; A data driver for applying a data signal to the pixel unit; A scan driver for applying a scan signal to the pixel portion; A control unit obtaining an image level by summing image data signals inputted from the data driver and the scan driver; It is characterized in that it comprises a D / A converter for receiving the video level of the control unit as an 8-bit parallel signal and converts it to a voltage level corresponding to the video level.

여기서, 특히 상기 제어부의 영상 레벨은 프레임 데이터 구간, 로직 인터페이스 구간 및 레벨 변환 구간으로 나뉘어 인가되며 상기 레벨 변환 구간의 전압 레벨의 변환 시간은 200㎲ - 300㎲ 인 점에 그 특징이 있다.In particular, the video level of the control unit is divided into a frame data section, a logic interface section and a level conversion section is applied, and the conversion time of the voltage level of the level conversion section is characterized in that 200 ~ 300 ~.

여기서, 특히 상기 D/A 컨버터는 상기 제어부에서 인가된 레벨 변환 구간에서 전압 레벨을 변환하고, 8bit 인터페이스 시간은 20 ㎲인 점에 그 특징이 있다. In particular, the D / A converter converts the voltage level in the level conversion period applied from the controller, and the 8-bit interface time is 20 kHz.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 2는 본 발명에 따른 전자방출표시장치의 구조의 일례를 개략적으로 도시한 도면이다. 도 2를 참조하여 설명하면, 본 발명에 따른 전자 방출 표시소자는 화소부(100), 데이터 구동부(200), 주사 구동부(200), D/A 컨버터(400) 및 제어부(500)를 포함한다. 2 is a view schematically showing an example of the structure of an electron emission display device according to the present invention. Referring to FIG. 2, the electron emission display device according to the present invention includes a pixel unit 100, a data driver 200, a scan driver 200, a D / A converter 400, and a controller 500. .

상기 화소부(100)는 n개의 주사선(S1, S2, ... Sn), m개의 데이터선(D1, D2, ... Dm) 및 애노드 전극(ANODE)을 포함하며, 주사선(S1, S2, ... Sn)과 데이터선(D1, D2, ... Dm)이 서로 교차한 영역에 복수의 화소(50)를 형성한다. 이때, 화소부(100) 전 영역에 걸쳐 애노드 전극(ANODE)이 형성될 수 있으며, 주사선(S1,S2,...Sn) 및 데이터선(D1,D2,...Dm) 중 어느 하나가 캐소드 전극으로 사용되고, 나머지 하나가 게이트 전극으로 사용될 수 있다. The pixel unit 100 includes n scan lines S1, S2,... Sn, m data lines D1, D2, ... Dm, and an anode electrode ANODE, and scan lines S1, S2. , ... Sn and the plurality of pixels 50 are formed in a region where the data lines D1, D2, ... Dm cross each other. In this case, the anode electrode ANODE may be formed over the entire area of the pixel portion 100, and any one of the scan lines S1, S2,... Sn and the data lines D1, D2,... It may be used as a cathode electrode and the other one may be used as a gate electrode.

상기 데이터 구동부(200)는 입력되는 비디오 데이터(DATA)에 대응하는 데이터 신호를 복수의 데이터선(D1, D2, ... Dm)에 인가한다. The data driver 200 applies a data signal corresponding to the input video data DATA to the plurality of data lines D1, D2,..., Dm.

상기 주사 구동부(300)는 복수의 주사선(S1, S2, ... Sn)에 주사 신호를 순 차적으로 인가한다. The scan driver 300 sequentially applies a scan signal to the plurality of scan lines S1, S2,... Sn.

상기 D/A 컨버터(400)는 주사 구동부(300)에 제 1 전원(V1) 및 제 2 전원(V2)을 인가하며, 데이터 구동부(200)에 제 3 전원(V3) 및 제 4 전원(V4)을 인가한다. 또한, D/A 컨버터(400)는 제어부(500)로부터 출력되는 제어 신호에 따라 주사 구동부(300) 및 데이터 구동부(200) 사이에 인가되는 전압, 즉, 캐소드 전극과 게이트 전극 사이의 전압의 차를 조절하거나 애노드 전극(Anode)에 인가되는 전압을 조절하여 화소부(100)의 휘도를 보상하게 된다. The D / A converter 400 applies the first power source V1 and the second power source V2 to the scan driver 300, and the third power source V3 and the fourth power source V4 to the data driver 200. ) Is applied. In addition, the D / A converter 400 according to the control signal output from the control unit 500, the voltage applied between the scan driver 300 and the data driver 200, that is, the difference between the voltage between the cathode electrode and the gate electrode The luminance of the pixel unit 100 is compensated for by adjusting the voltage or the voltage applied to the anode.

상기 제어부(500)는 구동 시간 또는/및 한 프레임 구간 동안에 입력되는 비디오 데이터 총합의 크기에 따라 전압을 가변하여 상기 화소부의 형광체 열화에 따른 보상을 하게 된다. The controller 500 compensates for the degradation of the phosphor of the pixel unit by varying the voltage according to the driving time and / or the magnitude of the total video data input during one frame period.

이하, 어느 한 프레임 동안 복수의 화소 각각에 입력되는 비디오 데이터의 총합을 프레임 데이터(frame data)라 칭한다. Hereinafter, the sum of video data input to each of the plurality of pixels during one frame is called frame data.

보다 상세하게는, 구동 시간에 따른 화소의 수명 정보 또는/및 프레임 데이터의 크기에 따른 화소의 수명 정보를 저장하여, 저장된 정보에 따라 게이트 전극과 캐소드 전극 간의 전압 레벨을 조절하거나 애노드 전극(ANODE)의 전압 레벨을 조절하는 제어 신호를 출력하게 된다. In more detail, the lifetime information of the pixel according to the driving time and / or the lifetime information of the pixel according to the size of the frame data are stored, and the voltage level between the gate electrode and the cathode electrode is adjusted according to the stored information, or the anode electrode ANODE. The control signal to adjust the voltage level of the output.

한편, 도 3은 상기 도 1에 표현된 전자 방출 표시장치에 채용될 수 있는 화소부의 일부의 일례를 나타내는 도면이다. 이에 도시된 바와 같이, 화소부(100)는 전자 방출 기판(120) 및 화상 형성 기판(130)을 포함한다. 또한, 전자 방출 기판(120)과 화상 형성 기판(130)의 간격을 일정하게 유지하는 스페이서(140)를 추가적 으로 포함할 수 있다. 3 is a diagram illustrating an example of a part of a pixel unit that may be employed in the electron emission display device illustrated in FIG. 1. As shown therein, the pixel unit 100 includes an electron emission substrate 120 and an image forming substrate 130. In addition, the spacer 140 may be further included to maintain a constant distance between the electron emission substrate 120 and the image forming substrate 130.

전자 방출 기판(120)은 캐소드 전극(122) 및 게이트 전극(124) 사이의 전압에 대응하여 전자를 방출하는 기판으로서, 배면기판(121), 캐소드 전극(122), 절연층(123), 게이트 전극(124) 및 전자 방출 부(125)를 구비한다. The electron emission substrate 120 is a substrate that emits electrons in response to the voltage between the cathode electrode 122 and the gate electrode 124. The back substrate 121, the cathode electrode 122, the insulating layer 123, and the gate are provided. The electrode 124 and the electron emission part 125 are provided.

배면 기판(121)은 일례로 유리 또는 실리콘 기판일 수 있으며, 전자방출부(125)로 CNT(Carbon NanoTube) 페이스트를 이용하여 후면 노광에 의해 이를 형성하는 경우에는 유리 기판과 같은 투명 기판이 바람직하다.The back substrate 121 may be, for example, a glass or silicon substrate. When the back substrate 121 is formed by back exposure using a carbon nanotube (CNT) paste as the electron emission unit 125, a transparent substrate such as a glass substrate is preferable. .

캐소드 전극(122)은 배면 기판 상에 스트라이프 형태로 형성될 수 있다. 캐소드 전극(122)에는 데이터 구동부 또는 주사 구동부로부터 인가되는 데이터 신호 또는 주사 신호가 공급된다. 캐소드 전극(122)은 도전체일 수 있으며, 배면기판(121)과 동일한 이유로, 투명 도전체 예컨대 ITO(Indium Tin Oxide)일 수 있다.The cathode electrode 122 may be formed in a stripe shape on the rear substrate. The cathode electrode 122 is supplied with a data signal or a scan signal applied from the data driver or the scan driver. The cathode electrode 122 may be a conductor and may be a transparent conductor such as indium tin oxide (ITO), for the same reason as the back substrate 121.

절연층(123)은 배면기판(121)과 캐소드 전극(122) 상부에 형성되며, 캐소드 전극(122)과 게이트 전극(124)을 전기적으로 절연한다. 절연층(123)은 절연 물질, 예컨대, PbO와 SiO2 혼합 유리질로 이루어질 수 있다. The insulating layer 123 is formed on the back substrate 121 and the cathode electrode 122, and electrically insulates the cathode electrode 122 from the gate electrode 124. The insulating layer 123 may be made of an insulating material, for example, PbO and SiO 2 mixed glass.

게이트 전극(124)은 절연층(123) 상에 소정의 형상으로, 예컨대 스트라이프 상으로 캐소드 전극(122)과 교차하는 방향으로 배치되며, 데이터 구동부 또는 주사 구동부로부터 인가되는 각각의 데이터 신호 또는 주사 신호가 공급된다. 게이트 전극(124)은 전도성이 양호한 금속, 예컨대 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al), 크롬(Cr) 및 이들의 합금 중에서 선택된 적어도 하나의 도전성 금속 재료로 이루어질 수 있다. 절연층(123) 및 게이트 전극(124)은 캐소드 전극(122)이 노출되도록 캐소드 전극(122)과 게이트 전극(124)의 교차영역에 적어도 하나의 제1 개구부(126)를 구비한다.The gate electrode 124 is disposed on the insulating layer 123 in a predetermined shape, for example, in a direction crossing the cathode electrode 122 on a stripe, and each data signal or scan signal applied from the data driver or the scan driver. Is supplied. The gate electrode 124 is made of a metal having good conductivity, such as at least one conductive metal material selected from gold (Au), silver (Ag), platinum (Pt), aluminum (Al), chromium (Cr), and alloys thereof. Can be. The insulating layer 123 and the gate electrode 124 have at least one first opening 126 at the intersection of the cathode electrode 122 and the gate electrode 124 so that the cathode electrode 122 is exposed.

전자 방출부(125)는 제1 개구부(126)에 의해 노출된 캐소드 전극(122) 상에 전기적으로 접속되어 위치하며, 카본 나노튜브; 흑연, 다이아몬드, 다이아몬드상 카본 또는 이들의 조합에 의한 나노튜브; 또는 Si 또는 SiC의 나노 와이어로 이루어지는 것이 바람직하다.The electron emission unit 125 is electrically connected to and positioned on the cathode electrode 122 exposed by the first opening 126, and includes a carbon nanotube; Nanotubes by graphite, diamond, diamond-like carbon or a combination thereof; Or a nanowire of Si or SiC.

화상 형성 기판(130)은 전자 방출 기판(120)에서 방출된 전자가 충돌하여 빛을 냄으로써, 화상을 형성하는 기판으로서, 전면기판(131), 애노드 전극(132), 형광체(133), 광차폐막(134) 및 금속 반사막(135)을 포함한다. The image forming substrate 130 is a substrate for forming an image by collision of electrons emitted from the electron emission substrate 120 to emit light. The image forming substrate 130 includes a front substrate 131, an anode electrode 132, a phosphor 133, and a light shielding film. 134 and a metal reflective film 135.

전면기판(131)은 형광체(133)로부터 발광하는 빛이 외부로 전달되도록 투명한 재질, 예컨대 글래스로 이루어지는 것이 바람직하다.The front substrate 131 is preferably made of a transparent material such as glass so that light emitted from the phosphor 133 is transmitted to the outside.

애노드 전극(132)은 형광체(133)로부터 발광하는 빛이 외부로 전달되도록 투명한 재질, 예컨대 ITO 전극으로 이루어지는 것이 바람직하다. 애노드 전극(132)은 전자 방출 소자로부터 방출된 전자를 보다 더 양호하게 가속하는데, 이를 위해 애노드 전극(132)에는 고압의 정(+) 전압이 인가되어 전자를 형광체(133) 방향으로 가속한다.The anode electrode 132 is preferably made of a transparent material such as an ITO electrode so that light emitted from the phosphor 133 is transmitted to the outside. The anode electrode 132 accelerates the electrons emitted from the electron emitting device even better. To this end, a high voltage positive voltage is applied to the anode electrode 132 to accelerate the electrons toward the phosphor 133.

형광체(133)는 전자 방출 기판(120)에서 방출된 전자의 충돌에 의하여 발광하며, 애노드 전극(132) 상에 임의의 간격을 두고 선택적으로 배치된다. G 형광체, 즉 녹색을 발색하는 형광체로는 예컨대, ZnS:Cu, Zn2SiO4:Mn, ZnS:Cu+Zn2SiO4:Mn, Gd2O2S:Tb, Y3Al5O12:Ce, ZnS:Cu,Al, Y2O2S:Tb, ZnO:Zn, ZnS:Cu,Al+In2O3, LaPO4:Ce,Tb,BaO·6Al2O3:Mn, (Zn,Cd)S:Ag, (Zn, Cd)S:Cu,Al,ZnS:Cu,Au,Al, Y3(Al,Ga)2O12:Tb, Y2SiO5:Tb, 또는 LaOCl:Tb이 사용될 수 있다. 또한, B 형광체, 즉 청색을 발색하는 형광체로는 예컨대, ZnS:Ag, ZnS:Ag,Al, ZnS:Ag,Ga,Al, ZnS:Ag,Cu,Ga,Cl, ZnS:Ag+In2O3, Ca2B5O9Cl:Eu2 +, (Sr,Ca,Ba,Mg)10(PO4)6Cl2:Eu2 +, Sr10(PO4)6C2:Eu2+, BaMgAl16O26:Eu2 +, CoO,Al2O3 첨가된 ZnS:Ag, ZnS:Ag 또는 Ga이 사용될 수 있다. 또한, R 형광체, 즉 적색을 발하는 형광체로는 예컨대, Y2O2S:Eu, Zn3(PO4)2:Mn, Y2O3:Eu, YVO4:Eu, (Y, Gd)BO3:Eu, γ-Zn3(PO4)2:Mn, (ZnCd)S:Ag, (ZnCd)S:Ag+In2O3, 또는 Fe2O3 첨가된 Y2O2S:Eu이 사용될 수 있다.The phosphor 133 emits light due to the collision of electrons emitted from the electron emission substrate 120, and is selectively disposed on the anode electrode 132 at random intervals. Examples of the G phosphor, that is, the phosphor that develops green color include, for example, ZnS: Cu, Zn 2 SiO 4 : Mn, ZnS: Cu + Zn 2 SiO 4 : Mn, Gd 2 O 2 S: Tb, Y 3 Al 5 O 12 : Ce, ZnS: Cu, Al, Y 2 O 2 S: Tb, ZnO: Zn, ZnS: Cu, Al + In 2 O 3 , LaPO 4 : Ce, Tb, BaO · 6Al 2 O 3 : Mn, (Zn, Cd) S: Ag, (Zn, Cd) S: Cu, Al, ZnS: Cu, Au, Al, Y 3 (Al, Ga) 2 O 12 : Tb, Y 2 SiO 5 : Tb, or LaOCl: Tb Can be used. In addition, the B phosphor, i.e., a phosphor that develops blue color, may be, for example, ZnS: Ag, ZnS: Ag, Al, ZnS: Ag, Ga, Al, ZnS: Ag, Cu, Ga, Cl, ZnS: Ag + In 2 O. 3, Ca 2 B 5 O 9 Cl: Eu 2 +, (Sr, Ca, Ba, Mg) 10 (PO 4) 6 Cl 2: Eu 2 +, Sr 10 (PO 4) 6 C 2: Eu 2+, BaMgAl 16 O 26: Eu 2 + , CoO, Al 2 O 3 Added ZnS: Ag, ZnS: Ag or Ga can be used. Further, the R phosphor, i.e., the phosphor emitting red color, may be, for example, Y 2 O 2 S: Eu, Zn 3 (PO 4 ) 2 : Mn, Y 2 O 3 : Eu, YVO 4 : Eu, (Y, Gd) BO 3 : Eu, γ-Zn 3 (PO 4 ) 2 : Mn, (ZnCd) S: Ag, (ZnCd) S: Ag + In 2 O 3 , or Fe 2 O 3 Added Y 2 O 2 S: Eu can be used.

광차폐막(134)은 외부 빛을 흡수 및 차단하며 광학적 크로스 토크를 방지하여, 명암비를 향상시키기 위해 형광체(133) 사이에 임의의 간격을 두고 배치된다.The light shielding film 134 is disposed at random intervals between the phosphors 133 to absorb and block external light and prevent optical crosstalk, thereby improving contrast ratio.

금속 반사막은 형광체(133) 위에 형성되어, 전자 방출 기판(120)으로부터 방출된 전자를 보다 더 양호하게 집속하며, 전자의 충돌에 의해 형광체(133)에서 발광하는 빛을 전면기판(131)으로 반사시켜 반사효율을 향상시키는 역할을 한다. 한편, 금속 반사막이 애노드 전극의 역할을 한다면 애노드 전극(132)의 형성은 선택적이며, 불필요한 구성요소일 수 있다.The metal reflective film is formed on the phosphor 133 to better focus electrons emitted from the electron emission substrate 120, and reflects light emitted from the phosphor 133 to the front substrate 131 by collision of electrons. To improve reflection efficiency. On the other hand, if the metal reflecting film serves as an anode electrode, the formation of the anode electrode 132 is optional and may be an unnecessary component.

도 4는 상기 도 1의 전자 방출 표시장치에 채용될 수 있는 제어부의 일례를 도시한 도면이다. 이에 도시된 바와 같이, 제어부(500)는 프레임 메모리(501), LUT(502) 및 연산부(503)를 포함한다. 4 is a diagram illustrating an example of a controller that may be employed in the electron emission display of FIG. 1. As shown therein, the controller 500 includes a frame memory 501, a LUT 502, and an operation unit 503.

상기 프레임 메모리(501)는 입력되는 영상 신호를 저장하고 해당 프레임의 1 프레임의 데이터를 출력한다. The frame memory 501 stores an input video signal and outputs data of one frame of the frame.

상기 LUT(Look Up Table)(502)에는, 영상신호 데이터들의 기준휘도 레벨의 평균값 및 이 평균값에 따른 화면의 밝고 어두움의 세부적인 단계로 나누어 각 단계에 대한 데이터 변환지수가 저장되어 있다. 다르게는, 상기 LUT(240)가 별도로 마련되지 않고 연산부(503) 내에서 로직으로 구현될 수도 있다.The look up table (LUT) 502 stores a data conversion index for each step by dividing the average value of the reference luminance level of the image signal data into detailed steps of light and dark of the screen according to the average value. Alternatively, the LUT 240 may not be provided separately, but may be implemented in logic in the calculator 503.

상기 연산부(503)는 한 프레임의 영상 데이터(DATA)를 이용하여 영상 레벨을 판단한다. 한 프레임의 영상 데이터(DATA)에 고 계조에 해당하는 데이터가 많을수록 영상 레벨은 높은 값을 가지며, 한 프레임의 영상 데이터(DATA)에 저 계조에 해당하는 데이터가 많을수록 영상 레벨은 낮은 값을 가진다. The calculator 503 determines an image level using the image data DATA of one frame. The more data corresponding to the high gray level is in the image data DATA of one frame, the higher the image level is, and the more the data corresponding to the lower gray level is included in the image data DATA of one frame, the lower the image level is.

상기 연산부(503)는 일례로, 상기 프레임 메모리(501)에 저장된 한 프레임에 해당하는 영상 데이터(DATA)를 합산한 값을 이용하여 영상 레벨을 구할 수 있다. 보다 구체적으로, 상기 연산부(503)는 한 프레임에 해당하는 영상 데이터(DATA)의 합을 구한 후, 구한 합의 상위 8 비트를 영상 레벨로 결정하여 출력할 수 있다. For example, the calculator 503 may obtain an image level by using the sum of the image data DATA corresponding to one frame stored in the frame memory 501. More specifically, the calculator 503 may obtain the sum of the image data DATA corresponding to one frame, and then determine and output the upper 8 bits of the sum as the image level.

그리고, 상기 구하여진 소정 프레임에 대하여 산출된 평균값과 상기 LUT(502)에 저장된 기준휘도레벨의 평균값을 비교한다. 소정 프레임의 휘도 레벨의 크고 작음에 따라 대응하는 전압을 조절하기 위해 애노드 전극에 인가되는 전압, 캐소드 전극에 인가되는 전압 및 게이트 전극에 인가되는 전압 중 어느 하나를 선택하여 조절한 것인지 여부를 결정하게 된다. The average value calculated for the obtained predetermined frame is compared with the average value of the reference luminance level stored in the LUT 502. As the luminance level of the predetermined frame is large and small, it is determined whether to select one of the voltage applied to the anode electrode, the voltage applied to the cathode electrode, and the voltage applied to the gate electrode to adjust the corresponding voltage. do.

도 5a 내지 도 5c는 상기 도 1의 컨버터에 인가되는 데이터 신호의 프로세스를 개략적으로 도시한 도면이다. 도 5a에 도시된 바와 같이, 상기 제어부의 영상 레벨은 프레임 데이터 구간, 로직 인터페이스 구간 및 레벨 변환 구간으로 나뉘어 인가되며 상기 레벨 변환 구간의 전압 레벨의 변환 시간은 200㎲ - 300㎲ 이내에 이루어진다. 상기 나누어진 구간에 맞게 전압 가변이 이루어져야 화면 떨림 현상이 없이 자연스러운 휘도 제어가 가능하게 된다. 5A to 5C schematically illustrate a process of a data signal applied to the converter of FIG. 1. As shown in FIG. 5A, an image level of the controller is divided into a frame data section, a logic interface section, and a level converting section, and the conversion time of the voltage level in the level converting section is within 200 mW-300 mW. When the voltage is adjusted to the divided section, natural brightness control is possible without screen shaking.

도 5b 및 도 5b와 같이, 상기 D/A 컨버터(400)는 상기 제어부에서 인가된 레벨 변환 구간에서 전압 레벨을 변환하고, 8bit 인터페이스 시간은 20 ㎲ 정도 소요된다. 즉, 인터페이스 시간을 20 ㎲내에 수행하고, 전압 가변은 200㎲ - 300㎲ 내에 이루어지게 된다. As shown in FIGS. 5B and 5B, the D / A converter 400 converts a voltage level in a level conversion period applied by the controller, and an 8-bit interface time takes about 20 ms. In other words, the interface time is performed within 20 mW, and the voltage variation is made within 200 mW-300 mW.

또한, 상기 D/A 컨버터(400)는 상기 제어부(500)에서 출력된 영상 레벨을 그에 대응하는 전압 레벨로 조절하여 출력하고자 할 때, 영상 레벨이 높으면 전압을 낮추고, 영상 레벨이 낮으면 전압을 높이게 된다. In addition, the D / A converter 400 adjusts the image level output from the controller 500 to a voltage level corresponding thereto, and when the image level is high, the voltage is lowered, and when the image level is low, the voltage is reduced. Raised.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, it will be understood by those skilled in the art that various modifications are possible within the scope of the technical idea of the present invention.

이상의 설명에서와 같이, 본 발명의 휘도 제어 통신을 위한 전자방출표시장치는 휘도 제어를 위한 전압 가변 통신 지연 시간을 최소화하여 응답 속도 개선 및 효율성을 향상시킬 수 있다. As described above, the electronic emission display device for the luminance control communication of the present invention can minimize the voltage variable communication delay time for the luminance control to improve the response speed and efficiency.

Claims (6)

화소부와; A pixel portion; 상기 화소부에 데이터 신호를 인가하는 데이터 구동부와; A data driver for applying a data signal to the pixel unit; 상기 화소부에 주사 신호를 인가하는 주사 구동부와; A scan driver for applying a scan signal to the pixel portion; 상기 데이터 구동부 및 상기 주사 구동부로부터 입력되는 영상데이터 신호를 합산하여 영상 레벨을 구하는 제어부와; A control unit obtaining an image level by summing image data signals inputted from the data driver and the scan driver; 상기 제어부의 영상 레벨을 8bit 병렬 신호로 입력받아 그에 대응하는 전압 레벨로 변환하는 D/A 컨버터를 포함하는 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치. And a D / A converter which receives an image level of the controller as an 8-bit parallel signal and converts the image level into a voltage level corresponding thereto. 제 1 항에 있어서, The method of claim 1, 상기 제어부의 영상 레벨은 프레임 데이터 구간, 로직 인터페이스 구간 및 레벨 변환 구간으로 나뉘어 인가되는 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치. And an image level of the controller is divided into a frame data section, a logic interface section, and a level converting section. 제 1 항에 있어서, The method of claim 1, 상기 D/A 컨버터는 상기 제어부에서 인가된 레벨 변환 구간에서 전압 레벨을 변환하는 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치.And the D / A converter converts the voltage level in the level conversion period applied by the control unit. 제 3 항에 있어서, The method of claim 3, wherein 상기 레벨 변환 구간의 전압 레벨의 변환 시간은 200㎲ - 300㎲ 인 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치. And the conversion time of the voltage level in the level conversion section is 200 mW-300 mW. 제 1 항에 있어서, The method of claim 1, 상기 D/A 컨버터의 8bit 인터페이스 시간은 20 ㎲인 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치. And an 8-bit interface time of the D / A converter is 20ms. 제 1 항에 있어서, The method of claim 1, 상기 D/A 컨버터는 전원 공급부인 것을 특징으로 하는 휘도 제어 통신을 위한 전자방출표시장치. And the D / A converter is a power supply unit.
KR1020050115994A 2005-11-30 2005-11-30 Electron emission display for brightness control communication KR20070056852A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115994A KR20070056852A (en) 2005-11-30 2005-11-30 Electron emission display for brightness control communication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115994A KR20070056852A (en) 2005-11-30 2005-11-30 Electron emission display for brightness control communication

Publications (1)

Publication Number Publication Date
KR20070056852A true KR20070056852A (en) 2007-06-04

Family

ID=38354554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115994A KR20070056852A (en) 2005-11-30 2005-11-30 Electron emission display for brightness control communication

Country Status (1)

Country Link
KR (1) KR20070056852A (en)

Similar Documents

Publication Publication Date Title
US7777697B2 (en) Electron emission display and driving method thereof
KR20050032321A (en) Field emission display and deriving me thod thereof
EP1764764A1 (en) Electron emission display device and method of driving the same
US7812791B2 (en) Electron emission display and driving method thereof
US20060267507A1 (en) Electron emission display and method of controlling voltage thereof
US20060092104A1 (en) Brightness controlling device for flat panel display and method of controlling the same
KR20060122335A (en) Electron emission display and the method of brightness control
JP2001331143A (en) Display method and display device
EP1708155A2 (en) Electron emission display device and method of controlling the same
KR20070073342A (en) Driving device for electron emission device and the method thereof
KR20070056852A (en) Electron emission display for brightness control communication
KR20060114483A (en) Driving device for electron emission device and the method thereof
KR20070056855A (en) Electron emission display for reducing data distortion
KR20070031757A (en) Electron Emission Display Device and driving method thereof
KR20070056858A (en) Electron emission display for reducing data distortion
KR20060104840A (en) Electron emission display and control method of the same
KR100804814B1 (en) Field Emission Display and Driving Method Thereof
KR20070064101A (en) Electron emission display device and driving method thereof
KR100353951B1 (en) Field Emission Display and Method of Driving the same
JPH0352875B2 (en)
KR20070035861A (en) Electron emission display device and control method of the same
KR20080087503A (en) Electron emission display device and control method thereof
KR20060124029A (en) Driving method of field emission display
KR20070022549A (en) Electron emission display device and control method thereof
KR20050077974A (en) Image display device and driving method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination