KR20070053829A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the same Download PDFInfo
- Publication number
- KR20070053829A KR20070053829A KR1020050111517A KR20050111517A KR20070053829A KR 20070053829 A KR20070053829 A KR 20070053829A KR 1020050111517 A KR1020050111517 A KR 1020050111517A KR 20050111517 A KR20050111517 A KR 20050111517A KR 20070053829 A KR20070053829 A KR 20070053829A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- tin
- pad
- semiconductor device
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치 및 이의 제조 방법이 개시되어 있다. 반도체 장치는 본딩 패드를 갖는 반도체칩, 반도체칩의 본딩 패드와 전기적으로 접속되는 단자들을 갖는 제1 면 및 상기 제1 면과 대향하며 리세스부가 형성된 도전패드가 형성 제2 면을 갖는 기판, 제2 면에 배치되며 도전패드를 개구시키는 포토 솔더레지스트막, 리세스부의 표면에 배치되어 도전패드의 용융을 억제하는 도전성 배리어 패턴 및 도전성 배리어 패턴 상에 배치된 도전볼을 포함하는 반도체 장치를 제공한다. 이로써, 기판에 형성된 도전 패드 및 도전 패드에 어탯치 되는 도전볼의 신뢰성을 보다 향상시킬 수 있다.A semiconductor device and a method of manufacturing the same are disclosed. The semiconductor device includes a semiconductor chip having a bonding pad, a substrate having a first surface having terminals electrically connected to the bonding pads of the semiconductor chip, and a second surface formed with a conductive pad facing the first surface and having a recessed portion formed therein; Provided is a semiconductor device including a photo solder resist film disposed on two surfaces and opening a conductive pad, a conductive barrier pattern disposed on a surface of a recess to suppress melting of the conductive pad, and a conductive ball disposed on the conductive barrier pattern. . Thereby, the reliability of the conductive pad formed in the board | substrate and the conductive ball attached to the conductive pad can be improved more.
Description
도 1은 본 발명의 제1 실시예에 의한 반도체 장치를 도시한 단면도이다.1 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention.
도 2는 도 1의 A' 부분을 확대한 확대도이다.FIG. 2 is an enlarged view illustrating a portion A ′ of FIG. 1.
도 3은 본 발명의 제2 실시예에 의한 반도체 장치를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor device in accordance with a second embodiment of the present invention.
도 4는 본 발명의 제3 실시예에 의한 반도체 장치의 제조 방법을 도시한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with a third embodiment of the present invention.
도 5는 도 4에 도시된 반도체칩이 실장 되는 기판을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a substrate on which the semiconductor chip illustrated in FIG. 4 is mounted.
도 6은 도 5에 도시된 기판의 제2 면에 형성된 포토 솔더레지스트 패턴을 도시한 단면도이다.FIG. 6 is a cross-sectional view illustrating a photo solder resist pattern formed on a second surface of the substrate illustrated in FIG. 5.
도 7은 도 6에 도시된 도전 패드들을 패터닝 하여 리세스부를 형성하는 것을 도시한 단면도이다.FIG. 7 is a cross-sectional view illustrating the formation of a recess by patterning the conductive pads illustrated in FIG. 6.
도 8은 도 7의 B' 부분의 확대 단면도이다.8 is an enlarged cross-sectional view of a portion B ′ of FIG. 7.
도 9는 도 7에 도시된 리세스부의 표면에 형성된 도전성 배리어 패턴 및 산화 억제 패턴을 도시한 단면도이다.FIG. 9 is a cross-sectional view illustrating a conductive barrier pattern and an oxidation suppression pattern formed on a surface of the recess illustrated in FIG. 7.
도 10은 도9의 C' 부분의 확대도이다.FIG. 10 is an enlarged view of a portion C ′ of FIG. 9.
도 11은 본 발명의 다른 실시예에 의한 기판의 제조 방법을 도시한 단면도이 다.11 is a cross-sectional view showing a method of manufacturing a substrate according to another embodiment of the present invention.
도 12는 도 4 내지 도 11을 통해 제조된 반도체칩 및 기판을 어셈블리 하는 것을 도시한 단면도이다.12 is a cross-sectional view illustrating an assembly of a semiconductor chip and a substrate manufactured through FIGS. 4 to 11.
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 솔더볼과 같은 도전볼 및 도전볼이 어탯치 되는 기판의 도전패드 사이의 신뢰성을 향상시킨 반도체 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof. More specifically, the present invention relates to a semiconductor device having improved reliability between a conductive ball such as a solder ball and a conductive pad of a substrate to which the conductive ball is attached, and a manufacturing method thereof.
일반적으로, 반도체 제품(semiconductor device)은 실리콘 기판(silicon substrate) 상에 집적 회로(integrated circuit)를 갖는 반도체칩(semiconductor chip)을 제조하기 위한 반도체칩 제조 공정, 반도체칩을 전기적으로 검사하여 소팅(sorting)하기 위한 EDS(electrically die sorting) 공정 및 반도체칩을 보호하기 위한 패키지 공정에 의하여 제조된다.In general, a semiconductor device is a semiconductor chip manufacturing process for manufacturing a semiconductor chip having an integrated circuit on a silicon substrate, and electrically inspects and sorts the semiconductor chip. It is manufactured by an electrically die sorting (EDS) process for sorting) and a packaging process for protecting a semiconductor chip.
최근에는 반도체 제품의 집적도를 보다 향상시키기 위해, 칩 스케일 패키지(chip scale package, CSP), 적층 패키지(stacked package) 등이 개발된 바 있다.Recently, chip scale packages (CSPs), stacked packages, and the like have been developed to further improve the degree of integration of semiconductor products.
칩 스케일 패키지의 하나인 볼 그리드 어레이 패키지(Ball Grid Array package, BGA)는 반도체칩, 반도체칩이 실장 되는 기판 및 반도체칩의 패드 및 기판의 패턴을 전기적으로 접속하는 솔더볼과 같은 도전부재(conductive member)를 포함한다.A ball grid array package (BGA), which is one of chip scale packages, is a conductive member such as a solder ball that electrically connects a semiconductor chip, a substrate on which the semiconductor chip is mounted, and pads and patterns of the semiconductor chip. ).
칩 스케일 패키지의 경우, 반도체칩의 패드 및 반도체칩의 패드에 어탯치 되는 솔더볼 사이의 신뢰성이 수율에 큰 영향을 미치는 바, 반도체칩의 패드 및 솔더볼 사이의 접속 구조에 대한 연구가 진행되고 있다.In the case of a chip scale package, since the reliability between the pads of the semiconductor chip and the solder balls attached to the pads of the semiconductor chip has a great influence on the yield, studies on the connection structure between the pads and the solder balls of the semiconductor chip have been conducted.
본 발명의 실시예들은 솔더볼 및 솔더볼이 어탯치 되는 기판의 도전패드 사이의 신뢰성을 향상시킨 반도체 장치를 제공한다.Embodiments of the present invention provide a semiconductor device having improved reliability between a solder ball and a conductive pad of a substrate to which the solder ball is attached.
본 발명의 실시예들은 상기 반도체 장치를 제조하기 위한 반도체 장치의 제조 공정을 제공한다.Embodiments of the present invention provide a manufacturing process of a semiconductor device for manufacturing the semiconductor device.
이와 같은 본 발명의 하나의 목적을 구현하기 위하여, 본 발명에 의한 반도체 장치는 본딩 패드를 갖는 반도체칩, 반도체칩의 본딩 패드와 전기적으로 접속되는 단자들을 갖는 제1 면 및 상기 제1 면과 대향하며 리세스부가 형성된 도전패드가 형성 제2 면을 갖는 기판, 제2 면에 배치되며 도전패드를 개구시키는 포토 솔더레지스트막, 리세스부의 표면에 배치되어 도전패드의 용융을 억제하는 도전성 배리어 패턴 및 도전성 배리어 패턴 상에 배치된 도전볼을 포함하는 반도체 장치를 제공한다.In order to realize one object of the present invention, a semiconductor device according to the present invention is a semiconductor chip having a bonding pad, a first surface having terminals electrically connected to a bonding pad of the semiconductor chip, and facing the first surface. A conductive pad having a recess formed therein, the substrate having a second surface formed thereon, a photo solder resist film disposed on the second surface opening the conductive pad, a conductive barrier pattern disposed on the surface of the recessed portion to suppress melting of the conductive pad; Provided is a semiconductor device including a conductive ball disposed on a conductive barrier pattern.
또한, 본 발명의 다른 목적을 구현하기 위하여, 본 발명에 의한 반도체 장치의 제조 방법은 본딩 패드를 갖는 반도체칩을 제조하는 단계, 반도체칩의 본딩 패드와 전기적으로 접속되는 단자들을 갖는 제1 면 및 제1 면과 대향하는 도전패드가 형성 제2 면을 갖는 기판을 제조하는 단계, 도전패드를 개구시키는 포토 솔더 레지 스트막을 제2 면에 형성하는 단계, 포토 솔더 레지스트막을 식각 마스크로 이용하여 도전패드를 등방성 식각 하여 도전 패드에 리세스부를 형성하는 단계, 리세스부의 표면에 도전패드의 용융을 억제하는 도전성 배리어 패턴을 형성하는 단계 및 도전성 배리어 패턴 상에 도전볼을 어탯치 하는 단계를 포함하는 반도체 장치의 제조 방법을 제공한다.In addition, in order to implement another object of the present invention, a method of manufacturing a semiconductor device according to the present invention comprises the steps of manufacturing a semiconductor chip having a bonding pad, a first surface having terminals electrically connected to the bonding pad of the semiconductor chip and Manufacturing a substrate having a second surface formed by a conductive pad facing the first surface; forming a photo solder resist film on the second surface that opens the conductive pad; using the photo solder resist film as an etching mask Isotropically etching to form a recess in the conductive pad, forming a conductive barrier pattern on the surface of the recess to suppress melting of the conductive pad, and attaching the conductive ball on the conductive barrier pattern. Provided are methods of manufacturing the device.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 장치 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 예를 들어, 기판, 층(막), 영역, 패드, 패턴들 또는 구조물들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 예를 들어, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는, 예를 들어, 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 전극, 패턴 또는 구조물들이 "제1", "제2"," 제3" 및/또는 "제4"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1", "제2", "제3" 및/또는 "제4"는 각 층(막), 영역, 전극, 패드, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.Hereinafter, a semiconductor device and a method of manufacturing the same according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments. Persons having the present invention may implement the present invention in various other forms without departing from the spirit of the present invention. In the accompanying drawings, for example, the dimensions of the substrates, layers (films), regions, pads, patterns, or structures are shown to be larger than actual for clarity of the invention. In the present invention, for example, each layer (film), region, pad, pattern or structures may be "on", "top" or "bottom" of the substrate, each layer (film), region, pad or patterns. When referred to as being formed in, for example, that each layer (film), region, pad, pattern or structure is formed directly over or below the substrate, each layer (film), region, pad or patterns Alternatively, other layers (films), other regions, different pads, different patterns or other structures may be additionally formed on the substrate. In addition, where each layer (film), region, pad, electrode, pattern or structure is referred to as "first", "second", "third" and / or "fourth", It is not merely to distinguish each layer (film), region, pad, pattern or structure. Thus, "first", "second", "third" and / or "fourth" may be used selectively or interchangeably for each layer (film), region, electrode, pad, pattern or structure, respectively. Can be.
반도체 장치Semiconductor devices
실시예 1Example 1
도 1은 본 발명의 제1 실시예에 의한 반도체 장치를 도시한 단면도이다.1 is a cross-sectional view showing a semiconductor device according to a first embodiment of the present invention.
도 1을 참조하면, 반도체 장치(100)는 반도체칩(110), 기판(120), 포토 솔더 레지스트막(130), 도전성 배리어 패턴(140) 및 도전볼(150)을 포함한다. 이에 더하여 반도체 장치(110)는 반도체칩(110)을 덮어 보호하는 몰딩부재(160)를 더 포함할 수 있다. 본 실시예에서, 몰딩부재(160)는 에폭시 수지를 더 포함할 수 있다.Referring to FIG. 1, the semiconductor device 100 includes a
반도체칩(110)은 반도체 제조 공정을 통해 실리콘웨이퍼와 같은 실리콘 기판에 복수개가 형성되고, 실리콘 기판으로부터 개별화되어 제조될 수 있다. 반도체칩(110)은 외부로부터 입력 신호를 입력받거나 반도체칩(110)으로부터 처리된 데이터 신호를 출력하기 위한 다수개의 본딩 패드(115)들을 포함한다.A plurality of
기판(120)은 반도체칩(110)을 지지하는 역할 및 상기 외부 신호를 반도체칩(110)으로 전달 또는 반도체칩(110)에서 처리된 상기 데이터 신호를 외부로 전달하는 역할을 한다. 본 실시예에서, 기판(120)은 복수개의 도전성 신호 패턴들을 포함할 수 있다.The
기판(120)은 얇은 두께를 갖는 플레이트 형상을 가질 수 있고, 따라서 기판(120)은 반도체칩(110)의 배면과 마주보는 제1 면(121) 및 제1 면(121)과 대향하며 후술되는 도전볼(150)이 어탯치 되는 제2 면(122)을 갖는다.The
기판(120)의 제1 면(121)에는 반도체칩(110)의 본딩 패드(115)와 전기적으로 연결되는 단자(123)들이 배치된다. 본 실시예에서, 단자(123)들 및 반도체칩(110)의 본딩 패드(115)들은 도전성 와이어(124)에 의하여 전기적으로 접속된다. 본 실시예에서, 도전성 와이어(124)들은 와이어 본딩 공정에 의하여 수행될 수 있다.
한편, 기판(120)의 제2 면(122)들에는 복수개의 도전 패드(125)들이 배치된다. 도전 패드(125)들은, 예를 들어, 도전성 박막을 포토리소그라피 공정을 통해 패터닝 하여 형성할 수 있다. 도전 패드(125)로 사용되는 금속박막의 예로서는 구리 박막(copper layer), 알루미늄 박막(aluminum layer), 알루미늄 합금 박막(aluminum alloy layer) 등을 들 수 있다. 본 실시예에서, 도전 패드(125)는, 바람직하게, 구리 박막을 포함한다.Meanwhile, a plurality of
구리를 포함하는 도전 패드(125)에는 리세스부(recess portion;125a)가 형성된다. 본 실시예에서, 리세스부(125a)는 등방성 식각(isotropic etching)인 습식 식각 공정(wet etching process)을 통해 형성될 수 있다. 바람직하게 리세스부(125a)의 깊이는 도전 패드(125)의 전체 두께의 약 절반 정도일 수 있다.A
도전성 배리어 패턴(140)은 리세스부(125a)에 대응하는 도전패드(125)의 상면에 배치된다. 본 실시예에서 도전성 배리어 패턴(140)은 도전패드(125)가 용융되는 것을 방지하며, 바람직하게 니켈(Ni)을 포함할 수 있다. 이와 다르게 도전성 배리어 패턴(140)은 니켈 합금을 사용하여도 무방하다.The
한편, 기판(120)의 제2 면(122)에는 후술될 도전볼(150)을 도전 패드(125) 상에 어탯치 시키기 위한 개구를 갖는 포토 솔더 레지스트막(130)이 배치될 수 있다. 본 실시예에서, 포토 솔더 레지스트막(130)은 절연특성이 우수하며, 도전 패드(125)를 식각 하는 에천트에 대하여 높은 화학적 저항력을 갖는다.Meanwhile, a photo
도전볼(150)은 포토 솔더 레지스트(130)에 의하여 노출된 리세스부(125a)에 형성된 도전성 배리어 패턴(140)의 상면에 배치된다. 도전성 배리어 패턴(140)의 상면에 솔더볼(solder ball)과 같은 도전볼(150)이 임시적으로 어탯치 된 후, 도전볼(150)은 적외선 리플로우 공정 등에 의하여 도전 패드(125)상에 전기적으로 접속된다.The
도 2는 도 1의 A' 부분을 확대한 확대도이다.FIG. 2 is an enlarged view illustrating a portion A ′ of FIG. 1.
도 2를 참조하면, 도전성 배리어 패턴(140)의 상면에는 산화 억제 패턴(145)이 더 배치될 수 있다. 산화 억제 패턴(145)은 도전패드(125) 및/또는 도전성 배리어 패턴(140)의 산화를 억제 및 도전패드(125) 및 후술될 도전볼의 부착력을 크게 향상시킨다. 산화 억제 패턴(145)은 도전볼(150)이 도전패드(125)에 부착될 때 용융되어 도전볼의 내부로 흡수된다. 본 실시예에서, 산화 억제 패턴(145)은 바람직하게 금 또는 은 일원계 또는 이원계 합금을 사용할 수 있다.Referring to FIG. 2, an oxidation suppression pattern 145 may be further disposed on an upper surface of the
실시예 2Example 2
도 3은 본 발명의 제2 실시예에 의한 반도체 장치를 도시한 단면도이다. 본 발명의 제2 실시예에 의한 반도체 장치는 주석층을 제외하면 앞서 도 1 및 도 2를 참조하여 설명한 실시예 1과 실질적으로 동일하다. 따라서, 동일한 부분에 대한 중 복된 설명은 생략하기로 하며, 동일한 부분에 대해서는 동일한 참조부호 및 동일한 명칭을 부여하기로 한다.3 is a cross-sectional view illustrating a semiconductor device in accordance with a second embodiment of the present invention. The semiconductor device according to the second embodiment of the present invention is substantially the same as the first embodiment described above with reference to FIGS. 1 and 2 except for the tin layer. Therefore, duplicate descriptions of the same parts will be omitted, and the same reference numerals and the same names will be given to the same parts.
도 3을 참조하면, 반도체 장치(100)는 반도체칩(110), 기판(120), 포토 솔더 레지스트막(130), 도전성 배리어 패턴(140), 산화 억제 패턴(142), 주석층(143) 및 도전볼(150)을 포함한다.Referring to FIG. 3, the semiconductor device 100 includes a
기판(120)의 제2 면(122)에 형성된 도전 패드(125)의 리세스부(125a) 상에 형성된 도전성 배리어 패턴(140)은 도전패드(125)가 용융되는 것을 방지하며, 바람직하게 니켈(Ni)을 포함할 수 있다. 이와 다르게 도전성 배리어(182)는 니켈 합금을 사용하여도 무방하다.The
주석층(143)은 도전성 배리어 패턴(40)의 상면에 배치된다. 본 실시예에서 주석층(143)은 주석 또는 주석-은 및 주석-구리 등의 이원계 및 삼원계 합금을 포함할 수 있다. 주석층(143)은 언더컷의 생성을 억제하고, 솔더 볼 어태치시 보이드(void)가 발생하는 것을 억제한다.The
주석층(143)의 상면에는 산화 억제 패턴(142)이 배치될 수 있다. 산화 억제 패턴(142)은 도전패드(125)의 산화를 억제 및 도전 패드(125) 및 도전볼(150)의 부착력을 크게 향상시킨다. 산화 억제 패턴(142)은 도전볼(150)이 도전패드(125)에 부착될 때 용융되어 도전볼(150)의 내부로 흡수될 수 있다. 본 실시예에서, 산화 억제 패턴(143)은 바람직하게 금 또는 은 일원계 또는 이원계 합금을 사용할 수 있다.An
반도체 장치의 제조 방법Manufacturing Method of Semiconductor Device
실시예 3Example 3
도 4는 본 발명의 제3 실시예에 의한 반도체 장치의 제조 방법을 도시한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a semiconductor device in accordance with a third embodiment of the present invention.
도 4를 참조하면, 반도체 장치를 제조하기 위하여 먼저 반도체칩(110)이 제조된다.Referring to FIG. 4, a
반도체칩(110)은 데이터를 저장하는 데이터 저장부(미도시), 데이터 저장부에 저장된 데이터를 처리하는 데이터 처리부(미도시) 및 데이터 처리부에서 처리된 데이터를 출력 및/또는 데이터 처리부로 외부 입력 신호를 입력하기 위한 본딩 패드(115)들을 포함하며, 데이터 저장부, 데이터 처리부 및 본딩 패드(115)들은 반도체칩(210)을 제조하기 위한 다양한 반도체 제조 공정들에 의하여 제작된다.The
도 5는 도 4에 도시된 반도체칩이 실장 되는 기판을 도시한 단면도이다.FIG. 5 is a cross-sectional view illustrating a substrate on which the semiconductor chip illustrated in FIG. 4 is mounted.
도 5를 참조하면, 반도체칩(110)을 실장하기 위한 기판(120)은, 예를 들어, 인쇄회로기판이고, 반도체칩(110)과 대향하는 기판(120)의 제1 면(121)에는 반도체칩(110)의 본딩 패드(115)들과 전기적으로 연결되는 단자(123)들이 형성되고, 제1 면(121)과 대향하는 제2 면(122)에는 후술될 도전볼(150)과 전기적으로 연결되기 위한 도전 패드(125)들이 배치된다. 본 실시예에서, 도전 패드(125)들은, 예를 들어, 구리 박막을 패터닝 하여 형성할 수 있다.Referring to FIG. 5, the
도 6은 도 5에 도시된 기판의 제2 면에 형성된 포토 솔더레지스트 패턴을 도시한 단면도이다.FIG. 6 is a cross-sectional view illustrating a photo solder resist pattern formed on a second surface of the substrate illustrated in FIG. 5.
도 6을 참조하면, 먼저, 기판(120)의 제2 면(122)에는 포토 솔더레지스트 박막이 제2 면(122)의 전면적에 걸쳐 형성된다.Referring to FIG. 6, first, a photo solder resist thin film is formed on the
제2 면(122)의 전면적에 걸쳐 형성된 포토 솔더레지스트 박막은 포토레지스트 필름 코팅 공정 및 포토레지스트 필름을 패터닝 하여 포토레지스트 패턴을 형성하기 위한 포토 공정, 포토레지스트 패턴을 식각 마스크로 이용하여 포토 솔더레지스트 박막을 패터닝 하여 도전 패드(125)들을 노출시키기 위한 개구를 형성한다.The photo solder resist thin film formed over the entire surface of the
도 7은 도 6에 도시된 도전 패드들을 패터닝 하여 리세스부를 형성하는 것을 도시한 단면도이다. 도 8은 도 7의 B' 부분의 확대 단면도이다.FIG. 7 is a cross-sectional view illustrating the formation of a recess by patterning the conductive pads illustrated in FIG. 6. 8 is an enlarged cross-sectional view of a portion B ′ of FIG. 7.
도 7을 참조하면, 기판(120)의 제2 면(122)에 형성된 도전 패드(125)들은, 예를 들어, 포토 솔더레지스트 패턴(130)을 식각 마스크로 이용하여 식각 되어 각 도전 패드(125)에는 리세스부(125a)가 형성된다. 본 실시예에서, 리세스부(125a)는, 예를 들어, 에천트를 이용한 습식 식각 공정에 의하여 등방성 식각 될 수 있다.Referring to FIG. 7, the
도 9는 도 7에 도시된 리세스부의 표면에 형성된 도전성 배리어 패턴 및 산화 억제 패턴을 도시한 단면도이다. 도 10은 도9의 C' 부분의 확대도이다.FIG. 9 is a cross-sectional view illustrating a conductive barrier pattern and an oxidation suppression pattern formed on a surface of the recess illustrated in FIG. 7. FIG. 10 is an enlarged view of a portion C ′ of FIG. 9.
도 9를 참조하면, 리세스부(125a)의 상면에는, 예를 들어, 니켈을 포함하는 도전성 배리어 패턴(140)이 형성될 수 있다. 본 실시예에서, 도전성 배리어 패턴(140)은 도전 패드(125)의 용융을 방지하며, 이를 구현하기 위해 니켈을 포함할 수 있다. 이와 다르게, 도전성 배리어 패턴(140)은 니켈뿐만 아니라 니켈 합금을 포함할 수 있으며, 전해 또는 무전해 도금 방식으로 리세스부(125a)에 대응하는 도전 패드(125)의 상면에 형성될 수 있다.Referring to FIG. 9, a
한편, 도전 패드(125) 상에 도전성 배리어 패턴(140)이 형성된 후, 도전성 배리어 패턴(140)의 상면에는 산화 억제 패턴(142)이 더 형성될 수 있다. 본 실시예에서, 산화 억제 패턴(142)은 도전 패드(125)의 산화를 억제 및 도전 패드(125) 및 후술될 도전볼(150)의 부착력을 크게 향상시킨다. 본 실시예에서, 산화 억제 패턴(142)은 바람직하게 금 또는 은 일원계 또는 이원계 합금을 전해 또는 무전해 도금 방식으로 도전성 배리어 패턴(140) 상에 형성할 수 있다.Meanwhile, after the
도 11은 본 발명의 다른 실시예에 의한 기판의 제조 방법을 도시한 단면도이다.11 is a cross-sectional view showing a method of manufacturing a substrate according to another embodiment of the present invention.
도 11을 참조하면, 도전 패드(125)의 상부에 도전성 배리어 패턴(140)이 형성된 후, 도전성 배리어 패턴(140)의 상면에는 전해 또는 무전해 도금 방법에 의하여 주석층(143)이 더 배치될 수 있다. 주석층(143)은 언더컷의 생성을 억제 및 솔더 볼 어태치시 보이드 생성을 억제하며, 주석층(143)은 주석 또는 주석-은 및 주석-구리 등의 이원계 및 삼원계 합금을 포함할 수 있다.Referring to FIG. 11, after the
주석층(143)이 형성된 후, 주석층(143)의 상면에는 상술된 산화 억제 패턴(142)이 형성될 수 있다. 산화 억제 패턴(142)은 도전 패드(125)의 산화를 억제 및 도전 패드(125) 및 후술될 도전볼(150)의 부착력을 크게 향상시킨다. 본 실시예에서, 산화 억제 패턴(142)은 바람직하게 금 또는 은 일원계 또는 이원계 합금을 전해 또는 무전해 도금 방식으로 도전성 배리어 패턴(140) 상에 형성할 수 있다.After the
리세스부(125a)에 도전성 배리어 패턴(140) 및 산화 억제 패턴(250) 또는 주 석층(143)이 형성된 후, 도전 패드(125)의 리세스부(125a)에는 솔더볼과 같은 도전볼(150)이 배치되고, 도전볼(150)은, 예를 들어, 적외선 리플로우 방식 등에 의해 도전 패드(125)와 전기적으로 접속된다.After the
도 12는 도 4 내지 도 11을 통해 제조된 반도체칩 및 기판을 어셈블리 하는 것을 도시한 단면도이다.12 is a cross-sectional view illustrating an assembly of a semiconductor chip and a substrate manufactured through FIGS. 4 to 11.
도 12를 참조하면, 반도체칩(110) 및 기판(120)을 제조한 후, 기판(120)의 제1 면(121) 상에는 반도체칩(110)이, 예를 들어, 접착부재(112)를 매개로 부착된다. 반도체칩(110)이 기판(120)의 제1 면(121)상에 부착된 후, 반도체칩(110)의 본딩 패드(115)들 및 기판(120)의 제1 면(121)상에 형성된 단자(123)들은, 예를 들어, 도전성 와이어(124)에 의하여 와이어 본딩 된다.Referring to FIG. 12, after the
이어서, 기판(120)의 제2 면(122)상에 형성된 도전 패드(125)의 리세스부(125a)에는 솔더볼과 같은 도전볼(150)이 어탯치 된다. 이어서, 반도체칩(110)이 노출된 기판(120)의 제1 면(121)에는 에폭시 수지와 같은 합성 수지에 의하여 인캡슐레이션 되어 반도체 장치가 제조된다.Subsequently, a
이상에서 상세하게 설명한 바에 의하면, 반도체 장치에 포함된 반도체칩이 실장 되는 기판에 형성된 도전 패드 및 도전 패드에 전기적으로 어탯치 되는 도전볼의 전기적 신뢰성을 보다 향상시킬 수 있다.As described in detail above, the electrical reliability of the conductive pads formed on the substrate on which the semiconductor chip included in the semiconductor device is mounted and the conductive balls electrically attached to the conductive pads can be further improved.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상 의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to a preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the scope of the present invention.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050111517A KR20070053829A (en) | 2005-11-22 | 2005-11-22 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050111517A KR20070053829A (en) | 2005-11-22 | 2005-11-22 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070053829A true KR20070053829A (en) | 2007-05-28 |
Family
ID=38275849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050111517A KR20070053829A (en) | 2005-11-22 | 2005-11-22 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070053829A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101237483B1 (en) * | 2012-09-20 | 2013-03-11 | 주식회사 조양이에스 | Method for manufacturing a printed circuit board |
-
2005
- 2005-11-22 KR KR1020050111517A patent/KR20070053829A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101237483B1 (en) * | 2012-09-20 | 2013-03-11 | 주식회사 조양이에스 | Method for manufacturing a printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6818976B2 (en) | Bumped chip carrier package using lead frame | |
US9165878B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
KR101349985B1 (en) | Method for packaging a semiconductor device | |
US7115982B2 (en) | Semiconductor component having stiffener, stacked dice and circuit decals | |
US20050212110A1 (en) | Circuit device | |
US7928574B2 (en) | Semiconductor package having buss-less substrate | |
KR100659527B1 (en) | Semiconductor chip having three dimension type ubm for flip chip bonding and mounting structure thereof | |
KR20060042012A (en) | Semiconductor device and manufacturing method thereof | |
US6372540B1 (en) | Moisture-resistant integrated circuit chip package and method | |
US20230260911A1 (en) | Electronic device and manufacturing method thereof | |
JP5611315B2 (en) | Package carrier | |
US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
KR100959606B1 (en) | Stack package and method for fabricating of the same | |
JP3402086B2 (en) | Semiconductor device and manufacturing method thereof | |
US7955953B2 (en) | Method of forming stacked die package | |
KR102517379B1 (en) | Method for fabricating semiconductor package | |
US20090115036A1 (en) | Semiconductor chip package having metal bump and method of fabricating same | |
TWI712134B (en) | Semiconductor device and manufacturing method thereof | |
KR20070053829A (en) | Semiconductor device and method of manufacturing the same | |
CN111710672A (en) | Semiconductor packaging piece and preparation method thereof | |
TWI720735B (en) | Package structure and manufacturing method thereof | |
KR20130059580A (en) | Semiconductor package and method for manufacturing the same | |
US10950535B2 (en) | Package structure and method of manufacturing the same | |
KR20240063712A (en) | Semiconductor package and method of manufacturing the semiconductor package | |
US20060284288A1 (en) | Wafer and single chip having circuit rearranged structure and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |