KR20070052514A - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
KR20070052514A
KR20070052514A KR1020050110229A KR20050110229A KR20070052514A KR 20070052514 A KR20070052514 A KR 20070052514A KR 1020050110229 A KR1020050110229 A KR 1020050110229A KR 20050110229 A KR20050110229 A KR 20050110229A KR 20070052514 A KR20070052514 A KR 20070052514A
Authority
KR
South Korea
Prior art keywords
gate
layer
electrode
gate insulating
organic semiconductor
Prior art date
Application number
KR1020050110229A
Other languages
Korean (ko)
Inventor
송근규
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050110229A priority Critical patent/KR20070052514A/en
Publication of KR20070052514A publication Critical patent/KR20070052514A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 표시장치와 이의 제조방법에 관한 것이다. 본 발명에 따른 표시장치는 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과; 게이트 배선 상에 형성되어 있으며, 게이트 전극을 노출시키는 개구가 마련되어 있는 제1게이트 절연막과; 제1게이트 절연막 상에 형성되어 있는 제2게이트 절연막과; 제2게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 한다. 이에 의해, 박막트랜지스터의 특성이 향상된 표시장치가 제공된다.The present invention relates to a display device and a manufacturing method thereof. A display device according to the present invention includes: a gate wiring including a gate electrode formed on an insulating substrate; A first gate insulating film formed on the gate wiring and having an opening for exposing the gate electrode; A second gate insulating film formed on the first gate insulating film; A transparent electrode layer formed on the second gate insulating layer with respect to the gate electrode and including a source electrode and a drain electrode defining a channel region; And an organic semiconductor layer formed in the channel region. As a result, a display device having improved characteristics of the thin film transistor is provided.

Description

표시장치와 이의 제조방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF} DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 제1실시예에 따른 박막트랜지스터 기판의 배치도,1 is a layout view of a thin film transistor substrate according to a first embodiment of the present invention;

도 2는 도 1의 Ⅱ-Ⅱ를 따른 단면도,2 is a cross-sectional view taken along II-II of FIG. 1;

도 3a 내지 도 3k는 본 발명의 일실시예에 따른 표시장치의 제조방법을 순차적으로 도시한 단면도이다.3A through 3K are cross-sectional views sequentially illustrating a method of manufacturing a display device according to an exemplary embodiment of the present invention.

* 도면의 주요부분의 부호에 대한 설명 * Explanation of Signs of Major Parts of Drawings

100 : 박막트랜지스터 기판 110 : 절연기판100: thin film transistor substrate 110: insulating substrate

121 : 데이터선 123 : 데이터 패드121: data line 123: data pad

125 : 광차단막 130 : 제1버퍼막125: light blocking film 130: first buffer film

135 : 제2버퍼막 131, 132 : 제1버퍼막 접촉구135: second buffer film 131, 132: first buffer film contact hole

136 : 제2버퍼막 접촉구 141 : 게이트선136: second buffer film contact hole 141: gate line

143 : 게이트 전극 145 : 게이트 패드143: gate electrode 145: gate pad

147, 149 : 연결부재 150 : 제1게이트 절연막147, 149: connecting member 150: first gate insulating film

151, 152, 153 : 제1절연막 접촉구 155 : 제2게이트 절연막151, 152, 153: first insulating film contact hole 155: second gate insulating film

156, 157, 158 : 제2절연막 접촉구 161 : 소스 전극156, 157, 158: second insulating film contact hole 161: source electrode

163 : 드레인 전극 165 : 화소전극163: drain electrode 165: pixel electrode

167 : 데이터 패드 접촉부재 169 : 게이트 패드 접촉부재167: data pad contact member 169: gate pad contact member

170 : 유기반도체층 175 : 유기반도체용액170: organic semiconductor layer 175: organic semiconductor solution

180 : 제1보호층 190 : 제2보호층180: first protective layer 190: second protective layer

본 발명은 표시장치와 이의 제조방법에 관한 것으로서, 더욱 자세하게는, 유기반도체층(Organic Semiconductor layer)을 포함하는 표시장치와 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a method of manufacturing the same, and more particularly, to a display device including an organic semiconductor layer and a method of manufacturing the same.

최근, 표시장치 중에서 소형, 경량화의 장점을 가지는 평판표시장치(flat display device)가 각광을 받고 있다. 이러한 평판표시장치에는 액정표시장치(LCD)와 유기전계발광장치(OLED) 등이 있으며, 화상을 구현하기 위해 적어도 하나의 박막트랜지스터를 포함한다. 박막트랜지스터(Thin Film Transistor: TFT)는 각 픽셀의 동작을 제어 및 구동하는 스위칭 및 구동소자로서, 게이트 전극과 게이트 전극을 덮는 게이트 절연막 및 게이트 절연막 상에 위치하는 반도체층을 포함한다. 여기서, 반도체층은 비정질 실리콘이나 폴리 실리콘이 사용되는데 최근에 유기반도체의 적용이 진행되고 있다. Recently, flat display devices having advantages of small size and light weight have been in the spotlight. The flat panel display includes a liquid crystal display (LCD), an organic light emitting display (OLED), and the like, and includes at least one thin film transistor to implement an image. A thin film transistor (TFT) is a switching and driving element that controls and drives the operation of each pixel. The thin film transistor includes a gate insulating film covering the gate electrode, the gate electrode, and a semiconductor layer on the gate insulating film. Here, amorphous silicon or polysilicon is used as the semiconductor layer, but application of an organic semiconductor has recently been performed.

유기반도체(Organic Semiconductor: OSC)는 상온, 상압에서 형성될 수 있기 때문에 공정단가를 낮출 수 있으며 열에 약한 플라스틱 기판에 적용할 수 있는 장점이 있다. 그래서, 유기반도체가 적용된 박막트랜지스터는 대면적과 대량으로 생 산 가능한 차세대 표시장치의 구동 소자로서 평가 받고 있다. 그러나, 이와 같은 유기반도체는 내화학성 및 내플라즈마성이 취약할 뿐만 아니라, 절연막 선택성이 있어 유기반도체를 적용한 유기박막트랜지스터의 구조에 제약이 따르는 단점이 있다. Since organic semiconductor (OSC) can be formed at room temperature and normal pressure, the process cost can be reduced and it can be applied to plastic substrates that are weak to heat. Therefore, thin film transistors using organic semiconductors have been evaluated as driving devices of next generation display devices that can be produced in large areas and in large quantities. However, such organic semiconductors are not only poor in chemical resistance and plasma resistance, but also have a disadvantage in that the structure of the organic thin film transistor to which the organic semiconductor is applied is limited because of the insulating film selectivity.

이에, 안정적이며 특성이 향상된 유기박막트랜지스터를 제조하기 위해 이중의 게이트 절연막이 적용되고 있다. 이중의 게이트 절연막은 무기물질로 이루어진 하부의 제1게이트 절연막과, 유기물질로 이루어진 상부의 제2게이트 절연막을 포함한다.Accordingly, a double gate insulating film is applied to fabricate an organic thin film transistor having stable and improved characteristics. The double gate insulating film includes a lower first gate insulating film made of an inorganic material and an upper second gate insulating film made of an organic material.

그러나, 서로 다른 재질의 게이트 절연막이 맞닿아 배치됨에 따라, 제1및 제2게이트 절연막 사이의 계면으로 일부의 전하가 일시적으로 잡혀있게 되거나 또는 이동할 수 있어 유기박막트랜지스터의 특성이 저하되는 문제점이 있다.However, as the gate insulating films of different materials are in contact with each other, some charges may be temporarily trapped or moved to the interface between the first and second gate insulating films, thereby degrading the characteristics of the organic thin film transistor. .

따라서 본 발명의 목적은 박막트랜지스터의 특성이 향상된 표시장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a display device having improved characteristics of a thin film transistor.

본 발명의 다른 목적은 박막트랜지스터의 특성이 향상된 표시장치의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a display device having improved characteristics of a thin film transistor.

상기 목적은, 본 발명에 따라, 절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과; 게이트 배선 상에 형성되어 있으며, 게이트 전극을 노출시키는 개구가 마련되어 있는 제1게이트 절연막과; 제1게이트 절연막 상에 형성되 어 있는 제2게이트 절연막과; 제2게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층; 및 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치에 의하여 달성된다.The above object is, according to the present invention, a gate wiring comprising a gate electrode formed on an insulating substrate; A first gate insulating film formed on the gate wiring and having an opening for exposing the gate electrode; A second gate insulating film formed on the first gate insulating film; A transparent electrode layer formed on the second gate insulating layer with respect to the gate electrode and including a source electrode and a drain electrode defining a channel region; And an organic semiconductor layer formed in the channel region.

여기서, 개구의 폭은 상기 채널영역의 폭보다 작을 수 있다.Here, the width of the opening may be smaller than the width of the channel region.

그리고, 제1게이트 절연막은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.The first gate insulating layer may include at least one of silicon oxide (SiOx) and silicon nitride (SiNx).

또한, 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어질 수 있다.In addition, the second gate insulating layer may include a silicon-based polymer (Si polymer), azobisisobutiro nitrile (AIBN), tetra butyl ortho titanate (Ti (Obu) 4 ), It may comprise at least any one of butanol.

여기서, 절연기판과 게이트 배선 사이에 형성되어 있는 데이터 배선을 더 포함하며, 게이트 배선은 절연기판 상에 일방향으로 형성되어 있는 게이트선과, 게이트선의 단부에 형성되어 있는 게이트 패드와, 및 데이터 배선의 일부를 덮고 있는 연결부재를 포함할 수 있다.Here, further comprising a data wiring formed between the insulating substrate and the gate wiring, the gate wiring is a gate line formed in one direction on the insulating substrate, a gate pad formed at the end of the gate line, and a part of the data wiring It may include a connecting member covering the.

그리고, 데이터 배선은 게이트선과 절연 교차하여 화소영역을 정의하는 데이터선 및 데이터선의 단부에 형성되어 있는 데이터 패드를 포함할 수 있다.The data line may include a data line formed at an end of the data line and an data line defining the pixel area by crossing the gate line.

또한, 데이터 배선은 게이트 전극과 대응하는 곳에 형성되어 유기반도체층을 가리는 광차단막을 더 포함할 수 있다.The data line may further include a light blocking layer formed at a portion corresponding to the gate electrode to cover the organic semiconductor layer.

여기서, 데이터 배선과 게이트 배선 사이에 형성되어 있으며 데이터선과 데이터 패드의 일부를 노출시키는 제1버퍼막 접촉구가 형성되어 있는 제1버퍼막을 더 포함할 수 있다.The first buffer layer may further include a first buffer layer formed between the data line and the gate line and having a first buffer layer contact hole for exposing a portion of the data line and the data pad.

그리고, 제1버퍼막은 산화규소 및 질화규소 중 적어도 어느 하나를 포함하여 이루어질 수 있다.The first buffer layer may include at least one of silicon oxide and silicon nitride.

또한, 제1버퍼막과 게이트 배선 사이에 형성되어 있으며, 아크릴계 수지, 폴리비닐알코올, 벤조사이클로부텐, 폴리비닐페놀계 수지, 불소계 고분자 및 폴리스티렌계 수지 중 적어도 어느 하나를 포함하여 이루어진 제2버퍼막을 더 포함할 수 있다.Further, a second buffer film formed between the first buffer film and the gate wiring and including at least one of acrylic resin, polyvinyl alcohol, benzocyclobutene, polyvinylphenol resin, fluorine polymer and polystyrene resin is formed. It may further include.

그리고, 제2버퍼막은 제1버퍼막 접촉구에 대응하는 제2버퍼막 접촉구를 포함할 수 있다.The second buffer film may include a second buffer film contact hole corresponding to the first buffer film contact hole.

여기서, 투명전극층은 드레인 전극의 일부와 연결되어 있으며 화소영역을 채우고 있는 화소전극과, 연결부재를 통하여 데이터 패드와 연결되어 있는 데이터 패드 접촉부재, 및 게이트 패드를 덮고 있는 게이트 패드 접촉부재를 더 포함할 수 있다.The transparent electrode layer may further include a pixel electrode connected to a portion of the drain electrode and filling the pixel region, a data pad contact member connected to the data pad through a connection member, and a gate pad contact member covering the gate pad. can do.

그리고, 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어질 수 있다.The transparent electrode layer may include any one of indium tin oxide (ITO) and indium zinc oxide (IZO).

여기서, 유기반도체층을 덮는 보호층을 더 포함할 수 있다.Here, the protective layer may further include an organic semiconductor layer.

본 발명의 다른 목적은, 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 게이트 배선 상에 게이트 전극을 노출시키는 개구를 갖도록 제1게이트 절연막을 형성하는 단계와; 제1게이트 절연막 상에 제2게이트 절연막을 형성하는 단계와; 제2게이트 절연막 상에 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층을 형성하는 단계; 및 채널영역에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법에 의하여 달성된다.Another object of the present invention is to form a gate wiring including a gate electrode on an insulating substrate; Forming a first gate insulating film having an opening on the gate wiring to expose the gate electrode; Forming a second gate insulating film on the first gate insulating film; Forming a transparent electrode layer on the second gate insulating layer and spaced apart from each other with respect to the gate electrode, the transparent electrode layer including a source electrode and a drain electrode defining a channel region; And forming an organic semiconductor layer in the channel region.

여기서, 개구의 폭은 채널영역의 폭보다 작도록 형성될 수 있다.Here, the width of the opening may be formed to be smaller than the width of the channel region.

그리고, 제1게이트 절연막은 게이트 배선의 일부는 노출시키는 제1절연막 접촉구를 더 포함하며, 개구는 제1절연막 접촉구와 동시에 형성될 수 있다The first gate insulating film may further include a first insulating film contact hole for exposing a part of the gate wiring, and the opening may be formed simultaneously with the first insulating film contact hole.

이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 이하에서 어떤 막(층)이 다른 막(층)의 '상에'형성되어(위치하고) 있다는 것은, 두 막(층)이 접해 있는 경우 뿐만 아니라 두 막(층) 사이에 다른 막(층)이 존재하는 경우도 포함한다.Hereinafter, with reference to the accompanying drawings will be described in more detail the present invention. In the following, a film is formed (located) on another layer, not only when the two films are in contact with each other but also between the two films. It also includes the case where it exists.

도1은 본 발명에 따른 박막트랜지스터 기판의 배치도를 개략적으로 도시한 것이고, 도2는 도1의 Ⅱ-Ⅱ를 따른 단면도이다. 1 is a schematic layout view of a thin film transistor substrate according to the present invention, and FIG. 2 is a cross-sectional view taken along II-II of FIG. 1.

본 발명에 따른 박막트랜지스터 기판(100)은 절연기판(110)과, 절연기판(110) 상에 형성되어 있는 데이터 배선(121, 123, 125)과, 데이터 배선(121, 123, 125) 상에 차례로 형성되어 있는 제1 및 제2버퍼막(130, 135)과, 제2버퍼막(135) 상에 형성되어 있는 게이트 배선(141, 143, 145, 147, 149)과, 게이트 배선(141, 143, 145, 147, 149) 상에 차례로 형성되어 있는 제1 및 제2게이트 절연막(150, 155)과, 제2게이트 절연막(155) 상에 형성되어 있는 투명전극층(161, 163, 165, 167, 169)과, 투명전극층((161, 163, 165, 167, 169))의 적어도 일부분과 접하면서 제2게이트 절연막(155) 상에 형성되어 있는 유기반도체층(170) 및 유기반도체층(170) 상에 차례로 형성되어 있는 제1 및 제2보호층(180, 190)을 포함한다.The thin film transistor substrate 100 according to the present invention includes an insulating substrate 110, data wirings 121, 123, and 125 formed on the insulating substrate 110, and data wirings 121, 123, and 125. The first and second buffer films 130 and 135 formed in this order, the gate wirings 141, 143, 145, 147, and 149 formed on the second buffer film 135, and the gate wirings 141, First and second gate insulating layers 150 and 155 sequentially formed on the 143, 145, 147 and 149 and transparent electrode layers 161, 163, 165 and 167 formed on the second gate insulating layer 155. , 169, and the organic semiconductor layer 170 and the organic semiconductor layer 170 formed on the second gate insulating layer 155 while being in contact with at least a portion of the transparent electrode layers 161, 163, 165, 167, and 169. ) And first and second protective layers 180 and 190 which are sequentially formed on the substrate.

절연기판(110)은 유리 또는 플라스틱으로 만들어질 수 있다. 절연기판(110)이 플라스틱으로 만들어질 경우 박막트랜지스터 기판(100)에 유연성을 부여할 수 있는 장점이 있으나, 절연기판(110)이 열에 약한 단점이 있다. 본 발명과 같이 유기반도체층(170)을 사용하면 반도체층 형성을 상온, 상압에서 수행할 수 있기 때문에 플라스틱 소재의 절연기판(110)을 사용하기 용이한 장점이 있다. 여기서, 플라스틱 종류로는 폴리카본(polycarbon), 폴리 이미드(polyimide) , 폴리이서설폰(PES), 폴리아릴레이트(PAR), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트( PET) 등이 가능하다.The insulating substrate 110 may be made of glass or plastic. When the insulating substrate 110 is made of plastic, the thin film transistor substrate 100 may be provided with flexibility, but the insulating substrate 110 may be weak in heat. When the organic semiconductor layer 170 is used as in the present invention, since the semiconductor layer formation can be performed at room temperature and atmospheric pressure, there is an advantage in that the insulating substrate 110 made of plastic is easy to use. Here, the plastic type may be polycarbon, polyimide, polyisulfone (PES), polyarylate (PAR), polyethylene naphthalate (PEN), polyethylene terephthalate (PET), or the like. .

데이터 배선(121, 123, 125)은 상기 절연기판(110) 상에 형성되어 있다. 데이터 배선(121, 123, 125)은 절연기판(110) 상에 일방향으로 연장되어 있는 데이터선(121)과, 상기 데이터선(121)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 전달 받는 데이터 패드(123) 및 후술할 게이트 전극(143)과 대응하는 곳에 형성되어 유기반도체층(170)을 가리는 광차단막(125)을 포함한다. 여기서, 광차단막(125)은 선택적인 것이다. 그리고, 데이터 패드(123)는 외부로부터 구동 및 제어신호를 전달 받아 데이터선(121)으로 구동 및 제어신호를 인가한다. 데이터 배선(121, 123, 125)의 재료로는 Al, Cr, Mo, Nd, Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있다. 그리고, 데이터 배선(121, 123, 125)은 상기 재료 중 적어도 어느 하나를 포함하는 단일층 또는 복수의 층으로 마련될 수 있다. The data wires 121, 123, and 125 are formed on the insulating substrate 110. The data wires 121, 123, and 125 are provided on the data line 121 extending in one direction on the insulating substrate 110, and data pads provided at end portions of the data line 121 to receive driving or control signals from the outside. 123 and a light blocking film 125 formed at a portion corresponding to the gate electrode 143 to be described later and covering the organic semiconductor layer 170. Here, the light blocking film 125 is optional. The data pad 123 receives the driving and control signals from the outside and applies the driving and control signals to the data line 121. The material of the data lines 121, 123, and 125 may include at least one of Al, Cr, Mo, Nd, Au, Pt, and Pd. The data lines 121, 123, and 125 may be provided as a single layer or a plurality of layers including at least one of the above materials.

본 발명에서는 데이터 배선(121, 123, 125) 형성과정에서 사용되는 화학물질로부터 제1및 제2게이트 절연막(150, 155)을 보호하여 유기반도체층(170)의 특성이 열화되는 것을 방지하기 위해 데이터 배선(121, 123, 125)을 먼저 형성하고, 데이터 배선(121, 123, 125) 위에 제1및 제2버퍼막(130, 135)을 형성하는 구조를 택하고 있다. The present invention protects the first and second gate insulating layers 150 and 155 from chemicals used in the process of forming the data lines 121, 123, and 125 to prevent deterioration of the characteristics of the organic semiconductor layer 170. The data wirings 121, 123, and 125 are formed first, and the first and second buffer films 130 and 135 are formed on the data wirings 121, 123, and 125.

절연기판(110) 상에는 제1버퍼막(130)이 데이터 배선(121, 123, 125)을 덮고 있다. 제1버퍼막(130)은 데이터 배선(121, 123, 125)과 게이트 배선(141, 143, 145, 147, 149) 간의 전기적 절연을 위한 층으로, 공정성이 탁월한 질화규소(SiNx) 또는 산화규소(SiOx) 등과 같은 무기물질로 이루어진 무기막일 수 있다. 제1버퍼막(130)은 데이터선(121)과 데이터 패드(123)를 노출시키는 제1버퍼막 접촉구(131, 132)가 형성되어 있다. The first buffer layer 130 covers the data lines 121, 123, and 125 on the insulating substrate 110. The first buffer layer 130 is a layer for electrical insulation between the data lines 121, 123, and 125 and the gate lines 141, 143, 145, 147, and 149, and has excellent processability of silicon nitride (SiNx) or silicon oxide ( It may be an inorganic film made of an inorganic material such as SiOx). The first buffer layer 130 includes first buffer layer contact holes 131 and 132 exposing the data line 121 and the data pad 123.

그리고, 제1버퍼막(130) 상에는 유기물질로 이루어진 제2버퍼막(135)이 형성되어 있다. 그러나 데이터 패드(123)와 게이트 패드(145)가 위치하는 비표시영역에는 제2버퍼막(135)가 형성하지 않는 것이 바람직하다. 이는, 두터운 유기막이 데이터 패드(123)와 게이트 패드(145)에 잔존하는 경우, 구동칩(미도시)과의 접촉불량이 발생할 수 있기 때문이다. 제2버퍼막(135)는 데이터선(121)을 노출시키는 제2버퍼막 접촉구(136)가 마련되어 있다. 제2버퍼막(135)은 아크릴계 수지, 폴리비닐알코올, 벤조사이클로부텐, 폴리비닐페놀계수지, 불소계 고분자 및 폴리스티렌수지 중 적어도 어느 하나를 포함할 수 있다.A second buffer layer 135 made of an organic material is formed on the first buffer layer 130. However, it is preferable that the second buffer layer 135 is not formed in the non-display area where the data pad 123 and the gate pad 145 are located. This is because when a thick organic film remains on the data pad 123 and the gate pad 145, poor contact with a driving chip (not shown) may occur. The second buffer film 135 is provided with a second buffer film contact hole 136 exposing the data line 121. The second buffer layer 135 may include at least one of acrylic resin, polyvinyl alcohol, benzocyclobutene, polyvinylphenol resin, fluorine polymer, and polystyrene resin.

제1 및 제2버퍼막(130, 135)은 데이터 배선(121, 123, 125) 형성시 사용되는 화학물질 또는 플라즈마가 잔존하여 후술할 버퍼막 접촉구(131, 132, 136)와 절연막 접촉구(151, 152, 153, 156, 157, 158)의 틈새 또는 계면사이로 유입되어 내화학성 및 내플라즈마성에 취약한 후술할 유기반도체층(170)의 특성 손상을 감소시키기 위한 것이다. 그리고, 광차단막(125)가 플로팅 전극으로 작용하는 것을 방지하는 역할도 한다.The first and second buffer layers 130 and 135 may have a chemical substance or plasma used to form the data lines 121, 123, and 125, and thus the buffer layer contact holes 131, 132, and 136 and the insulating layer contact hole to be described later. (151, 152, 153, 156, 157, 158) is to reduce the damage to the characteristics of the organic semiconductor layer 170 to be described later that is introduced into the gap or interface between the vulnerable to chemical and plasma resistance. The light blocking film 125 also serves to prevent the light blocking layer 125 from acting as a floating electrode.

상기 제2버퍼막(135) 상에는 게이트 배선(141, 143, 145, 147, 149)이 형성되어 있다. 게이트 배선(141, 143, 145, 147, 149)은 상술한 데이터선(121)과 절연 교차하여 화소영역을 정의하는 게이트선(141)과, 상기 게이트선(141)의 단부에 마련되어 외부로부터 구동 또는 제어신호를 인가 받는 게이트 패드(145)와, 게이트선(141)의 분지이며 후술할 유기반도체층(170)과 대응되는 곳에 형성되어 있는 게이트 전극(143) 및 제1버퍼막 접촉구(131, 132)에 의하여 노출된 데이터 배선(121, 123, 125)과 그 주변의 버퍼막(130, 135)을 덮고 있는 연결부재(147, 149)를 포함한다.Gate lines 141, 143, 145, 147, and 149 are formed on the second buffer layer 135. The gate wirings 141, 143, 145, 147, and 149 are provided at the end of the gate line 141 and the gate line 141 that are insulated from and intersect the data line 121 and define the pixel region, and are driven from the outside. Alternatively, the gate pad 145 to which the control signal is applied, the gate electrode 143 and the first buffer layer contact hole 131 formed at a branch of the gate line 141 and corresponding to the organic semiconductor layer 170 to be described later. And connection members 147 and 149 covering the data lines 121, 123, and 125 exposed by the 132 and the buffer layers 130 and 135 around the data lines 121, 123, and 125.

게이트 패드(145)는 외부로부터 박막트랜지스터를 온/오프(ON/OFF)시키기 위한 구동 및 제어신호를 인가 받아 게이트선(141)을 통하여 게이트 전극(143)으로 전달한다. 그리고, 연결부재(147, 149)는 데이터선(121)과 소스전극(161) 사이 및 데이터 패드(122)와 데이터 패드 접촉부재(167) 사이를 연결한다. 연결부재(144, 145)를 마련하는 이유는 다음과 같다. 유기박막트랜지스터(OTFT)의 특성을 향상시키기 위하여 제2버퍼막(135)과 제2게이트 절연막(155)을 두터운 유기막으로 제작함 에 따라 데이터선(121)과 소스전극(161) 사이 및 데이터 패드(122)와 데이터 패드 접촉부재(167) 사이의 두께가 커져서 접촉불량이 발생할 수 있다. 이에, 데이터선(121)과 데이터 패드(122) 각각 덮으면서 주변의 버퍼막(130, 135) 상으로 연장되어 있는 연결부재(147, 149)를 형성하고, 상기 버퍼막(130, 135) 상의 연결부재(147, 149)가 노출되도록 절연막 접촉구(156, 157)를 형성함으로써 데이터선(121)과 소스 전극(161) 사이 및 데이터 패드(122)와 데이터 패드 접촉부재(167) 사이의 거리를 좁힌다. 이에 의하여 데이터선(121)과 소스 전극(161) 사이 및 데이터 패드(122)와 데이터 패드 접촉부재(167) 사이의 물리적 접촉을 용이해져 접촉불량이 최소화된다. 게이트 배선(141, 143, 145, 147, 149)도 데이터 배선(121, 123, 125)과 같이 Al, Cr, Mo, Nd, Au, Pt, Pd 들 중 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 복수의 층으로 마련될 수 있다.The gate pad 145 receives a driving and control signal for turning on / off the thin film transistor from the outside and transfers the driving signal to the gate electrode 143 through the gate line 141. The connection members 147 and 149 connect between the data line 121 and the source electrode 161 and between the data pad 122 and the data pad contact member 167. The reason for providing the connecting members (144, 145) is as follows. In order to improve the characteristics of the organic thin film transistor (OTFT), the second buffer layer 135 and the second gate insulating layer 155 are made of a thick organic layer, so that the data line 121 and the source electrode 161 are separated from each other. The thickness between the pad 122 and the data pad contact member 167 may increase, resulting in poor contact. Accordingly, connecting members 147 and 149 are formed to cover the data lines 121 and the data pads 122, respectively, and to extend over the buffer layers 130 and 135, respectively. By forming the insulating film contact holes 156 and 157 to expose the connection members 147 and 149, the distance between the data line 121 and the source electrode 161 and between the data pad 122 and the data pad contact member 167. Narrow it. This facilitates physical contact between the data line 121 and the source electrode 161 and between the data pad 122 and the data pad contact member 167, thereby minimizing contact failure. The gate wires 141, 143, 145, 147, and 149 may also include at least one of Al, Cr, Mo, Nd, Au, Pt, and Pd like the data wires 121, 123, and 125. It may be provided as a layer or a plurality of layers.

게이트 배선(141, 143, 145, 147, 149) 상에는 제1게이트 절연막(150)이 형성되어 있다. 제1게이트 절연막(150)은 데이터 배선(121, 123, 125)과 게이트 배선(141, 143, 145, 147, 149)을 상호 절연시키는 역할을 함과 동시에, 내화학성 및 내플라즈마성이 취약한 유기반도체층(170)으로 불순물이 유입되는 것을 방지한다. 제1게이트 절연막(150)은 내구성이 우수한 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함하여 이루어 질 수 있다. The first gate insulating layer 150 is formed on the gate lines 141, 143, 145, 147, and 149. The first gate insulating layer 150 serves to insulate the data lines 121, 123, 125 and the gate lines 141, 143, 145, 147, and 149 from each other, and has a weak chemical resistance and plasma resistance. It is possible to prevent impurities from flowing into the semiconductor layer 170. The first gate insulating layer 150 may include at least one of silicon oxide (SiOx) and silicon nitride (SiNx) having excellent durability.

그리고, 제1게이트 절연막(150)에는 게이트 패드(145)를 노출시키는 제1절연막 접촉구(153)와, 연결부재(147, 149)를 노출시키는 제1절연막 접촉구(151, 152), 및 게이트 전극(143)의 적어도 일부를 노출시키는 개구(144)가 형성되어 있다.The first gate insulating layer 150 includes a first insulating film contact hole 153 exposing the gate pad 145, a first insulating film contact hole 151 and 152 exposing the connection members 147 and 149, and An opening 144 exposing at least a portion of the gate electrode 143 is formed.

제1게이트 절연막(150) 상에는 두터운 유기막인 제2게이트 절연막(155)이 형성되어 있다. 제2게이트 절연막(155)은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(OBu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어진 질 수 있다. 그리고, 제2게이트 절연막(155)에는 제1절연막 접촉구(151, 152, 153)에 대응하여, 게이트 패드(145)를 노출시키는 제2절연막 접촉구(158)와 연결부재(147, 149)를 노출시키는 제2절연막 접촉구(156, 157)가 형성되어 있다. The second gate insulating layer 155, which is a thick organic layer, is formed on the first gate insulating layer 150. The second gate insulating layer 155 may be formed of a silicon-based polymer (Si polymer), azobisisobutiro nitrile (AIBN), tetra butyl ortho titanate (Ti (OBu) 4 ) And butanol (butanol) can be made including at least one. In addition, the second gate insulating layer 155 may correspond to the first insulating layer contact holes 151, 152 and 153, and the second insulating layer contact hole 158 exposing the gate pad 145 and the connecting members 147 and 149. Second insulating film contact holes 156 and 157 are formed to expose the second insulating film contact holes 156 and 157.

이와 같이, 이중의 게이트 절연막(150, 155)이 적용됨에 따라 절연성능이 개선되고, 제2게이트 절연막(155)과 유기반도체층(170) 사이의 계면특성이 좋아져 박막트랜지스터의 특성이 향상된다.As described above, as the double gate insulating layers 150 and 155 are applied, the insulating performance is improved, and the interface characteristics between the second gate insulating layer 155 and the organic semiconductor layer 170 are improved, thereby improving the characteristics of the thin film transistor.

그러나, 서로 다른 재질의 게이트 절연막(150, 155)이 맞닿아 배치됨에 따라, 제1및 제2게이트 절연막(150, 155) 사이의 계면으로 일부의 전하가 일시적으로 잡혀있게 되거나 또는 이동할 수 있어 유기박막트랜지스터의 특성이 저하되는 문제점이 있다. 즉, 채널이 형성되는 이외의 영역으로 전하가 이동되거나 채널영역(A)으로 일부의 전하가 제대로 이동되지 못하여 유기박막트랜지스터의 재현성이 좋지 않게 나타날 수 있다.However, as the gate insulating layers 150 and 155 of different materials are in contact with each other, some of the electric charge may be temporarily trapped or moved to an interface between the first and second gate insulating layers 150 and 155. There is a problem that the characteristics of the thin film transistor are deteriorated. That is, since the charge is not transferred to the region other than the channel is formed or the partial charge is not properly transferred to the channel region A, the reproducibility of the organic thin film transistor may be poor.

이에 본 발명에서는, 도2에 도시된 바와 같이, 제1게이트 절연막(150)에 게이트 전극(143)의 적어도 일부를 노출시키는 개구(144)를 형성하여 전하가 일시적 으로 잡혀 있거나 또는 이동할 수 있는 계면을 제거하였다. 이에 의하여, 채널이 형성된 이외의 영역으로 이동되는 전하와 일시적으로 잡혀있는 전하가 최소화되어 유기박막트랜지스터의 재현성이 향상된다. 그러나, 게이트 전극(143)에 대응하는 영역 이외의 곳에는 제1게이트 절연막(150)이 마련되어 있어 이중의 게이트 절연막(150, 155)을 사용한 것과 같은 절연성능이 유지된다. Accordingly, in the present invention, as shown in FIG. 2, an opening 144 that exposes at least a portion of the gate electrode 143 in the first gate insulating layer 150 is formed so that the charge can be temporarily trapped or moved. Was removed. As a result, charges transferred to regions other than the channel is formed and charges temporarily held are minimized, thereby improving reproducibility of the organic thin film transistor. However, the first gate insulating film 150 is provided outside the region corresponding to the gate electrode 143 to maintain the same insulating performance as using the double gate insulating films 150 and 155.

여기서, 개구(144)의 폭(d1)은 채널영역(A)의 폭(d2)보다 작은 것이 바람직하다. 개구(144)의 폭(d1)이 더 크다면 게이트 전극(143)과 유기반도체층(170) 사이가 신뢰할만한 수준으로 절연되지 않을 수 있어 유기박막트랜지스터의 특성이 저하될 수 있기 때문이다. 즉, 개구(144)의 폭(d1)의 크기는 전하가 이동 또는 잡혀있는 계면으로서의 작용을 최소화하면서, 제1게이트 절연막(150)으로써 신뢰할만한 수준의 절연성능이 유지될 수 있는지 여부를 고려하여 결정하는 것이 바람직하다.Here, it is preferable that the width d1 of the opening 144 is smaller than the width d2 of the channel region A. If the width dl of the opening 144 is larger, the gate electrode 143 and the organic semiconductor layer 170 may not be insulated to a reliable level, and thus the characteristics of the organic thin film transistor may be degraded. That is, the size of the width d1 of the opening 144 minimizes the function as the interface at which the charge is moved or trapped, and considers whether or not a reliable level of insulation performance can be maintained by the first gate insulating film 150. It is desirable to decide.

제2게이트 절연막(155) 상에는 투명전극층(161, 163, 165, 167, 169)이 형성되어 있다. 투명전극층(161, 163, 165, 167, 169)은 절연막 접촉구(151, 156)를 통하여 연결부재(147)에 의해 데이터선(121)과 연결되어 있으며 유기반도체층(170)과 적어도 일부가 접하는 소스 전극(161)과, 유기반도체층(170)을 사이에 두고 소스 전극(161)과 분리되어 있는 드레인 전극(163), 및 드레인 전극(163)과 연결되어 화소영역에 형성되어 있는 화소전극(165)을 포함한다. 그리고, 절연막 접촉구(152, 157)에 의하여 노출된 연결부재(149)를 덮고 있는 데이터 패드 접촉부재(167)와 절연막 접촉구(153, 158)에 의하여 노출된 게이트 패드(145)를 덮고 있는 게이트 패드 접촉부재(169)를 더 포함한다.Transparent electrode layers 161, 163, 165, 167, and 169 are formed on the second gate insulating layer 155. The transparent electrode layers 161, 163, 165, 167, and 169 are connected to the data line 121 by the connection member 147 through the insulating layer contact holes 151 and 156, and at least partially of the transparent semiconductor layers 170. A source electrode 161 in contact with the source, a drain electrode 163 separated from the source electrode 161 with the organic semiconductor layer 170 therebetween, and a pixel electrode connected to the drain electrode 163 and formed in the pixel region. (165). The data pad contact member 167 covering the connection member 149 exposed by the insulating film contact holes 152 and 157 and the gate pad 145 exposed by the insulating film contact holes 153 and 158 are covered. The gate pad contact member 169 further includes.

투명전극층(161, 163, 165, 167, 169)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 만들어진다. 소스 전극(161)은 절연막 접촉구(151, 156)를 통하여 데이터선(121)과 물리적ㆍ전기적으로 연결되어 화상신호를 전달 받는다. 그리고, 게이트 전극(143)을 사이에 두고 소스 전극(161)과 이격 되어 채널영역(A)을 정의하는 드레인 전극(163)은 소스 전극(161)과 함께 박막트랜지스터(Thin Film Transistor: TFT)를 형성하며 각 화소전극(165)의 동작을 제어 및 구동하는 스위칭 및 구동소자로서 작동한다. The transparent electrode layers 161, 163, 165, 167, and 169 are made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The source electrode 161 is physically and electrically connected to the data line 121 through the insulating layer contact holes 151 and 156 to receive an image signal. The drain electrode 163, which is spaced apart from the source electrode 161 with the gate electrode 143 therebetween and defines the channel region A, forms a thin film transistor (TFT) together with the source electrode 161. And acts as a switching and driving element for controlling and driving the operation of each pixel electrode 165.

채널영역(A)에는 유기반도체층(organic semiconductor layer, 170)이 형성되어 있다. 유기반도체층(170)은 채널영역(A)을 덮고 있으면서, 소스 전극(161) 및 드레인 전극(163)과 적어도 일부가 접하고 있다. 이러한 유기반도체층(170)으로는 테트라센 또는 펜타센의 치환기를 포함하는 유도체; 티오펜 링의 2, 5위치를 통하여 4 내지 8개가 연결된 올리고티오펜; 페릴렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 나프탈렌테트라 카보실릭 디안하이드라이드 또는 그의 이미드 유도체; 금속화 프타로시아닌 또는 그의 할로겐화 유도체, 페릴렌 또는 코로렌과 그의 치환기를 포함하는 유도체; 티에닐렌 및 비닐렌의 코올리머 또는 코폴리머; 티오펜;페릴렌 또는 코로렌과 그들의 치환기를 포함하는 유도체; 또는 상기 물질의 아로마틱 또는 헤테로아로마틱 링에 탄소수 1 내지 30개의 하이드로 카본 체인을 한 개 이상 포함하는 유도체; 중에서 선택된 어느 하나가 사용될 수도 있다.In the channel region A, an organic semiconductor layer 170 is formed. The organic semiconductor layer 170 covers the channel region A and is in contact with at least a portion of the source electrode 161 and the drain electrode 163. Such an organic semiconductor layer 170 may include a derivative including a substituent of tetracene or pentacene; Oligothiophenes linked by 4 to 8 through the 2, 5 positions of the thiophene ring; Perylenetetra carbocyclic dianhydride or imide derivative thereof; Naphthalenetetra carbocyclic dianhydride or imide derivative thereof; Metalized phthalocyanine or halogenated derivatives thereof, derivatives containing perylene or corylene and substituents thereof; Copolymers or copolymers of thienylene and vinylene; Thiophene; derivatives containing perylene or corylene and their substituents; Or derivatives comprising at least one hydrocarbon chain having 1 to 30 carbon atoms in the aromatic or heteroaromatic ring of the material; Any one selected from among them may be used.

유기반도체층(170) 상에는 제1보호층(180)이 형성되어 있다. 제1보호층(180) 은 유기반도체층(170)을 덮고 있으며, 불소계 고분자로 이루어진 두터운 유기막일 수 있다. 여기서, 불소계 고분자로는, 이에 한정되지는 않으나 PTFE(Poly Tetra Fluoro Ethylene), FEP(Fluorinated Ethylene Propylene), PFA(Poly Fluoro Alkoxy), ETFE(Ethylene Tetra Fluoro Ethylene), PVDF(polyvinylidene fluoride)등이 가능한다. 제1보호층(180)은 유기반도체층(170)의 특성이 열화되는 것을 방지하기 위한 층이다. The first passivation layer 180 is formed on the organic semiconductor layer 170. The first passivation layer 180 covers the organic semiconductor layer 170 and may be a thick organic film made of a fluorine-based polymer. The fluorine-based polymer may include, but is not limited to, Poly Tetra Fluoro Ethylene (PTFE), Fluorinated Ethylene Propylene (FEP), Poly Fluoro Alkoxy (PFA), Ethylene Tetra Fluoro Ethylene (ETFE), and polyvinylidene fluoride (PVDF). do. The first passivation layer 180 is a layer for preventing the deterioration of the characteristics of the organic semiconductor layer 170.

그리고, 제1보호층(180) 상에 제2보호층(190)을 더 형성할 수도 있다. 상기 제2보호층(190)은 유기반도체층(170)과 제1보호층(180)의 패턴 형성을 위한 마스크로 사용되기도 하며, 유기반도체층(170)을 보호하여 유기박막트랜지스터(O-TFT)의 특성을 향상시킨다. 제2보호층(190)은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나로 이루어질 수 있다. In addition, the second protective layer 190 may be further formed on the first protective layer 180. The second protective layer 190 may be used as a mask for pattern formation of the organic semiconductor layer 170 and the first protective layer 180, and may protect the organic semiconductor layer 170 to form an organic thin film transistor (O-TFT). ) Improves the properties. The second protective layer 190 may be made of any one of indium tin oxide (ITO) and indium zinc oxide (IZO).

한편, 도시 되지는 않았으나, 절연막 접촉구(151, 156)에서 유기반도체층(170) 까지 덮는 추가의 보호층(미도시)을 더 형성할 수 있다. Although not shown, an additional protective layer (not shown) covering the insulating layer contact holes 151 and 156 to the organic semiconductor layer 170 may be further formed.

이하, 도3a 내지 3k를 참조하여 유기박막트랜지스터(O-TFT)를 포함하는 표시장치의 제조방법에 대하여 설명한다. Hereinafter, a method of manufacturing a display device including an organic thin film transistor (O-TFT) will be described with reference to FIGS. 3A to 3K.

우선, 도3a에 도시된 바와 같이, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(110)을 마련한다. 가요성(flexible) 표시자치를 제작함에 있어서는 플라스틱 기판을 사용하는 것이 바람직하다.First, as shown in FIG. 3A, an insulating substrate 110 made of an insulating material such as glass, quartz, ceramic, or plastic is prepared. In manufacturing flexible display autonomy, it is preferable to use a plastic substrate.

그 후, 도3b에 도시된 바와 같이, 절연기판(110) 상에 데이터배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하여 데이터선(121), 데이터 패드(123) 및 광차단막(125)을 형성한다. 여기서, 본 발명의 실시예에서는 후술할 게이트 전극(143)이 유기반도체층(170)으로 입사되는 광을 차단할 수 있으므로 광차단막(125)은 선택적으로 형성될 수 있다.Thereafter, as illustrated in FIG. 3B, the data wiring material is deposited on the insulating substrate 110 by sputtering or the like, and then the data line 121 and the data pad are processed through a photolithography process. 123 and the light blocking film 125 are formed. Here, in the embodiment of the present invention, since the gate electrode 143, which will be described later, may block light incident to the organic semiconductor layer 170, the light blocking film 125 may be selectively formed.

그리고, 도3c에 도시된 바와 같이, 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기물질로 이루어진 제1버퍼물질을 절연기판(110)과 데이터 배선(121, 123, 125) 상에 가하여 제1버퍼막(130)을 형성한다. 제1버퍼막(130)은 화학기상증착, 플라즈마 강화 화학기상증착 방법으로 형성될 수 있다. 그리고 감광성 유기막 등을 차단벽으로 이용하여 에칭공정을 통하여 데이터 배선(121, 123, 125)을 노출시키는 제1버퍼막 접촉구(131, 132)를 형성한다.As shown in FIG. 3C, a first buffer material made of an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is applied to the insulating substrate 110 and the data wires 121, 123, and 125. One buffer film 130 is formed. The first buffer layer 130 may be formed by chemical vapor deposition or plasma enhanced chemical vapor deposition. The first buffer film contact holes 131 and 132 exposing the data lines 121, 123, and 125 are formed through an etching process using a photosensitive organic film as a barrier wall.

그 후, 도3d에 도시된 바와 같이, 제1버퍼막(130) 상에 제2버퍼물질을 가하여 제2버퍼막(135)을 형성한다. 그러나 데이터 패드(123)와 게이트 패드(145)가 위치하는 비표시영역에는 제2버퍼막(135)을 형성하지 않는다. 제2버퍼막(135)은 아크릴계 수지, 폴리비닐알코올, 벤조사이클로부텐, 폴리비닐페놀계수지, 불소계 고분자 및 폴리스티렌수지 중 적어도 어느 하나를 포함할 수 있으며, 슬릿코팅 또는 스핀코팅 방법에 의하여 형성된다. 그리고, 감광성 유기막 등을 차단벽으로 이용하여 에칭공정을 통하여 데이터선(121)을 노출시키는 제2버퍼막 접촉구(136)를 형성한다. Thereafter, as shown in FIG. 3D, the second buffer material 135 is formed by applying a second buffer material on the first buffer film 130. However, the second buffer layer 135 is not formed in the non-display area where the data pad 123 and the gate pad 145 are located. The second buffer layer 135 may include at least one of acrylic resin, polyvinyl alcohol, benzocyclobutene, polyvinylphenol resin, fluorine polymer and polystyrene resin, and is formed by a slit coating or spin coating method. . A second buffer film contact hole 136 exposing the data line 121 is formed through an etching process using a photosensitive organic film or the like as a barrier wall.

그 다음, 도3e에 도시된 바와 같이, 제2버퍼막(135) 상에 Al, Cr, Mo, Au, Pt, Pd, Nd들 중 적어도 어느 하나를 포함하는 게이트배선물질을 스퍼터링(sputtering) 등의 방법으로 증착한 후, 사진식각(photolithography) 공정을 통하 여 게이트선(141), 게이트 전극(143), 게이트 패드(145), 연결부재(147, 149)를 형성한다.Next, as illustrated in FIG. 3E, sputtering or the like of the gate wiring material including at least one of Al, Cr, Mo, Au, Pt, Pd, and Nd on the second buffer layer 135 is performed. After the deposition by the method, the gate line 141, the gate electrode 143, the gate pad 145, and the connection members 147 and 149 are formed through a photolithography process.

그 후, 도3f에 도시된 바와 같이, 게이트 배선(141, 143, 145, 147, 149)과 제2버퍼막(135) 상에 산화규소 및 질화규소 중 적어도 어느 하나를 포함하여 이루어진 제1게이트 절연막(150)을 형성한다. 제1게이트 절연막(150)은 화학기상증착, 플라즈마 강화 화학기상증착 방법으로 형성될 수 있다. 그리고 감광성 유기막 등을 차단벽으로 이용하여 에칭공정을 통하여 제1절연막 접촉구(151, 152, 153)와 게이트 전극(143)의 적어도 일부를 노출시키는 개구(144)를 형성한다. 여기서, 개구(144)의 폭(d1)은 형성될 채널영역(A)의 폭(d2) 보다 작도록 형성되는 것이 바람직하다. 개구(144)의 폭(d1)이 너무 크면 유기반도체층(170)과 게이트 전극(143) 사이가 실뢰할만한 수준으로 절연되지 않을 수 있어 유기박막트랜지스터의 특성이 저하될 수 있기 때문이다. 즉, 개구(144)의 폭(d1)의 크기는 전하가 이동 또는 잡혀있는 계면으로서의 작용을 최소화하면서, 제1게이트 절연막(150)으로써 신뢰할만한 수준의 절연성능이 유지될 수 있는지 여부를 고려하여 결정하는 것이 바람직하다.Thereafter, as shown in FIG. 3F, the first gate insulating layer including at least one of silicon oxide and silicon nitride on the gate wirings 141, 143, 145, 147 and 149 and the second buffer layer 135. 150 is formed. The first gate insulating layer 150 may be formed by chemical vapor deposition or plasma enhanced chemical vapor deposition. An opening 144 exposing at least a portion of the first insulating film contact holes 151, 152, and 153 and the gate electrode 143 is formed through an etching process using a photosensitive organic film or the like as a barrier wall. Here, the width d1 of the opening 144 is preferably formed to be smaller than the width d2 of the channel region A to be formed. This is because when the width d1 of the opening 144 is too large, the organic semiconductor layer 170 and the gate electrode 143 may not be insulated to a reliable level, and the characteristics of the organic thin film transistor may be degraded. That is, the size of the width d1 of the opening 144 minimizes the function as the interface at which the charge is moved or trapped, and considers whether or not a reliable level of insulation performance can be maintained by the first gate insulating film 150. It is desirable to decide.

그리고, 도3g에 도시된 바와 같이, 제1게이트 절연막(150) 상에는 두터운 유기막인 제2게이트 절연막(155)을 형성한다. 제2게이트 절연막(155)은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(OBu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어진 질 수 있으며, 슬릿코팅 또는 스핀코팅 등에 의하여 형성될 수 있다. 그리고, 에칭공정을 통하여 제2게이트 절연막(155)에 제1절연막 접촉구(151, 152, 153)에 대응하며, 게이트 패드(145)를 노출시키는 제2절연막 접촉구(158)와, 연결부재(147, 149)를 노출시키는 제2절연막 접촉구(156, 157)를 형성한다. 3G, the second gate insulating layer 155, which is a thick organic layer, is formed on the first gate insulating layer 150. The second gate insulating layer 155 may be formed of a silicon-based polymer (Si polymer), azobisisobutiro nitrile (AIBN), tetra butyl ortho titanate (Ti (OBu) 4 ) And butanol (butanol) may be made, including, may be formed by slit coating or spin coating. The second insulating film contact hole 158 corresponding to the first insulating film contact holes 151, 152, and 153 in the second gate insulating film 155 through the etching process and exposing the gate pad 145, and the connection member Second insulating film contact holes 156 and 157 exposing 147 and 149 are formed.

그 다음, 도3h에 도시된 바와 같이, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전성 금속산화물(투명 도전 물질)을 제1게이트 절연막(150) 상에 스퍼터링(sputtering)을 통하여 형성한 후, 사진식각공정 또는 에칭공정을 이용하여 투명전극층(161, 163, 165, 167, 169)을 형성한다. 투명전극층(161, 163, 165, 167, 169)은 절연막 접촉구(151, 156)를 통하여 데이터선(121)과 연결되며 유기반도체층(170)과 적어도 일부가 접하는 소스 전극(161)과, 유기반도체층(170)을 사이에 두고 소스 전극(161)과 분리되어 채널영역(A)을 정의하는 드레인 전극(163), 및 드레인 전극(163)과 연결되어 화소영역을 채우고 있는 화소전극(165)을 포함한다. 그리고, 절연막 접촉구(152, 157)를 통하여 데이터 패드(123)와 연결되어 있는 데이터 패드 접촉부재(167)와 절연막 접촉구(153, 158)를 통하여 게이트 패드(145)와 연결되어 있는 게이트 패드 접촉부재(169)를 더 포함한다. 여기서, 채널영역(A)의 폭(d2)는 개구(144)의 폭(d1)보다 클 수 있다.Next, as shown in FIG. 3H, a transparent conductive metal oxide (transparent conductive material) such as indium tin oxide (ITO) or indium zinc oxide (IZO) is sputtered onto the first gate insulating layer 150. After forming through, a transparent electrode layer (161, 163, 165, 167, 169) is formed using a photolithography process or an etching process. The transparent electrode layers 161, 163, 165, 167, and 169 are connected to the data line 121 through the insulating layer contact holes 151 and 156, and the source electrode 161 at least partially in contact with the organic semiconductor layer 170. A drain electrode 163 separated from the source electrode 161 with the organic semiconductor layer 170 therebetween to define the channel region A, and a pixel electrode 165 connected to the drain electrode 163 to fill the pixel region. ). The data pad contact member 167 connected to the data pad 123 through the insulating film contact holes 152 and 157 and the gate pad connected to the gate pad 145 through the insulating film contact holes 153 and 158. It further includes a contact member 169. Here, the width d2 of the channel region A may be larger than the width d1 of the opening 144.

그 후, 3i에 도시된 바와 같이, 투명전극층(161, 163, 165, 167, 169) 상에 유기반도체용액을 가하여 유기반도체층(170)을 형성한다. 유기반도체층(170)은 증발법(Evaporation) 또는 코팅에 의하여 형성될 수 있다. 유기반도체층(170)은 데이터 패드(123) 및 게이트 패드(145) 이외의 표시영역에 형성할 수 있다. 도시 되지 않았으나, 격벽을 이요한 잉크젯 방법을 이용하여 유기반도체층(170)을 형성할 수도 있다.Thereafter, as shown in 3i, an organic semiconductor solution is added to the transparent electrode layers 161, 163, 165, 167, and 169 to form the organic semiconductor layer 170. The organic semiconductor layer 170 may be formed by evaporation or coating. The organic semiconductor layer 170 may be formed in a display area other than the data pad 123 and the gate pad 145. Although not shown, the organic semiconductor layer 170 may be formed using an inkjet method using a partition wall.

그 다음, 불소계 고분자로 이루어진 제1보호층(180)을 스핀코팅 또는 슬릿코팅을 통하여 유기반도체층(170) 상에 형성한다. 제1보호층(180)은 데이터 패드(123) 및 게이트 패드(145) 이외의 표시영역에 형성할 수 있다.Next, the first protective layer 180 made of a fluorine-based polymer is formed on the organic semiconductor layer 170 through spin coating or slit coating. The first passivation layer 180 may be formed in a display area other than the data pad 123 and the gate pad 145.

연속하여, 도3j에 도시된 바와 같이, 제1보호층(180) 상에 스퍼터링 방법에 의하여 ITO 및 IZO중 적어도 어느 하나를 포함하는 제2보호층(190)을 형성한다. Subsequently, as shown in FIG. 3J, a second protective layer 190 including at least one of ITO and IZO is formed on the first protective layer 180 by a sputtering method.

그리고, 도3k에 도시된 바와 같이, 사진식각공정을 이용하여 채널영역(A) 대응하도록 제2보호층(190)을 패터닝한다.As shown in FIG. 3K, the second protective layer 190 is patterned to correspond to the channel region A using a photolithography process.

그 후, 상기 패터닝된 제2보호층(190)을 차단벽으로 이용한 에칭공정을 통하여 유기반도체층(170)과 제1보호층(180)을 동시에 패터닝하여 도2에 도시된 바와 같은 유기박막트랜지스터(O-TFT)를 완성한다.Thereafter, the organic semiconductor layer 170 and the first protective layer 180 are simultaneously patterned through an etching process using the patterned second protective layer 190 as a barrier wall, thereby forming an organic thin film transistor as shown in FIG. 2. Complete (O-TFT).

한편, 도시되지 않았으나, 절연막 접촉구(151, 156)에서 유기반도체층(170) 까지 덮는 보호막(미도시)를 더 형성할 수 있다. 여기서, 보호막은 저온 보호막일 수 있다.Although not shown, a passivation layer (not shown) covering the insulating layer contact holes 151 and 156 to the organic semiconductor layer 170 may be further formed. Here, the protective film may be a low temperature protective film.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 본 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.Although some embodiments of the invention have been shown and described, it will be apparent to those skilled in the art that modifications may be made to the embodiment without departing from the spirit or spirit of the invention. . It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents.

이상 설명한 바와 같이, 본 발명에 따르면 유기박막트랜지스터의 특성이 향상된 표시장치가 제공된다.As described above, according to the present invention, a display device having improved characteristics of an organic thin film transistor is provided.

또한 박막트랜지스터의 특성이 향상된 표시장치의 제조방법이 제공된다.In addition, a method of manufacturing a display device having improved characteristics of a thin film transistor is provided.

Claims (17)

절연기판 상에 형성되어 있는 게이트 전극을 포함하는 게이트 배선과;A gate wiring including a gate electrode formed on the insulating substrate; 상기 게이트 배선 상에 형성되어 있으며, 상기 게이트 전극을 노출시키는 개구가 마련되어 있는 제1게이트 절연막과;A first gate insulating film formed on the gate wiring and having an opening for exposing the gate electrode; 상기 제1게이트 절연막 상에 형성되어 있는 제2게이트 절연막과;A second gate insulating film formed on the first gate insulating film; 상기 제2게이트 절연막 상에 상기 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층; 및A transparent electrode layer formed on the second gate insulating layer with respect to the gate electrode and including a source electrode and a drain electrode defining a channel region; And 상기 채널영역에 형성되어 있는 유기반도체층을 포함하는 것을 특징으로 하는 표시장치.And an organic semiconductor layer formed in the channel region. 제1항에 있어서,The method of claim 1, 상기 개구의 폭은 상기 채널영역의 폭보다 작은 것을 특징으로 하는 표시장치.The width of the opening is smaller than the width of the channel region. 제1항에 있어서,The method of claim 1, 상기 제1게이트 절연막은 산화규소(SiOx) 및 질화규소(SiNx) 중 적어도 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치.And the first gate insulating layer includes at least one of silicon oxide (SiOx) and silicon nitride (SiNx). 제1항 내지 3항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제2게이트 절연막은 실리콘 계열의 고분자(Si polymer), 아조비스이소부티로나이트릴(azobis isobutiro nitrile, AIBN), 테트라부틸올소타이타네이트(tetra butyl ortho titanate, Ti(Obu)4) 및 부탄올(butanol) 중 적어도 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치.The second gate insulating layer may be a silicon-based polymer (Si polymer), azobisisobutiro nitrile (AIBN), tetra butyl ortho titanate (Ti (Obu) 4 ), and butanol. A display device comprising at least one of butanol. 제1항에 있어서,The method of claim 1, 상기 절연기판과 상기 게이트 배선 사이에 형성되어 있는 데이터 배선을 더 포함하며,Further comprising a data line formed between the insulating substrate and the gate line, 상기 게이트 배선은 상기 절연기판 상에 일방향으로 형성되어 있는 게이트선과, 상기 게이트선의 단부에 형성되어 있는 게이트 패드와, 상기 유기반도체층과 대응하는 곳에 형성되어 있는 게이트 전극, 및 상기 데이터 배선의 일부를 덮고 있는 연결부재를 포함하는 것을 특징으로 하는 표시장치.The gate wiring may include a gate line formed in one direction on the insulating substrate, a gate pad formed at an end of the gate line, a gate electrode formed at a portion corresponding to the organic semiconductor layer, and a portion of the data wiring. Display device comprising a connecting member covering. 제5항에 있어서,The method of claim 5, 상기 데이터 배선은 상기 게이트선과 절연 교차하여 화소영역을 정의하는 데이터선 및 상기 데이터선의 단부에 형성되어 있는 데이터 패드를 포함하는 것을 특징으로 하는 표시장치.And the data line includes a data line defining an area of the pixel insulated from and intersecting the gate line, and a data pad formed at an end of the data line. 제6항에 있어서,The method of claim 6, 상기 데이터 배선은 상기 게이트 전극과 대응하는 곳에 형성되어 상기 유기반도체층을 가리는 광차단막을 더 포함하는 것을 특징으로 하는 표시장치.And the data line further includes a light blocking layer formed at a portion corresponding to the gate electrode to cover the organic semiconductor layer. 제6항에 있어서,The method of claim 6, 상기 데이터 배선과 상기 게이트 배선 사이에 형성되어 있으며 상기 데이터선과 상기 데이터 패드의 일부를 노출시키는 제1버퍼막 접촉구가 형성되어 있는 제1버퍼막을 더 포함하는 것을 특징으로 하는 표시장치.And a first buffer layer formed between the data line and the gate line and having a first buffer layer contact hole for exposing the data line and a portion of the data pad. 제8항에 있어서,The method of claim 8, 상기 제1버퍼막은 산화규소 및 질화규소 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시장치.And the first buffer layer comprises at least one of silicon oxide and silicon nitride. 제8항에 있어서,The method of claim 8, 상기 제1버퍼막과 상기 게이트 배선 사이에 형성되어 있으며, 아크릴계 수지, 폴리비닐알코올, 벤조사이클로부텐, 폴리비닐페놀계 수지, 불소계 고분자 및 폴리스티렌계 수지 중 적어도 어느 하나를 포함하여 이루어진 제2버퍼막을 더 포함하는 것을 특징으로 하는 표시장치.A second buffer film formed between the first buffer film and the gate wiring and including at least one of acrylic resin, polyvinyl alcohol, benzocyclobutene, polyvinylphenol resin, fluorine polymer and polystyrene resin. Display device characterized in that it further comprises. 제10항에 있어서,The method of claim 10, 상기 제2버퍼막은 상기 제1버퍼막 접촉구에 대응하는 제2버퍼막 접촉구를 포 함하는 것을 특징으로 하는 표시장치.And the second buffer layer includes a second buffer layer contact hole corresponding to the first buffer layer contact hole. 제6항에 있어서,The method of claim 6, 상기 투명전극층은 상기 드레인 전극의 일부와 연결되어 있으며 상기 화소영역을 채우고 있는 화소전극과, 상기 연결부재를 통하여 상기 데이터 패드와 연결되어 있는 데이터 패드 접촉부재, 및 상기 게이트 패드를 덮고 있는 게이트 패드 접촉부재를 더 포함하는 것을 특징으로 하는 표시장치.The transparent electrode layer is connected to a portion of the drain electrode and fills the pixel region, a data pad contact member connected to the data pad through the connection member, and a gate pad contact covering the gate pad. The display device further comprises a member. 제1항에 있어서,The method of claim 1, 상기 투명전극층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나를 포함하여 이루어진 것을 특징으로 하는 표시장치.The transparent electrode layer includes any one of indium tin oxide (ITO) and indium zinc oxide (IZO). 제1항에 있어서,The method of claim 1, 상기 유기반도체층을 덮는 보호층을 더 포함하는 것을 특징으로 하는 표시장치.And a passivation layer covering the organic semiconductor layer. 절연기판 상에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;Forming a gate wiring including a gate electrode on the insulating substrate; 상기 게이트 배선 상에 상기 게이트 전극을 노출시키는 개구를 갖도록 제1게이트 절연막을 형성하는 단계와;Forming a first gate insulating film on the gate wiring to have an opening exposing the gate electrode; 상기 제1게이트 절연막 상에 제2게이트 절연막을 형성하는 단계와;Forming a second gate insulating film on the first gate insulating film; 상기 제2게이트 절연막 상에 상기 게이트 전극을 중심으로 상호 이격 형성되어 채널영역을 정의하는 소스 전극과 드레인 전극을 포함하는 투명전극층을 형성하는 단계; 및Forming a transparent electrode layer on the second gate insulating layer, wherein the transparent electrode layer is formed to be spaced apart from the gate electrode and includes a source electrode and a drain electrode defining a channel region; And 상기 채널영역에 유기반도체층을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.And forming an organic semiconductor layer in the channel region. 제15항에 있어서,The method of claim 15, 상기 개구의 폭은 상기 채널영역의 폭보다 작도록 형성되는 것을 특징으로 하는 표시장치의 제조방법.And the width of the opening is smaller than the width of the channel region. 제15항에 있어서,The method of claim 15, 상기 제1게이트 절연막은 상기 게이트 배선의 일부는 노출시키는 제1절연막 접촉구를 더 포함하며,The first gate insulating layer may further include a first insulating layer contact hole for exposing a portion of the gate line. 상기 개구는 상기 제1절연막 접촉구와 동시에 형성되는 것을 특징으로 하는 표시장치의 제조방법.And the opening is formed at the same time as the first insulating layer contact hole.
KR1020050110229A 2005-11-17 2005-11-17 Display device and manufacturing method thereof KR20070052514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110229A KR20070052514A (en) 2005-11-17 2005-11-17 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110229A KR20070052514A (en) 2005-11-17 2005-11-17 Display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20070052514A true KR20070052514A (en) 2007-05-22

Family

ID=38275153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110229A KR20070052514A (en) 2005-11-17 2005-11-17 Display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20070052514A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065246A (en) * 2013-12-05 2015-06-15 삼성디스플레이 주식회사 Display substrates, methods of manufacturing the same and display devices including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150065246A (en) * 2013-12-05 2015-06-15 삼성디스플레이 주식회사 Display substrates, methods of manufacturing the same and display devices including the same

Similar Documents

Publication Publication Date Title
KR101219046B1 (en) Display device and manufacturing method thereof
KR101219047B1 (en) Display device and manufacturing method thereof
JP4675871B2 (en) Display device and manufacturing method thereof
US8039296B2 (en) Organic thin film transistor array panel and manufacturing method thereof
JP4719697B2 (en) Display device and manufacturing method thereof
US7675067B2 (en) Thin film transistor substrate and manufacturing method thereof
US20070109457A1 (en) Organic thin film transistor array panel
KR100695013B1 (en) Thin film transistor substrate and manufacturing method thereof
KR20060104092A (en) Organic thin film transistor array panel and method for manufacturing the same
US8399311B2 (en) Thin film transistor array panel and method of manufacture
US20070152558A1 (en) Organic thin film transistor array panel
KR20070054054A (en) Display device and manufacturing method
US7759676B2 (en) Thin film transistor array panel having groups of proximately located thin film transistors and manufacturing method thereof
KR20070052514A (en) Display device and manufacturing method thereof
KR101219048B1 (en) Flat panel display and method of making flat panel display
KR20070109288A (en) Display device and manufacturing method of the same
KR20070103945A (en) Manufacturing method of display devic organic semiconductor layer
KR20080042441A (en) Organic thin film transistor array panel and fabricating methode thereof
US20080073648A1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid