KR20070044466A - 기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속다운링크 패킷 액세스 코-프로세서 - Google Patents

기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속다운링크 패킷 액세스 코-프로세서 Download PDF

Info

Publication number
KR20070044466A
KR20070044466A KR1020077004161A KR20077004161A KR20070044466A KR 20070044466 A KR20070044466 A KR 20070044466A KR 1020077004161 A KR1020077004161 A KR 1020077004161A KR 20077004161 A KR20077004161 A KR 20077004161A KR 20070044466 A KR20070044466 A KR 20070044466A
Authority
KR
South Korea
Prior art keywords
hsdpa
processor
communication
wtru
modem host
Prior art date
Application number
KR1020077004161A
Other languages
English (en)
Inventor
윌리엄 씨 해켓
로버트 에이 디파지오
에드워드 엘 헤플러
알렉산더 리즈닉
더글라스 알 캐스토
애리에라 제이라
로버트 쥐 개즈다
존 데이빗 주니어 캐이웰
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20070044466A publication Critical patent/KR20070044466A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0055—Physical resource allocation for ACK/NACK
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
    • H04L5/0057—Physical resource allocation for CQI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707—Efficiency-related aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/7097—Direct sequence modulation interference
    • H04B2201/709727—GRAKE type RAKE receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03509—Tapped delay lines fractionally spaced

Abstract

본 발명은 코드 분할 다중 접속(CDMA) 신호를 처리하기 위한 무선 송/수신 유닛(WTRU)에 관한 것이다. WTRU는, 복수의 주문형 인터페이스들을 통하여 통신하는 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서와 모뎀 호스트를 포함한다. 모뎀 호스트는 3세대 파트너쉽 프로젝트(3GPP) 릴리스 4(R4) 표준에 따라 동작하고, HSDPA 코-프로세서는, WTRU가 3GPP 릴리스 5(R5) 표준에 따라 동작하도록 전체적으로 WTRU의 무선 통신 성능을 향상시킨다.

Description

기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속 다운링크 패킷 액세스 코-프로세서{HIGH SPEED DOWNLINK PACKET ACCESS CO-PROCESSOR FOR UPGRADING THE CAPABILITIES OF AN EXISTING MODEM HOST}
본 발명은 무선 통신 분야에 관한 것이다. 보다 자세하게는, 본 발명은, 듀얼 모드 GSM(Global System for Mobile communication)/GPRS(General Packet Radio Service)/EDGE(Enhanced Data rate for GSM Evolution)/UMTS 또는 GSM/GPRS/UMTS 또는 UMTS(Universal Mobile Telecommunication System) FDD(Frequency Division Duplex) 기저대 집적 회로(IC) 칩에서의 모뎀 호스트와 같은 호스트 칩과 함께 동작하는 고속 다운링크 패킷 액세스(High Speed Downlink Packet Access, HSDPA) 코-프로세서를 포함하는 무선 송/수신 유닛(Wireless Transmit/Receive Unit, WTRU)에 관한 것이다.
HSDPA는 5MHz 대역폭에 걸쳐 14 Mbps 까지의 데이터 송신 레이트를 갖는 UMTS 광대역 코드 분할 다중 접속(WCDMA) 다운링크에서의 패킷-기반 데이터 서비스이다. HSDPA 실행은 적응 변조 및 코딩(adaptive modulation and coding, AMC), 하이브리드 자동 반복 요청(hybrid automatic repeat request, H-ARQ) 및 진보된 수신기 설계를 포함한다.
3 세대 파트너쉽 프로젝트(3GPP) 사양은 패러렐 "릴리스(release)"로 지정된 새로운 특징들로 계속 강화되고 있다. 릴리스 5(R5) 사양은 HSDPA를 부가하여, 패킷-기반 서비스(예컨대, 멀티미디어, 웹-브라우징 등)를 지원하기 위하여 대략 14 Mbps 까지의 데이터 레이트를 제공한다.
HSDPA는 FDD R5의 일부이며, 일부 새로운 절차들과 물리 채널들을 부가한다. 레이턴시(latency) 및 타이밍 문제로 인하여 물리 계층으로 하향 이동해야 하는 계층 2/3(L 2/3) 프로토콜 스택에 통상적으로 있는 일부 기능들이 존재한다. 일부 엄격한 타이밍 요건들이 존재한다. 예컨대, 저 레이턴시 설계를 요구하는 수신된 데이터에 관한 특정 송신 시간을 갖는 긍정 수신 확인 통지(positive acknowledgemet)(ACK)/부정 수신 확인 통지(negative acknowledgement)(NACK) 신호가 존재한다.
FDD R5는, 주로 주위에서 이동되고 있는 데이터의 볼륨으로 인하여 메모리 요건의 현저한 증가를 요구한다. 직교 위상 편이 변조(Quadrature Phase Shift Keying, QPSK), 16 직교 진폭 변조(Quadrature Amplitude Modulation, QAM) 시그널링, 및 인터페이스의 증가된 대역폭을 지원하기 위한 신호 프로세싱 요건들이 증가된다. 대부분의 R4 실행은 대략 초당 384 킬로바이츠 이하에서 동작하도록 구성되었다. 그러므로, HSDPA을 지원하기 위하여, 더 많은 메모리, 증가된 신호 프로세싱, 및 보다 신속한 인터페이스가 요구된다. 또한, 대부분의 R4 실행은 레이크형(Rake-type) 수신기를 사용한다. 레이크 수신기의 성능(즉, 비트 에러 레이트, 심볼 에러 레이트, 및/또는 네트 데이터 처리량)이 HSDPA에 대하여, 특히 보다 높 은 카테고리들과 보다 높은 피크 데이터 레이트에 대하여 불량할 수 있다. 따라서, 향상되거나 진보된 수신기가 요구된다.
본 발명은 코드 분할 다중 접속(CDMA) 신호를 처리하기 위한 WTRU(또는 IC)이다. WTRU는, 복수의 주문형(customizable) 인터페이스들을 통하여 통신하는 HSDPA 코-프로세서와 모뎀 호스트를 포함한다. 모뎀 호스트는 3GPP R4 표준에 따라 동작하고, HSDPA 코-프로세서는 WTRU가 3GPP R5 표준에 따라 동작하도록, WTRU의 무선 통신 성능을 향상시킨다.
HSDPA 코-프로세서는, 듀얼 모드 GSM/GPRS/EDGE/UMTS 또는 GSM/GPRS/UMTS IC 또는 UMTS FDD 기저대 IC 칩에서의 모뎀 호스트와 같은 호스트 칩과 함께 동작한다.
첨부된 도면과 함께 이해되기 위하여, 그리고 예로써 주어진 바람직한 실시예의 다음의 상세한 설명으로부터 본 발명이 보다 상세하게 이해될 것이다.
도 1은 무선 프레임 사시도로부터 3GPP R4 및 R5 간의 차이를 도시한다.
도 2는 표준 내에서 정의된 상이한 카테고리들의 일부를 도시한다.
도 3은 WTRU를 강화하는 HSDPA 코-프로세서와 R4 모뎀 호스트를 포함하여, 본 발명에 따라 R5 성능을 나타내도록 하는 WTRU의 고 레벨 블록도이다.
도 4는 도 3의 WTRU에서 사용되는 HSDPA 코-프로세서의 상세한 블록도이다.
이하, 용어 "WTRU"는 사용자 장치(UE), 이동국, 고정 또는 이동 가입자 유닛, 페이저, 또는 무선 환경에서 동작할 수 있는 임의 형태의 장치를 포함하나, 이들에 한정되는 것은 아니다. 용어 "노드-B(Node-B)"는, 이하에서 칭해질 때, 기지국, 사이트 컨트롤러, 액세스 포인트 또는 무선 환경에서의 임의 형태의 인터페이싱 장치를 포함하나, 이들에 한정되는 것은 아니다.
본 발명의 특징은 적어도 하나의 IC에 통합될 수도 있거나, 다수의 상호접속 요소들을 포함하는 회로에서 구성될 수도 있다.
도 1은 기지국과 WTRU 간의 통신을 위하여 사용되는 무선 프레임 사시도에서 R4와 R5 간의 차이를 도시한다. FDD R4는 통상적으로 10 ms 무선 프레임(105)을 갖는다. HSDPA에 대하여, 무선 프레임은 5개의 2 ms 서브프레임들(110)로 나눠진다. 각 서브프레임(110)은 본질적으로 자신의 작은 HSDPA 트랜잭션이다. HSDPA에서, 기지국이 서브프레임(110)을 WTRU에 송신할 때 마다, 기지국은, 데이터가 WTRU에 도착한 후 7.5 타임슬롯 동안 송신되어야 할 일부 CQI 정보와 ACK/NACK(115)의 형태의 응답을 예측한다.
WTRU가 데이터를 수신하기로 예정되어 있는 각 2 ms 서브프레임(110) 동안, 데이터는 수신되어야 하고, 디코딩되어 하며, 보전(integrity)에 대하여 체크되어야 하며, ACK/NACK는 실질적으로 7.5 타임슬롯의 단기간에서 기지국에 되송신되어야 한다.
도 2는 3GPP 표준 TS 25.306, TS 25.211, TS 25.212, TS 25.213 및 TS 25.214 내에서 정의된 본 발명에 의하여 지원되는 상이한 HSDPA 카테고리(205)의 예를 도시한다. 본 발명은 도 2에 도시되지 않은 다른 카테고리를 지원할 수도 있음이 이해되어야 한다.
코드 수(210), 데이터 레이트(215), 서브프레임 당 비트(220) 및 코드 블록(225)은 송신 동안 사용되는 상이한 카테고리(205) 사이에서 변한다. 예컨대, 카테고리 6은 5개 코드들까지, 3.6 Mbps 데이터 레이트까지, 7298 서브프레임 당 비트까지, 2개 코드 블록까지를 사용한다. 최고 데이터 레이트는 15개 코드들까지, 14 Mbps까지, 27952 서브프레임 당 비트까지, 및 6 코드 블록들까지 지정하는 카테고리 10과 연관된다.
도 3은 안테나(255), 아날로그 라디오(260), 디지털-아날로그(D/A) 변환기(265), 아날로그-디지털(A/D) 변환기(270), 모뎀 호스트(300) 및 HSDPA 코-프로세서(400)를 포함하는 WTRU(250)을 도시한다. 모뎀 호스트(300)는 3GPP R4 모뎀 호스트일 수도 있고, HSDPA 코-프로세서(400)는 3GPP R5 HSDPA 코-프로세서일 수도 있다. 모뎀 호스트(300) 및 HSDPA 코-프로세서(400)는, 조합될 때, WTRU(250)에 3GPP R5 성능을 제공한다. 모뎀 호스트(300)는 R4 기능을 실행할 수도 있고, 자립형(stand-alone) 동작이 가능할 수도 있다. HSDPA 코-프로세서(400)는 모뎀 호스트(300)와 인터페이싱하고, 3GPP FDD R5 요건들이 만족하도록 부가적인 기능을 제공한다.
아날로그 라디오(260)는 모뎀 호스트(300)에 의한 UMTS FDD 또는 듀얼 모드 신호들의 송수신을 지원한다. HSDPA 코-프로세서(400)는, 듀얼 라디오가 2개의 안테나와 함께 요구되는 수신기 다이버시티를 지원한다. A/D 변환기(270)은 HSDPA와 다른 신호들로 구성된 수신된 아날로그 기저대 신호를 디지털 샘플들로 변환시킨다. D/A 변환기(265)는 모뎀 호스트(300)에 의하여 변조된 디지털 파형을 아날로그 기저대로 변환시킨다.
바람직한 실시예에서, D/A 변환기에 대한 송신기 및 인터페이스가 모뎀 호스트에 포함된다. D/A 변환기에 대한 송신기 및/또는 인터페이스가 코프로세서에 포함되는 다른 실시예들도 가능하다. 모뎀 호스트(300)에서의 송신기는, HSDPA 코-프로세서(400)가 기능하고 있을 때, 또는 모뎀 호스트(300)와 HSDPA 코-프로세서(400) 모두가 하나 이상의 D/A 변환기들(265) 또는 아날로그 라디오(260)에 인터페이싱하는 송신기를 가질 수도 있을 때 디스에이블될 수도 있다.
모뎀 호스트(300)는 루트-레이즈드 코사인(root-raised cosine, RRC) 필터(360)를 포함하는 수신기(355)를 포함할 수도 있다. 또는, HSDPA 코-프로세서(400)는 선택적으로 이러한 필터(도 4의 RRC 필터(470) 참조)를 포함할 수도 있다. 모뎀 호스트(300)는 송신기(365), 호스트 중앙 처리 장치(CPU)(370), 선택적 계층 2/3 CPU(375), 및 타이밍 및 동기 유닛(380)을 더 포함한다.
도 3을 참조하여, 모뎀 호스트(300)는 HSDPA 코-프로세서(400)와 인터페이싱한다. 바람직한 실시예에서, 모뎀 호스트(300)는 수신기(355)의 RRC 필터(360)를 통하여 HSDPA 코-프로세서(400)에, WCDMA 칩 레이트의 2배로(2 x 샘플링) 8 비트 동위상(In-phase)(I)/직교(Quadrature)(Q) 샘플들(310)을 제공한다. 또는, 6 비트 또는 다른 워드 사이즈가 사용될 수도 있고, 2 x 이외의 샘플링 레이트들이 사용될 수도 있다. 또는, RRC 필터(360) 이전에 획득된 I/Q 샘플들(305)이, 선택적으로 자신의 RRC 필터(도 4의 RRC 필터(470) 참조)를 가질 수도 있는 HSDPA 코-프로세서(400)에 제공될 수도 있다. CPU 인터페이스(315)는 HSDPA 코-프로세서(400)와, 모뎀 호스트(300)의 호스트 CPU(370) 간에 확립된다.
프레임 동기 신호(320)는 모뎀 호스트(300)의 타이밍 및 동기 유닛(380)에 의하여 HSDPA 코-프로세서(400)에 제공된다. HSDPA 코-프로세서(400)는 인터페이스(325)를 통하여 모뎀 호스트(300)의 송신기(365)에 ACK/NACK/CQI 신호들을 제공한다. 모뎀 호스트(300)는 클록/리셋 신호(330)를 HSDPA 코-프로세서(400)에 제공한다. 선택적으로, 인터페이스(335)는 HSDPA 코-프로세서(400)와, 모뎀 호스트(300)의 선택적인 L 2/3 CPU 간에 확립된다.
도 4를 참조하여, HSDPA 코-프로세서(400)는 모뎀 호스트(300)로부터 프레임 동기 신호(320)를 수신하기 위한 타이밍 관리 유닛(405), 및 타이밍 관리 유닛(405) 및 클록/리셋 신호(330)의 출력에 기초하여 HSDPA 코-프로세서(400)의 요소들에 의한 사용을 위한 클록 신호를 발생시키기 위한 클록 생성 유닛(410)을 포함한다. 타이밍 관리 유닛(405)는 세부적인 타이밍 제어를 제공한다. 클록 생성 유닛(410)에 의하여 출력된 클록 신호는 프레임 동기 펄스(320)로부터 도출되어, 모뎀 호스트(300)가 무선 프레임 경계(즉, 무선 프레임의 시작)를 기억하고 있을 수 있다(keep track). 클록 생성 유닛(410)은 전력 관리를 위한 클록 게이팅(clock gating)을 제공한다. 클록 신호는 칩 레이트의 임의 배수와 동일한 바람직한 값을 갖는다. 프레임 동기는 10 ms 프레임의 시작을 의미하는 펄스이다. HSDPA 프레임 에지는 프로그램가능한 오프셋에 의하여 프레임 동기 펄스(320)로부 터 오프셋될 수도 있다. 리셋 인터페이스는 비동기 펄스이다. 바람직하게는, 리셋 인터페이스는 "액티브 로우(active low)" 펄스이다.
HSDPA 코-프로세서(400)는 각 I/Q 샘플들(310 또는 305)을 수신하기 위한 I/Q 샘플들 인터페이스 유닛들(415A 또는 415B)을 더 포함한다. HSDPA 코-프로세서(400)는 호스트 CPU 인터페이스 유닛(420), 선택적 L 2/3 CPU 인터페이스 유닛(425), ACK/NACK/CQI 인터페이스 유닛(430), 수신기 서브시스템(435), 공유 메모리 아비터(Shared Memory Arbiter, SMA) 메모리(440), 수신기(Rx) 서브프레이머(subframer)(445), 및 선택적으로, 암호화(ciphering)를 원조하기 위한 데이터 무버(mover)(450)를 더 포함한다. 따라서, 호스트 CPU(370)는 HSDPA 코-프로세서(400)의 SMA 메모리(440)와 레지스터들에 액세스할 수 있다.
수신기 서브시스템(435)은 진보된 수신기(455), CQI 추정기(460), 및 HS-SCCH 디코더(465)를 포함한다.
바람직한 실시예에서, 진보된 수신기(435)는 선택적 RRC 필터(470), 수신기(475), HSDPA 역확산기(despreader)(480) 및 CLE 포스트 프로세서(CLEPP)(485)를 포함한다. 수신기(475)는 정규화 최소 평균 제곱(normalized least mean square, NLMS) 수신기, 채널 추정에 의하여 원조되는 NLMS(NLMS assisted by channel estimation, CE-NLMS) 수신기, NLMS 칩 레벨 등화기(chip level equalizer, CLE) 수신기, CLE(타임 도메인 또는 주파수 도메인), 레이크(Rake) 수신기, 일반화된 레이크(G-Rake) 수신기, 선형 또는 비-선형 칩 레벨 또는 심볼 레벨 등화기 알고리즘을 실행하는 수신기, 병렬 또는 직렬 간섭 취소기를 갖는 수신기 등일 수도 있다.
호스트 CPU(370)는 레지스터들을 제어하고 블록들을 제어하기 위하여 기록하고, HSDPA 코-프로세서(400)의 SMA 메모리(440)에 기억된 정보를 액세스한다. ACK/NACK/CQI 인터페이스 유닛(430)은 레지스터들을 판독함으로써 호스트 CPU(370)에 의하여 CQI 및 ACK/NACK 정보가 검색될 수 있는 소프트웨어 인터페이스일 수도 있고 하드웨어 인터페이스일 수도 있다. ACK/NACK 값이 결정될 때와, 이 ACK/NACK 값이 송신될 필요가 있을 때 간의 시간량은 실질적으로 작으며, CPU(370)가 개입하기 위한 최소 시간이 되게 할 수도 있고, 따라서 하드웨어 인터페이스가 바람직할 수도 있다. 코드 블록들(225)의 수가 더 클 수 있는 HSDPA의 보다 높은 카테고리에 대하여, ACK/NACK 값을 결정하기 위한 프로세싱은 훨씬 더 길어질 수도 있어, 또한 ACK/NACK를 모뎀 호스트(300)로 전달하는 데 사용 가능한 시간을 감소시키고, 하드웨어 인터페이스를 보다 바람직하게 한다.
인터페이스들(415A, 415B, 420, 425 및 430)은 사용된 모뎀 호스트(300)의 구성에 기초하여 구성될 수도 있으며, 따라서 HSDPA 코-프로세서(400)는 그에 따라 주문에 응하여 제작될 수도 있다는 것은 당업자는 이해해야 한다.
도 4에 도시된 HSDPA 코-프로세서(400)를 참조하여, I/Q 샘플들은 I/Q 샘플들 인터페이스 유닛(415A)를 경유하여, 또는 선택적으로, I/Q 샘플들 인터페이스 유닛(415B)과 그 후 RRC 필터(470)를 경유하여 수신기 서브시스템(435)의 수신기(475)에 의하여 수신된다. 수신기(475)는 칩들을 추출하여, 이들 칩들을 HSDPA 역확산기(480)에 제공한다. 역확산기(480)는 적절한 수의 칩들을 결합하여, 이 칩들을 CQI 추정기(460), 고속 공유 제어 채널(High Speed Shared Control Channel, HS-SCCH) 디코더(465), 및 칩 레벨 등화기 포스트 프로세서(Chip Level Equalizer Post Processor, CLEPP)(485)에 보낸다. HS-SCCH 디코더(465)는 이 제어 채널을 디코딩하고, 이 데이터가 WTRU(250)의 사용자에게 적용 가능한 지를 판정한다. 적용 가능하다면, HS-SCCH 디코더(465)는 고속 다운링크 공유 채널(HS-DSCH) 코드들에 관한 검출된 제어 정보(예컨대, 코드 수, 채널화 코드 등)를 HSDPA 역확산기(480)에 다시 보낸다. HSDPA 역확산기(480)는 심볼들을 CLEPP(485)에 제공하며, 이 CLEPP(485)는 스케일링(scaling) 기능을 수행하고, 수신된 심볼들을 SMA 메모리(440)에 입력시킨다. CQI 추정기(460)는 CQI의 추정을 수행하고, 이것이 WTRU(250)로부터 기지국으로의 송신에 대하여 사용 가능하도록 한다.
데이터의 서브프레임이 SMA 메모리(440)에 덤프(dump)되었을 때, Rx 서브프레이머(445)는 레이트 매칭(rate matching), 인터리빙(interleaving), 터보 디코딩(turbo decoding), 및 주기적 중복 검사(cyclic redundancy check, CRC) 계산을 수행한다. Rx 서브프레이머(445)는, CRC 계산이 통과되면, 디코딩된 데이터를 수송(transport) 블록들의 형태로 SMA 메모리(440)로 다시 리턴시킨다.
CRC 계산을 수행할 때, Rx 서브프레이머(445)는 ACK 또는 NACK를 생성한다. 다음, ACK/NACK 및 CQI는, 업 링크 채널을 경유하여 기지국으로 ACK/NACK 및 CQI를 보내는 모뎀 호스트에서의 송신기(365)에 포워딩된다.
일 실시예에서, ACK/NACK/CQI 인터페이스 유닛(430)은 3 비트 시리얼 인터페이스를 모뎀 호스트(300)의 송신기(365)에 제공한다. 인터페이스를 가로질러 제공된 비트들 수는, CQI 및 ACK/NACK 인코딩(3GPP 표준에서 지정되는 바와 같은)이 수 행되는 것에 의존한다. 바람직한 실시예에서, 인코딩은 호스트 CPU(370)(또는 모뎀 호스트(300)의 다른 곳)에서 수행되고, HSDPA 코-프로세서(400)는 CQI에 대하여 6 비트(1 유효 표시기와 5 데이터 비트)와, ACK/NACK/불연속 송신(DTX)에 대한 2 비트를 제공한다. 다른 실시예에서, 3GPP 특유의 인코딩은 HSDPA 코-프로세서(400)에서 수행될 수도 있고, 이 경우 CQI는 20 데이터 비트 + 1 유효 표시기 비트이고, ACK/NACK는 10 비트 + 1 DTX 표시기 비트이다. 본 실시예는 모뎀 호스트(300)로부터의 프로세싱을 덜 요구하나, 보다 많은 비트들이 인터페이스에 걸쳐 전달되어야 한다. 코딩의 다른 분할(partition) 또한 실행될 수도 있다. CQI, ACK/NACK, 및 DTX는 엄격한 레이턴시(latency) 요건들에 종속되는 시간 임계적 태스크(time critical task)이다.
SMA 메모리(440)에 저장된 수송 블록들은 선택적으로 L 2/3 CPU 인터페이스 유닛(425)을 경유하여 L 2/3 CPU(375)에 출력된다. 선택적 데이터 무버(450)는, 데이터 블록들을 SMA 메모리(440)에 다시 위치시키기 전에, 데이터 블록들의 암호화를 수행할 수 있다. 데이터 무버(450)에 대한 배경 정보는 2004년 6월 28일 출원된 현재 계류중인 미국 특허 출원 번호 제10/878,729호이며, Hepler 등에 의한 발명의 명칭이 "Data-Mover controller with Plural Registers for Supporting Ciphering Operations"에서 찾아볼 수 있으며, 여기서 완전히 나타나는 바와 같이 참조용으로 사용되었다. 고속 매체 액세스 제어(MAC-hs) 재-순서화(re-ordering) 큐들은 SMA 메모리(440)에서 선택적으로 할당될 수도 있다.
HSDPA 역확산기(480)는 수신기(475)로부터 등화된 칩들을 수신하여, 이 칩들 을 심볼들로 역확산(despread)한다(HS-PDSCH(Speed Physical Downlink Shared Channel)에 대하여 확산 팩터는 16, HS-SCCH에 대하여 확산 팩터는 128). CQI 추정기(460)는 HSDPA 역확산기(480)에 의하여 출력된 CPICH(공통 파일럿 채널, common pilot channel) 채널로부터의 검출에 기초하여 채널 품질 표시기(CQI)를 추정한다. CQI 값은 ACK/NACK/CQI 인터페이스 유닛(430)을 경유하여 모뎀 호스트(300)로 보내진다. HS-SCCH 디코더(465)는 HSDPA 역확산기(480)(SF = 128)로부터 HS-SCCH(HSDPA에 대한 공통 제어 채널) 심볼들을 받아, 이 심볼들을 4개의 제어 채널까지에 걸쳐 임베딩된 비터비 디코더를 통하여 디코딩한다. 이들 제어 채널에서의 정보는 QAM/QPSK 변조 포맷을 CLEPP(485)에 제공한다.
검출된 제어 정보는 CLEPP(485)로부터 Rx 서브프레이머(445)로 전달되어, 데이터 패킷의 디코딩을 시작한다. CLEPP(485)는 컨스텔레이션 스케일링(constellation scaling) 및 역-매핑(de-mapping)을 제공하여, Rx 서브프레이머(445)가 디코딩하기 위하여 소프트 심볼들(즉, 비트)을 생성한다. Rx 서브프레이머(445)는 SMA 메모리(440)를 통하여 CLEPP(485)로부터의 출력을 취하여, 소프트 심볼들을 하드 비트로 변환하는 것은 물론, 물리 채널 역-매핑, 컨스텔레이션 재벼열(16 QAM에 대하여), 디인터리빙, 비트 디스크램블링, 터보 디코딩, 및 CRC 계산을 수행한다. 디코딩된 수송 블록 데이터는 SMA 메모리(440)에 기록된다. SMA은 HSDPA 코-프로세서(400)의 메이저 블록들 간의 통신 기능과 버퍼링을 제공한다. 이 SMA은 CLEPP(485)의 출력에서의 물리 채널 버퍼링을 제공하고, 이 CLEPP로부터 Rx 서브프레이머(445)로의 데이터의 입력이 판독된다. 이 SMA는 또한 Rx 서브프레 이머(445)로부터 디코딩된 수송 블록 데이터의 버퍼링을 제공하고, 이 Rx 서브프레이머(445)로부터 모뎀 호스트(300)가 결과적인 데이터 블록을 판독할 수 있다.
일 실시예에서, MAC-hs 프로토콜은 HSDPA 코-프로세서(400) 내에 전부 위치될 수도 있다. 다른 실시예에서, MAC-hs는 HSDPA 코-프로세서(400)와 L 2/3 CPU(375) 상에서 구동하는 계층 2/3(L 2/3) 소프트웨어 사이에서 분리된다. 예컨대, MAC-hs는 증분 중복(Incremental Redundancy, IR) 버퍼, HSDPA 코-프로세서(400)에서의 H-ARQ 기능성(functionality), 및 L 2/3 CPU(375) 상에서 구동하는 계층 2/3 소프트웨어에서의 재순서화 큐 버퍼 및 기능성 중에 분배될 수도 있다.
본 발명에서, 여기서 설명된 HSDPA 코-프로세서(400)와 모뎀 호스트(300)의 요소의 기능은 하드웨어, 소프트웨어 또는 그 조합을 사용하여 실행될 수도 있다. HSDPA 코-프로세서(400)는 IC, 하나 이상의 다이들, 모뎀 호스트(300)와 함께 패키징되는 개별 다이, 또는 단일 IC 상으로 모뎀 호스트(300)와 집적될 수도 있는 한 세트의 기술 블록들로서 구성될 수도 있다. 모뎀 호스트(300)의 인터페이스는, 예컨대 서브-프레임 레이트 또는 타임슬롯 레이트로 트리거하도록 설정될 수도 있는 프로그램 가능한 인터럽트(interrupt), 및 메모리 매핑된 인터페이스를 포함할 수도 있다. 바람직하게는, 이 메모리 매핑된 인터페이스는 16 비트 인터페이스이나, 다른 비트 폭도 사용될 수도 있다.
HSDPA 코-프로세서(400)의 바람직한 실시예는, 모뎀 호스트(300)가 셀을 서빙하는 HSDPA로부터의 다중 경로 중 FSP(first significant path)의 위치를 제공할 것을 요구한다. 당업자는, 수신된 신호가 통신 채널에서의 다중 경로로 인하여 시 간 내에 자주 확산된다는 것을 주지하고 있다. FSP 정보는 수신된 에너지 주위의 진보된 수신기(455)의 프로세싱 윈도우를 위치 결정하는 데 사용된다.
FSP 정보는 CPU 인터페이스(315)를 통하여 프레임 동기 타이밍에 관한 타이밍 오프셋으로서 제공될 수도 있다. 일 실시예에서, 하드웨어 인터페이스가 사용될 수도 있고, 및/또는 FSP 위치가 모뎀 호스트(300)와 HSDPA 코-프로세서(400) 모두에게 알려진 상이한 시간 기준에 관하여 제공될 수도 있다. 다른 실시예에서, 모뎀 호스트(300)는 단지 FSP 라기보다 각 기간(term)의 시간 내의 위치를 포함하는 다중 경로 기간의 리스트를 공급할 수도 있다. 다른 실시예에서, 모뎀 호스트(300)가 요구되는 FSP 정보를 제공할 수 없는 경우, 수신기 서브시스템은 회로 및/또는 소프트웨어를 포함하여, FSP와 다른 다중 경로 파라미터들을 위치시키고 추적할 수 있을 수도 있다.
바람직한 실시예에서, 모뎀 호스트(300)는 HSDPA 코-프로세서(400)에 의하여 요구되는 RRC 메시지들로부터 일부 일반적인 시스템 정보와 HSDPA 관련 정보를 시그널링한다. 시그널링된 파라미터들의 일부는 스크램블링 코드들, HS-SCCH의 수 및 이들의 코드들, H-ARQ 메모리 크기, 및 압축된 모드 파라미터들을 포함한다.
하드웨어 및/또는 소프트웨어 인터페이스들은 모뎀 호스트(300)가 HSDPA 코-프로세서(400)를 파워-다운하거나, 이를 저-전력 스탠바이 모드에 놓도록 하기 위한 수단을 포함할 수도 있다. 이것은, HSDPA 프로세싱이 요구되지 않을 경우의 기간 동안 배터리의 수명을 연장시킬 것이다.
본 발명의 특징들 및 요소들이 특정 조합으로 바람직한 실시예들에서 설명되 었으나, 각 특징 및 요소는 바람직한 실시예에서의 다른 특징들 및 요소들 없이 단독으로 사용될 수도 있고, 본 발명의 다른 특징들 및 요소들과의 다양한 조합 또는 이들없이 다양한 조합으로 사용될 수 있다.

Claims (44)

  1. 코드 분할 다중 접속(code division multiple access, CDMA) 신호들을 처리하기 위한 무선 송/수신 유닛(wireless transmit/receive unit, WTRU)으로서,
    (a) 모뎀 호스트; 및
    (b) 복수의 주문형(customizable) 인터페이스들을 통하여 상기 모뎀 호스트와 통신하는 고속 다운링크 패킷 액세스(high speed downlink packet access, HSDPA) 코-프로세서
    를 포함하고, 상기 HSDPA 코-프로세서는 상기 WTRU의 무선 통신 성능을 상기 모뎀 호스트만에 의하여 제공된 성능들 이상으로 향상시키는 것인 CDMA 신호들을 처리하기 위한 WTRU.
  2. 제 1 항에 있어서, 상기 모뎀 호스트는 3세대 파트너쉽 프로젝트(3GPP) 릴리즈 4(R4) 표준에 따라 동작하고, 상기 HSDPA 코-프로세서는, 상기 WTRU가 3GPP 릴리즈 5(R5) 표준에 따라 동작하도록 상기 WTRU의 무선 통신 성능을 향상시키는 것인 WTRU.
  3. 제 1 항에 있어서, 상기 모뎀 호스트는 루트-레이즈드 코사인(root-raised cosine, RRC) 필터를 포함하는 수신기를 포함하는 것인 WTRU.
  4. 제 3 항에 있어서, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 상기 RRC 필터의 출력으로부터 동 위상(in-phase)(I)/직교(quadrature)(Q) 샘플들을 수신하기 위한 I/Q 샘플들 인터페이스를 포함하는 것인 WTRU.
  5. 제 4 항에 있어서, 상기 I/Q 샘플들은 상기 CDMA 신호들의 칩 레이트의 실질적으로 2배인 레이트로 상기 HSDPA 코-프로세서의 상기 I/Q 샘플들 인터페이스에 상기 모뎀 호스트의 상기 RRC 필터에 의하여 제공되는 것인 WTRU.
  6. 제 1 항에 있어서, 상기 HSDPA 코-프로세서는 루트-레이즈드 코사인(RRC) 필터를 포함하는 수신기를 포함하는 것인 WTRU.
  7. 제 6 항에 있어서, 상기 HSDPA 코-프로세서는, 상기 모뎀 호스트로부터 I/Q 샘플들을 수신하고, 상기 I/Q 샘플들을 상기 HSDPA 코-프로세서의 상기 수신기에서의 상기 RRC 필터의 입력으로 제공하기 위한 I/Q 샘플들 인터페이스를 포함하는 것인 WTRU.
  8. 제 7 항에 있어서, 상기 I/Q 샘플들은 상기 CDMA 신호들의 칩 레이트의 실질적으로 2배인 레이트로 상기 HSDPA 코-프로세서의 상기 I/Q 샘플들 인터페이스에 제공되는 것인 WTRU.
  9. 제 1 항에 있어서, 상기 모뎀 호스트는 호스트 중앙 처리 장치(CPU)를 포함하고, 상기 HSDPA 코-프로세서는 상기 호스트 CPU와 상기 HSDPA 코-프로세서 간의 통신을 확립하기 위한 호스트 CPU 인터페이스를 포함하는 것인 WTRU.
  10. 제 1 항에 있어서, 상기 모뎀 호스트는 타이밍 및 동기 유닛을 포함하고, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 상기 타이밍 및 동기 유닛으로부터 프레임 동기 펄스를 수신하기 위한 타이밍 관리 유닛을 포함하는 것인 WTRU.
  11. 제 10 항에 있어서, 상기 HSDPA 코-프로세서는 상기 타이밍 관리 유닛과 통신하는 클록 생성 유닛을 포함하고, 상기 클록 생성 유닛은 상기 모뎀 호스트로부터 클록/리셋 신호를 수신하고, 상기 프레임 동기 펄스와 상기 클록/리셋 신호에 기초하여 신호를 생성하기 위한 것인 WTRU.
  12. 제 1 항에 있어서, 상기 모뎀 호스트는 송신기를 포함하고, 상기 HSDPA 코-프로세서는 채널 품질 표시기(CQI)와 ACK(acknowledge)/NACK(non-acknowledge) 신호들을 상기 모뎀 호스트의 상기 송신기에 제공하는 것인 WTRU.
  13. 제 1 항에 있어서, 상기 모뎀 호스트는 계층 2/3 중앙 처리 장치(CPU)를 포함하고, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 계층 2/3 CPU와 통신하기 위한 계층 2/3 CPU 인터페이스를 포함하는 것인 WTRU.
  14. 제 1 항에 있어서, 상기 모뎀 호스트는 상기 HSDPA 코-프로세서를 파워-다운(power-down)하거나, 상기 코-프로세서를, HSDPA 프로세싱이 요구되지 않을 때 저-파워 스탠바이 모드로 하기 위한 수단을 구비하는 것인 WTRU.
  15. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서로서,
    (a) 수신기 서브시스템;
    (b) 상기 수신기 서브시스템과 통신하는 공유 메모리 아비터(shared memory arbiter, SMA) 메모리;
    (c) 상기 모뎀 호스트와 통신하기 위한 적어도 하나의 인터페이스; 및
    (d) 상기 SMA 메모리와 통신하는 수신기 서브프레이머
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 HSDPA 코-프로세서.
  16. 제 15 항에 있어서, 상기 수신기 서브시스템은,
    (a1) 루트-레이즈드 코사인(RRC) 필터;
    (a2) 상기 RRC 필터로부터 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 정규화 최소 평균 제곱(normalized least mean square, NLMS) 칩 레벨 등화기(chip level equalizer, CLE) 수신기;
    (a3) 상기 NLMS CLE 수신기의 출력과 통신하는 HSDPA 역확산기(despreader);
    (a4) 상기 NLMS CLE 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (a5) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(high speed shared control channel, HS-SCCH) 디코더; 및
    (a6) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 것인 HSDPA 코-프로세서.
  17. 제 16 항에 있어서,
    (e) 상기 SMA 메모리와 통신하는 데이터 무버(mover)
    를 더 포함하는 HSDPA 코-프로세서.
  18. 제 15 항에 있어서, 상기 수신기 서브시스템은,
    (a1) 루트-레이즈드 코사인(RRC) 필터;
    (a2) 상기 RRC 필터로부터 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 레이크(Rake) 수신기;
    (a3) 상기 레이크 수신기의 출력과 통신하는 HSDPA 역확산기;
    (a4) 상기 레이크 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (a5) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (a6) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 것인 HSDPA 코-프로세서.
  19. 제 18 항에 있어서,
    (e) 상기 SMA 메모리와 통신하는 데이터 무버
    를 더 포함하는 HSDPA 코-프로세서.
  20. 무선 송/수신 유닛(WTRU)으로서,
    (a) 3세대 파트너쉽 프로젝트(third generation partnership project, 3GPP) 릴리스 4(R4) 표준에 따라 동작하는 모뎀 호스트; 및
    (b) 상기 WTRU가 3GPP 릴리스 5(R5) 표준에 따라 동작하도록 상기 WTRU의 무선 통신 성능을 업그레이드하기 위한 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서
    를 포함하는 WTRU.
  21. 코드 분할 다중 접속(CDMA) 신호들을 처리하기 위한 집적 회로(IC)로서,
    (a) 모뎀 호스트; 및
    (b) 복수의 주문형 인터페이스들을 통하여 상기 모뎀 호스트와 통신하는 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서
    를 포함하고, 상기 HSDPA 코-프로세서는 상기 IC의 무선 통신 성능을 상기 모뎀 호스트만에 의하여 제공된 성능 이상으로 향상시키는 것인 CDMA 신호들을 처리하기 위한 IC.
  22. 제 21 항에 있어서, 상기 모뎀 호스트는 3세대 파트너쉽 프로젝트(3GPP) 릴리스 4(R4) 표준에 따라 동작하고, 상기 HSDPA 코-프로세서는, 상기 IC가 3GPP 릴리스 5(R5) 표준에 따라 동작하도록 상기 IC의 무선 통신 성능을 향상시키는 것인 IC.
  23. 제 21 항에 있어서, 상기 모뎀 호스트는 루트-레이즈드 코사인(RRC) 필터를 포함하는 수신기를 포함하는 것인 IC.
  24. 제 23 항에 있어서, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 상기 RRC 필터의 출력으로부터 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 I/Q 샘플들 인터페이스를 포함하는 것인 IC.
  25. 제 24 항에 있어서, 상기 I/Q 샘플들은, 상기 CDMA 신호들의 칩 레이트의 실질적으로 2배인 레이트로 상기 HSDPA 코-프로세서의 상기 I/Q 샘플들 인터페이스에 상기 모뎀 호스트의 상기 RRC 필터에 의하여 제공되는 것인 IC.
  26. 제 21 항에 있어서, 상기 HSDPA 코-프로세서는 루트-레이즈드 코사인(RRC) 필터를 포함하는 수신기를 포함하는 것인 IC.
  27. 제 26 항에 있어서, 상기 HSDPA 코-프로세서는, 상기 모뎀 호스트로부터 I/Q 샘플들을 수신하고, 상기 I/Q 샘플들을 상기 HSDPA 코-프로세서의 상기 수신기의 상기 RRC 필터의 입력으로 제공하기 위한 I/Q 샘플들 인터페이스를 포함하는 것인 IC.
  28. 제 27 항에 있어서, 상기 I/Q 샘플들은 상기 CDMA 신호들의 칩 레이트의 실질적으로 2배인 레이트로 상기 HSDPA 코-프로세서의 상기 I/Q 샘플들 인터페이스에 제공되는 것인 IC.
  29. 제 21 항에 있어서, 상기 모뎀 호스트는 호스트 중앙 처리 장치(CPU)를 포함하고, 상기 HSDPA 코-프로세서는 상기 호스트 CPU와 상기 HSDPA 코-프로세서 간의 통신을 확립하기 위한 호스트 CPU 인터페이스를 포함하는 것인 IC.
  30. 제 21 항에 있어서, 상기 모뎀 호스트는 타이밍 및 동기 유닛을 포함하고, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 상기 타이밍 및 동기 유닛으로부터 프레임 동기 펄스를 수신하기 위한 타이밍 관리 유닛을 포함하는 것인 IC.
  31. 제 30 항에 있어서, 상기 HSDPA 코-프로세서는 상기 타이밍 관리 유닛과 통신하는 클록 생성 유닛을 포함하고, 상기 클록 생성 유닛은 상기 모뎀 호스트로부터 클록/리셋 신호를 수신하고, 상기 프레임 동기 펄스와 상기 클록/리셋 신호에 기초하여 신호를 생성하기 위한 것인 IC.
  32. 제 21 항에 있어서, 상기 모뎀 호스트는 송신기를 포함하고, 상기 HSDPA 코-프로세서는 채널 품질 표시기(CQI)와 ACK(acknowledge)/NACK(non-acknowledge) 신호들을 상기 모뎀 호스트의 상기 송신기에 제공하는 것인 IC.
  33. 제 21 항에 있어서, 상기 모뎀 호스트는 계층 2/3 중앙 처리 장치(CPU)를 포함하고, 상기 HSDPA 코-프로세서는 상기 모뎀 호스트의 상기 계층 2/3 CPU와 통신하기 위한 계층 2/3 CPU 인터페이스를 포함하는 것인 IC.
  34. 제 21 항에 있어서, 상기 모뎀 호스트는 상기 HSDPA 코-프로세서를 파워-다운하거나, 상기 코-프로세서를, HSDPA 프로세싱이 요구되지 않을 때 저-파워 스탠바이 모드로 하기 위한 수단을 구비하는 것인 IC.
  35. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 집적 회로(IC)로서,
    (a) 수신기 서브시스템;
    (b) 상기 수신기 서브시스템과 통신하는 공유 메모리 아비터(SMA) 메모리;
    (c) 상기 모뎀 호스트와 통신하기 위한 적어도 하나의 인터페이스; 및
    (d) 상기 SMA 메모리와 통신하는 수신기 서브프레이머
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 IC.
  36. 제 35 항에 있어서, 상기 수신기 서브시스템은,
    (a1) 루트-레이즈드 코사인(RRC) 필터;
    (a2) 상기 RRC 필터로부터 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 정규화 최소 평균 제곱(NLMS) CLE 수신기;
    (a3) 상기 NLMS CLE 수신기의 출력과 통신하는 HSDPA 역확산기;
    (a4) 상기 NLMS CLE 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (a5) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (a6) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 것인 IC.
  37. 제 36 항에 있어서,
    (e) 상기 SMA 메모리와 통신하는 데이터 무버
    를 더 포함하는 IC.
  38. 제 35 항에 있어서, 상기 수신기 서브시스템은,
    (a1) 루트-레이즈드 코사인(RRC) 필터;
    (a2) 상기 RRC 필터로부터 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 레이크 수신기;
    (a3) 상기 레이크 수신기의 출력과 통신하는 HSDPA 역확산기;
    (a4) 상기 레이크 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (a5) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (a6) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 것인 IC.
  39. 제 38 항에 있어서,
    (e) 상기 SMA 메모리와 통신하는 데이터 무버
    를 더 포함하는 IC.
  40. 집적 회로(IC)로서,
    (a) 3세대 파트너쉽 프로젝트(3GPP) 릴리스 4(R4) 표준에 따라 동작하는 모뎀 호스트; 및
    (b) 상기 IC가 3GPP 릴리스 5(R5) 표준에 따라 동작하도록 상기 IC의 무선 통신 성능을 업그레이드하기 위한 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서
    를 포함하는 IC.
  41. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서로서,
    (a) 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 정규화 최소 평균 제곱(NLMS) 칩 레벨 등화기(CLE) 수신기;
    (b) 상기 NLMS CLE 수신기의 출력과 통신하는 HSDPA 역확산기;
    (c) 상기 NLMS CLE 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (d) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (e) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 HSDPA 코-프 로세서.
  42. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 고속 다운링크 패킷 액세스(HSDPA) 코-프로세서로서,
    (a) 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 레이크 수신기;
    (b) 상기 레이크 수신기의 출력과 통신하는 HSDPA 역확산기;
    (c) 상기 레이크 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (d) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (e) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 HSDPA 코-프로세서.
  43. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 집적 회로(IC)로서,
    (a) 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 정규화 최소 평균 제곱(NLMS) 칩 레벨 등화기(CLE) 수신기;
    (b) 상기 NLMS CLE 수신기의 출력과 통신하는 고속 다운링크 패킷 액세 스(HSDPA) 역확산기;
    (c) 상기 NLMS CLE 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (d) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (e) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 IC.
  44. 무선 송/수신 유닛(WTRU)에서의 모뎀 호스트의 성능을 향상시키기 위한 집적 회로(IC)로서,
    (a) 동 위상(I)/직교(Q) 샘플들을 수신하기 위한 레이크 수신기;
    (b) 상기 레이크 수신기의 출력과 통신하는 고속 다운링크 패킷 액세스(HSDPA) 역확산기;
    (c) 상기 레이크 수신기와 상기 HSDPA 역확산기와 통신하는 칩 레벨 등화기 포스트 프로세서(CLEPP);
    (d) 상기 HSDPA 역확산기와 상기 CLEPP와 통신하는 고속 공유 제어 채널(HS-SCCH) 디코더; 및
    (e) CQI 정보를 상기 모뎀 호스트에 제공하기 위하여 상기 HSDPA 역확산기와 통신하는 채널 품질 표시기(CQI) 추정기
    를 포함하는 WTRU에서의 모뎀 호스트의 성능을 향상시키기 위한 IC.
KR1020077004161A 2004-07-26 2005-07-19 기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속다운링크 패킷 액세스 코-프로세서 KR20070044466A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59100504P 2004-07-26 2004-07-26
US60/591,005 2004-07-26

Publications (1)

Publication Number Publication Date
KR20070044466A true KR20070044466A (ko) 2007-04-27

Family

ID=35907995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077004161A KR20070044466A (ko) 2004-07-26 2005-07-19 기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속다운링크 패킷 액세스 코-프로세서

Country Status (13)

Country Link
US (1) US20060039330A1 (ko)
EP (1) EP1779553A4 (ko)
JP (1) JP2008507941A (ko)
KR (1) KR20070044466A (ko)
CN (1) CN101065914A (ko)
AU (1) AU2005274707A1 (ko)
BR (1) BRPI0513620A (ko)
CA (1) CA2575114A1 (ko)
IL (1) IL180005A0 (ko)
MX (1) MX2007000987A (ko)
NO (1) NO20071022L (ko)
TW (2) TW200642333A (ko)
WO (1) WO2006020283A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023554B2 (en) * 2004-10-06 2011-09-20 Broadcom Corporation Method and system for single antenna receiver system for WCDMA
EP1832028B1 (en) 2004-10-12 2018-01-31 TQ Delta, LLC Resource sharing in a dsl transceiver
US7639995B2 (en) * 2005-06-24 2009-12-29 Agere Systems Inc. Reconfigurable communications circuit operable with data channel and control channel
US8731562B2 (en) * 2005-08-30 2014-05-20 Telefonaktiebolaget L M Ericsson (Publ) Detection of control messages for HSDPA
WO2007032733A2 (en) * 2005-09-16 2007-03-22 Telefonaktiebolaget Lm Ericsson (Publ) Improved dimensioning methods for hsdpa traffic
KR100903053B1 (ko) * 2005-11-04 2009-06-18 삼성전자주식회사 광대역 무선접속 통신망에서 멀티홉시스템을 위한자동반복요청 장치 및 방법
US8218517B2 (en) * 2006-02-28 2012-07-10 Broadcom Corporation Method and apparatus for dual frequency timing acquisition for compressed WCDMA communication networks
EP2005684A2 (en) * 2006-04-05 2008-12-24 Agere Systems Inc. Hsdpa co-processor for mobile terminals
EP2173071B1 (en) 2006-04-12 2013-06-26 TQ Delta, LLC Packet retransmission and memory sharing
GB2437586A (en) * 2006-04-27 2007-10-31 Motorola Inc High speed downlink packet access communication in a cellular communication system
US8503402B2 (en) * 2006-09-14 2013-08-06 Telefonaktiebolaget L M Ericsson (Publ) Method and arrangements for load balancing of power amplifiers
DE102006046187A1 (de) * 2006-09-29 2008-04-03 Infineon Technologies Ag Verfahren zur Datenübertragung, Datenverarbeitungsvorrichtung und Computerprogrammprodukt zur Datenübertragung
US20090161799A1 (en) * 2007-12-21 2009-06-25 Mediatek, Inc. Decoding communication signals
CN101465836B (zh) * 2007-12-21 2012-12-19 联发科技股份有限公司 通信系统与参数估计方法
US8316378B2 (en) * 2007-12-21 2012-11-20 Mediatek Inc. Data flow control in wireless communication systems
US8559946B2 (en) * 2008-02-08 2013-10-15 Qualcomm Incorporated Discontinuous transmission signaling over an uplink control channel
US9030948B2 (en) * 2008-03-30 2015-05-12 Qualcomm Incorporated Encoding and decoding of control information for wireless communication
US8819589B2 (en) * 2008-06-10 2014-08-26 Microsoft Corporation Providing partner services within a host application
US8913527B2 (en) * 2008-06-12 2014-12-16 Nokia Corporation Multiple die communication system
EP2638637A4 (en) * 2010-11-08 2016-05-18 Ericsson Telefon Ab L M HANDLING OF CONTROL CHANNELS IN A WCDMA SYSTEM
CN106797355B (zh) 2014-10-31 2020-09-01 康普技术有限责任公司 基站与中继器之间的多通道i/q接口
US10897274B2 (en) * 2017-11-02 2021-01-19 Microchip Technology Incorporated Shared radio arbitration
US10771122B1 (en) * 2019-05-04 2020-09-08 Marvell World Trade Ltd. Methods and apparatus for discovering codeword decoding order in a serial interference cancellation (SIC) receiver using reinforcement learning
US11811724B2 (en) * 2020-06-20 2023-11-07 Opticore Technologies, Inc. Method and system for resolving UNI port information on an external SOC/switch based on a mac-table cache

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258995A (en) * 1991-11-08 1993-11-02 Teknekron Communications Systems, Inc. Wireless communication system
US5784402A (en) * 1995-01-09 1998-07-21 Kamilo Feher FMOD transceivers including continuous and burst operated TDMA, FDMA, spread spectrum CDMA, WCDMA and CSMA
ZA965340B (en) * 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
EP0767544A3 (en) * 1995-10-04 2002-02-27 Interuniversitair Micro-Elektronica Centrum Vzw Programmable modem using spread spectrum communication
US6690652B1 (en) * 1998-10-26 2004-02-10 International Business Machines Corporation Adaptive power control in wideband CDMA cellular systems (WCDMA) and methods of operation
US6650688B1 (en) * 1999-12-20 2003-11-18 Intel Corporation Chip rate selectable square root raised cosine filter for mobile telecommunications
US7254118B1 (en) * 2000-05-22 2007-08-07 Qualcomm Incorporated Method and apparatus in a CDMA communication system
DE10119449A1 (de) * 2001-04-20 2002-10-24 Siemens Ag Verfahren und Vorrichtung zum Übertragen der Daten eines teilnehmerspezifischen Steuerkanals in einem Funksystem
EP1289162A3 (en) * 2001-08-28 2003-06-25 Texas Instruments Incorporated Combined equalizer and spread spectrum interference canceller method and implementation for the downlink of CDMA systems
US7386326B2 (en) * 2001-09-04 2008-06-10 Texas Instruments Incorporated Programmable task-based co-processor
KR100450938B1 (ko) * 2001-10-05 2004-10-02 삼성전자주식회사 고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서트랜스포트 블록 셋 크기 정보를 송수신하는 장치 및 방법
TWI315135B (en) * 2002-04-15 2009-09-21 Interdigital Tech Corp Shared memory arbitrator, physical layer transport composite processor for use in processing wireless communications and method thereof, and method for wireless user equipment
US7227854B2 (en) * 2002-09-06 2007-06-05 Samsung Electronics Co., Ltd. Apparatus and method for transmitting CQI information in a CDMA communication system employing an HSDPA scheme
US20050129105A1 (en) * 2003-12-11 2005-06-16 Aris Papasakellariou Determination of the adaption coefficient for adaptive equalizers in communication systems based on the estimated signal-to-noise ratio and the mobile speed
US7796649B2 (en) * 2004-02-18 2010-09-14 Texas Instruments Incorporated System and method for providing additional channels to an existing communications device
JP4488810B2 (ja) * 2004-06-30 2010-06-23 富士通株式会社 通信システム及び受信方法
CN100488069C (zh) * 2005-05-27 2009-05-13 展讯通信（上海）有限公司 一种td-scdma系统中联合小区检测方法

Also Published As

Publication number Publication date
TW200621059A (en) 2006-06-16
JP2008507941A (ja) 2008-03-13
WO2006020283A2 (en) 2006-02-23
US20060039330A1 (en) 2006-02-23
CA2575114A1 (en) 2006-02-23
IL180005A0 (en) 2007-05-15
TW200642333A (en) 2006-12-01
CN101065914A (zh) 2007-10-31
WO2006020283A3 (en) 2007-05-10
EP1779553A4 (en) 2008-02-20
AU2005274707A1 (en) 2006-02-23
MX2007000987A (es) 2007-04-10
BRPI0513620A (pt) 2008-05-13
EP1779553A2 (en) 2007-05-02
NO20071022L (no) 2007-02-22

Similar Documents

Publication Publication Date Title
KR20070044466A (ko) 기존 모뎀 호스트의 성능을 업그레이드하기 위한 고속다운링크 패킷 액세스 코-프로세서
US8036239B2 (en) Method and system for HSDPA bit level processor engine
CA2306868C (en) Method and apparatus for high rate packet data transmission
JP5312040B2 (ja) スペクトル拡散受信機において使用されるオンデマンド逆拡散処理
US8996078B2 (en) UMTS FDD modem optimized for high data rate applications
EP2493253A1 (en) Power control for wireless communications
WO2007127388A2 (en) Method and apparatus for selecting link adaptation parameters for cdma-based wireless communication systems
WO2007027526A2 (en) Wireless communication method and apparatus for decoding enhanced dedicated channel absolute grant channel transmissions
EP2081298A2 (en) Multi-mode bit rate processor.
EP2087633A2 (en) Method and apparatus for low-overhead packet data transmission and control of reception mode
CN101630969B (zh) 信号处理装置及方法
KR20060093007A (ko) 적응 변조 방식에 적합한 베이스밴드 복조 아키텍처
US8316378B2 (en) Data flow control in wireless communication systems
CN102124776A (zh) Td-scdma系统中在接力切换期间继续进行hspa的方法和装置
US8817711B2 (en) Method and system for concurrently locating systematic bits and parity bits in physical channel memory to increase HARQ processing speed in 3GPP CPC system
EP1302012A2 (en) Maximum distance block coding scheme
JP4403906B2 (ja) 通信装置、移動局
Bonnet et al. An all-IP software radio architecture under RTLinux
Pitkänen Optimal reception of 64 Quadrature Amplitude Modulation in High-Speed Downlink Packet Access
Pitkänen 64-QAM–signaalin optimoitu vastaanottomenetelmä HSDPA: ssa
TWI407707B (zh) 一種處理信號的方法和系統

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid