KR20070037851A - Display device and method of manufacturing the same - Google Patents

Display device and method of manufacturing the same Download PDF

Info

Publication number
KR20070037851A
KR20070037851A KR1020050092952A KR20050092952A KR20070037851A KR 20070037851 A KR20070037851 A KR 20070037851A KR 1020050092952 A KR1020050092952 A KR 1020050092952A KR 20050092952 A KR20050092952 A KR 20050092952A KR 20070037851 A KR20070037851 A KR 20070037851A
Authority
KR
South Korea
Prior art keywords
region
layer
thin film
film transistor
forming
Prior art date
Application number
KR1020050092952A
Other languages
Korean (ko)
Inventor
성운철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050092952A priority Critical patent/KR20070037851A/en
Publication of KR20070037851A publication Critical patent/KR20070037851A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디스플레이 장치 및 그 제조방법에 관한 것이다. 본 발명에 따른 디스플레이 장치는 절연기판과; 상기 절연기판 상의 제1영역 상에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되어 있으며 상기 제1영역보다 높이가 낮은 제2영역으로 연장되어 있는 화소전극과; 상기 제2영역의 상기 화소 전극 상에 형성되어 있는 유기층과; 상기 유기층 상에 형성되어 있는 공통 전극을 포함한다. 이에 의하면 개선된 방법으로 제조되어 제조효율이 향상된 디스플레이 장치가 제공된다.The present invention relates to a display device and a method of manufacturing the same. A display device according to the present invention includes an insulating substrate; A thin film transistor formed on the first region on the insulating substrate; A pixel electrode connected to the thin film transistor and extending to a second region having a height lower than that of the first region; An organic layer formed on the pixel electrode of the second region; It includes a common electrode formed on the organic layer. This provides a display device manufactured by an improved method and having improved manufacturing efficiency.

Description

디스플레이 장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 제1실시예에 따른 디스플레이 장치의 단면도,1 is a cross-sectional view of a display device according to a first embodiment of the present invention;

도2a 내지 도2i는 각각 본 발명의 제1실시예에 따른 디스플레이 장치의 제조과정을 순차적으로 나타낸 단면도, 및2A to 2I are cross-sectional views sequentially illustrating a manufacturing process of a display device according to a first embodiment of the present invention, and

도 3은 본 발명의 제2실시예에 따른 디스플레이 장치의 단면도, 및 3 is a cross-sectional view of a display device according to a second embodiment of the present invention, and

도 4는 본 발명의 제3실시예에 따른 디스플레이 장치의 단면도이다. 4 is a cross-sectional view of a display device according to a third embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1, 2, 3 : 디스플레이 장치 10,11 : 절연기판1, 2, 3: display device 10,11: insulated substrate

12 : 층간개재층 20 : 박막트랜지스터12: interlayer interlayer 20: thin film transistor

21 : 게이트 전극 22 : 게이트 절연막21 gate electrode 22 gate insulating film

23 : 반도체층 24 : 저항성 접촉층23 semiconductor layer 24 resistive contact layer

25 : 소스 전극 26 : 드레인 전극25 source electrode 26 drain electrode

27 : 드레인 접촉구 31 : 화소 전극 27 drain drain 31 pixel electrode

32 : 보호막 33 : 격벽층32: protective film 33: partition wall

40 : 유기층 41 : 정공주입층40: organic layer 41: hole injection layer

43 : 발광층 45 : 정공주입용액 43: light emitting layer 45: hole injection solution

50 : 공통전극 60 : 베슬50 common electrode 60 vessel

본 발명은 디스플레이 장치 및 그 제조방법에 관한 것으로서, 보다 상세하게는 발광층을 가지는 유기층을 포함하는 디스플레이 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device and a method for manufacturing the same, and more particularly, to a display device including an organic layer having a light emitting layer and a method for manufacturing the same.

평판 디스플레이 장치(flat panel display) 중 저전압 구동, 경량 박형, 광시야각 그리고 고속응답 등의 장점으로 인하여, 최근 OLED(organic light emitting diode)가 각광 받고 있다. OLED는 구동방식에 따라 수동형(passive matrix)과 능동형(active matrix)으로 나누어진다. 이 중 수동형은 제조과정은 간단하지만 디스플레이 면적과 해상도가 증가할수록 소비전력이 급격히 증가하는 문제가 있다. 따라서 수동형은 주로 소형 디스플레이에 응용되고 있다. 반면 능동형은 제조과정은 복잡하지만 대화면과 고해상도를 실현할 수 있는 장점이 있다.Among flat panel displays, organic light emitting diodes (OLEDs) have recently been in the spotlight due to advantages such as low voltage driving, light weight, wide viewing angle, and high speed response. OLEDs are classified into a passive matrix and an active matrix according to the driving method. Among them, the passive type has a simple manufacturing process, but the power consumption increases rapidly as the display area and resolution increase. Therefore, the passive type is mainly applied to small displays. Active type, on the other hand, has a complex manufacturing process but has the advantage of realizing a large screen and high resolution.

능동형 OLED는 박막트랜지스터가 각 화소 영역마다 연결되어, 각 화소 영역별로 발광층의 자발광을 제어한다. 각 화소 영역에는 화소 전극이 위치하고 있는데, 각 화소 전극은 독립된 구동을 위해 인접한 화소 전극과 전기적으로 분리되어 있다. 화소 전극 상에는 유기층인 정공주입층과 발광층 등이 순차적으로 형성되어 있다.In the active OLED, a thin film transistor is connected to each pixel region to control the self-emission of the light emitting layer for each pixel region. Pixel electrodes are located in each pixel area, and each pixel electrode is electrically separated from an adjacent pixel electrode for independent driving. On the pixel electrode, a hole injection layer, a light emitting layer, and the like, which are organic layers, are sequentially formed.

이중 공통층인 정공주입층 등의 형성방법으로는 사진 식각법과 잉크젯 방법 이 있다.Formation methods such as a hole injection layer, which is a common layer, include a photolithography method and an inkjet method.

사진 식각법은 공통층을 형성하기 위해 필요한 공정수가 많아 제조효율이 떨어지는 문제점이 있다. 잉크젯 방법은 유기 조성물이 함유된 용액을 화소전극 상의 일정 영역에 드로핑 한 후 건조시켜 공통층을 형성하는 방법이다. 잉크젯 방법은 사진 식각법에 비해 공통층을 형성하기 위한 공정수는 적은 반면 화소 전극 간의 단락을 방지하며 유기 조성물이 함유된 용액이 각 화소 영역에만 드로핑 되도록 함으로써 각 화소 영역간을 분리시킬 필요가 있다. 이를 위해 화소 전극보다 높은 격벽층을 별도로 형성하여야 하기 때문에 사진 식각법과 마찬가지로 제조효율이 떨어지는 문제점이 있다.Photolithography has a problem in that manufacturing efficiency is lowered because the number of processes required to form a common layer is large. The inkjet method is a method of forming a common layer by dropping a solution containing an organic composition in a predetermined region on a pixel electrode and drying it. The inkjet method has a smaller number of processes for forming a common layer than photolithography, but prevents short circuits between pixel electrodes and separates the pixel areas by allowing a solution containing an organic composition to be dropped only in each pixel area. . To this end, since the barrier layer higher than the pixel electrode must be separately formed, manufacturing efficiency is inferior as in the photolithography method.

따라서, 본 발명의 목적은 개선된 방법으로 제조되어 제조효율이 향상된 디스플레이 장치 및 그 제조방법을 제공하는데 있다.Accordingly, it is an object of the present invention to provide a display device and a method for manufacturing the same, which are manufactured by an improved method and have improved manufacturing efficiency.

상기 목적은, 본 발명에 따라, 절연기판과; 상기 절연기판 상의 제1영역 상에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되어 있으며 상기 제1영역보다 높이가 낮은 제2영역으로 연장되어 있는 화소전극과; 상기 제2영역의 상기 화소 전극 상에 형성되어 있는 유기층과; 상기 유기층 상에 형성되어 있는 공통 전극을 포함하는 디스플레이 장치에 의해 달성된다. The object is, in accordance with the present invention, an insulating substrate; A thin film transistor formed on the first region on the insulating substrate; A pixel electrode connected to the thin film transistor and extending to a second region having a height lower than that of the first region; An organic layer formed on the pixel electrode of the second region; It is achieved by a display device including a common electrode formed on the organic layer.

상기 유기층은 복수의 층으로 이루어져 있으며, 적어도 하나의 층은 디핑(dipping)법에 의하여 형성되어 있는 것이 제조효율 증대를 위해 바람직하다.The organic layer is composed of a plurality of layers, and at least one layer is preferably formed by a dipping method for increasing production efficiency.

상기 유기층은 순차적으로 적층되어 있는 정공주입층과 발광층을 포함하는 것을 특징으로 한다.The organic layer may include a hole injection layer and a light emitting layer that are sequentially stacked.

상기 절연기판과 상기 박막트랜지스터 사이에 형성되어 있는 층간개재층를 더 포함하며, 상기 층간개재층은 특히 감광성 유기물질로 이루어진 것이 제조효율 증대를 위해 바람직하다. It further comprises an interlayer interlayer formed between the insulating substrate and the thin film transistor, wherein the interlayer interlayer is particularly preferably made of a photosensitive organic material to increase the manufacturing efficiency.

상기 제1영역과 상기 제2영역에서 상기 절연기판은 두께가 다르도록 구성하여도 제조효율을 증대시킬 수 있다.Even if the insulating substrate is formed to have a different thickness in the first region and the second region, manufacturing efficiency may be increased.

상기 공통 전극은 상기 박막트랜지스터의 상부로 연장되어 있으며, 상기 박막트랜지스터와 상기 공통 전극 사이에 형성되어 있는 보호막을 더 포함하는 것이 양자를 전기적으로 절연시키며 박막트랜지스터의 오염을 방지하기 위해 바람직하다.The common electrode extends over the thin film transistor, and further includes a passivation layer formed between the thin film transistor and the common electrode to electrically insulate both of them and prevent contamination of the thin film transistor.

상기 디스플레이 장치는 상기 보호막과 상기 공통 전극 사이에 형성되어 있는 격벽층을 더 포함할 수 도 있다.The display device may further include a barrier layer formed between the passivation layer and the common electrode.

상기 제2영역은 상기 제1영역에 의해 둘러 싸여 있는 것을 특징으로 한다.The second region is surrounded by the first region.

한편, 상기 목적은, 본 발명에 따라, 절연기판 상에 제1영역과, 상기 제1영역보다 높이가 낮은 제2영역을 마련하는 단계와; 상기 제1영역 상에 박막트랜지스터를 형성하는 단계와; 상기 제2영역 상에 화소 전극을 형성하는 단계와; 상기 화소 전극 상에 유기층을 형성하는 단계와; 상기 유기층 상에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제조방법에 의해서도 달성된다. On the other hand, the object is, according to the present invention, the step of providing a first region on the insulating substrate, the second region having a height lower than the first region; Forming a thin film transistor on the first region; Forming a pixel electrode on the second region; Forming an organic layer on the pixel electrode; It is also achieved by a method of manufacturing a display device comprising the step of forming a common electrode on the organic layer.

상기 유기층은 복수의 층으로 이루어져 있으며, 적어도 하나의 층은 디핑(dipping)법에 의하여 형성하는 것이 제조효율 증대를 위해 바람직하다.The organic layer is composed of a plurality of layers, and at least one layer is preferably formed by a dipping method for increasing manufacturing efficiency.

상기 유기층은 순차적으로 적층되어 있는 정공주입층과 발광층을 포함하며, 디핑(dipping)법에 의해 형성되는 층은 정공주입층인 것을 특징으로 한다.The organic layer includes a hole injection layer and a light emitting layer that are sequentially stacked, and the layer formed by the dipping method is a hole injection layer.

상기 제1영역과 상기 제2영역을 마련하는 단계는 상기 절연기판상에 층간개재층을 형성하는 단계를 더 포함하는 것이 제조효율 증대를 위해 바람직하다.The providing of the first region and the second region may further include forming an interlayer interlayer on the insulating substrate to increase manufacturing efficiency.

상기 제1영역과 상기 제2영역을 마련하는 단계는 상기 제2영역의 높이가 상기 제1영역의 높이보다 낮도록 상기 절연기판을 식각하는 단계를 포함하는 것을 특징으로 한다.The preparing of the first region and the second region may include etching the insulating substrate so that the height of the second region is lower than the height of the first region.

상기 박막트랜지스터를 형성하는 단계와 상기 유기층을 형성하는 단계 사이에 상기 박막트랜지스터 상에 보호막을 형성하는 단계를 더 포함하는 것이 박막트랜지스터의 오염을 방지하기 위해 바람직하다.The method may further include forming a protective film on the thin film transistor between the forming of the thin film transistor and the forming of the organic layer, to prevent contamination of the thin film transistor.

상기 보호막을 형성하는 단계와 상기 공통전극을 형성하는 단계 사이에 격벽층을 형성하는 단계를 더 포함하는 것이 디핑(dipping)법에 의해 유기층 중 정공주입층 등의 공통층을 용이하게 형성하기 위해 바람직하다.It is preferable to further form a barrier layer between the forming of the passivation layer and the forming of the common electrode in order to easily form a common layer such as a hole injection layer among organic layers by a dipping method. Do.

상기 유기층은 상기 정공주입층과 발광층 사이에 디핑(dipping)법에 의해 형성되는 정공수송층을 더 포함할 수 도 있다.The organic layer may further include a hole transport layer formed by a dipping method between the hole injection layer and the light emitting layer.

이하에서는 첨부된 도면을 참조하여 본 발명에 대하여 설명한다.Hereinafter, with reference to the accompanying drawings will be described in the present invention.

여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다. 설명에 앞서 본 발명의 실시예에 따른 디스플레이장치는 바텀 에미션(bottom emission) 구조임을 미리 밝혀둔다.In various embodiments, like reference numerals refer to like elements, and like reference numerals refer to like elements in the first embodiment and may be omitted in other embodiments. Prior to the description, the display device according to the embodiment of the present invention is known to have a bottom emission structure.

본 발명의 제1실시예에 따른 디스플레이장치를 도1을 참조하여 설명한다. 도 1은 본 발명의 제1실시예에 따른 디스플레이장치의 단면도이다.A display device according to a first embodiment of the present invention will be described with reference to FIG. 1 is a cross-sectional view of a display device according to a first embodiment of the present invention.

본 발명에 따른 디스플레이 장치(1)는 상부에 제1영역과 제1영역에 의해 둘러 싸여 있는 제2영역을 가지는 절연기판(10), 절연기판(10) 상의 제1영역에 형성되어 있는 박막트랜지스터(20), 박막트랜지스터(20)와 전기적으로 연결되어 있으며 제2영역으로 연장되어 있는 화소전극(31), 박막트랜지스터(20) 및 제1영역에 형성되어 있는 화소전극(31) 상에 형성되어 있는 보호막(32), 제2영역의 화소전극(31) 상에 형성되어 있는 유기층(40), 보호막(32) 및 유기층(40) 상에 형성되어 있는 공통전극(50)을 포함한다. 제1실시예에서는 비정질 실리콘을 사용한 박막트랜지스터(20)를 예시하였으나 폴리실리콘을 사용한 박막트랜지스터를 사용할 수 있음은 물론이다.The display device 1 according to the present invention includes an insulating substrate 10 having a first region and a second region surrounded by the first region, and a thin film transistor formed in the first region on the insulating substrate 10. And a pixel electrode 31 electrically connected to the thin film transistor 20 and extending to the second region, the thin film transistor 20 and the pixel electrode 31 formed in the first region. A passivation layer 32, an organic layer 40 formed on the pixel electrode 31 of the second region, a passivation layer 32, and a common electrode 50 formed on the organic layer 40. In the first embodiment, the thin film transistor 20 using amorphous silicon is illustrated, but the thin film transistor using polysilicon may be used.

제1실시예에 따른 디스플레이 장치(1)를 자세히 살펴보면 다음과 같다. Looking at the display device 1 according to the first embodiment in detail as follows.

절연기판(10)은 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질로 형성된다. 절연기판(10)의 상부는 제1영역과 제1영역보다 높이가 상대적으로 낮은 제2영역으로 마련되어 있으며, 절연기판(10) 상부의 제1영역 상에는 박막트랜지스터(20)가 형성되어 있다. The insulating substrate 10 is formed of an insulating material such as glass, quartz, ceramic, or plastic. The upper portion of the insulating substrate 10 is formed of a first region and a second region having a relatively lower height than the first region, and the thin film transistor 20 is formed on the first region of the upper portion of the insulating substrate 10.

박막트랜지스터(20)는 게이트 전극(21), 게이트 절연막(22), 반도체 층(23), 저항 접촉층(24), 소스 전극(25) 및 드레인 전극(26)을 포함한다.The thin film transistor 20 includes a gate electrode 21, a gate insulating layer 22, a semiconductor layer 23, an ohmic contact layer 24, a source electrode 25, and a drain electrode 26.

게이트 전극(21)은 게이트선(미도시)의 일부로서 금속 단일층 또는 금속 다중층으로 이루어져 있다.The gate electrode 21 is made of a metal single layer or a metal multiple layer as part of a gate line (not shown).

게이트 전극(21) 위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(22)이 형성되어 있다. 게이트 절연막(22)은 제2영역까지 연장되어 있으나 패터닝을 통해 제 1영역에만 형성되어 있어도 무방하다.A gate insulating film 22 made of silicon nitride (SiNx) or the like is formed on the gate electrode 21. The gate insulating layer 22 extends to the second region, but may be formed only in the first region through patterning.

게이트 전극(21)이 위치한 게이트 절연막(22) 상에는 비정질 실리콘으로 이루어진 반도체층(23)과 n형 불순물이 고농도 도핑된 n+ 수소화 비정질 실리콘으로 이루어진 저항성 접촉층(24)이 순차적으로 형성되어 있다. 여기서, 저항성 접촉층(24)은 게이트 전극(21)을 중심으로 양쪽으로 분리되어 있다.A semiconductor layer 23 made of amorphous silicon and an ohmic contact layer 24 made of n + hydrogenated amorphous silicon heavily doped with n-type impurities are sequentially formed on the gate insulating film 22 where the gate electrode 21 is located. Here, the ohmic contact layer 24 is separated on both sides with respect to the gate electrode 21.

저항성 접촉층(24) 및 게이트 절연막(22) 위에는 소스 전극(25)과 드레인 전극(26)이 형성되어 있다. 소스 전극(25)과 드레인 전극(26)은 게이트 전극(21)을 중심으로 분리되어 있다.The source electrode 25 and the drain electrode 26 are formed on the ohmic contact layer 24 and the gate insulating film 22. The source electrode 25 and the drain electrode 26 are separated around the gate electrode 21.

또한 드레인 전극(26)의 상부의 일부와 전기적으로 연결되어 있으며, 제2영역의 게이트 절연막(22)의 상부까지 연장되어 있는 화소전극(31)이 형성되어 있다. 화소전극(31)은 음극(anode)이라고도 불리며 유기층(40)에 포함된 발광층(43)에 정공(hole)을 공급한다. 화소전극(31)은 ITO(indium tin oxide) 또는IZO(indium zinc oxide)등의 투명한 도전물질로 이루어져 있다. 화소전극(31)은 평면에서 보아 대략 사각형으로 패터닝되어 있으며 두께는 한정되는 것은 아니나 50 내지 200nm정도이다.In addition, a pixel electrode 31 electrically connected to a portion of the upper portion of the drain electrode 26 and extending to the upper portion of the gate insulating layer 22 of the second region is formed. The pixel electrode 31 is also called an anode and supplies holes to the emission layer 43 included in the organic layer 40. The pixel electrode 31 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 31 is patterned in a substantially rectangular shape in plan view, and its thickness is not limited but is about 50 to 200 nm.

박막트랜지스터(20) 및 제1영역의 화소전극(31) 상에는 보호막(32)이 형성되 어 있다. 보호막(32)은 실리콘 질화물(SiNx) 또는/그리고 유기막으로 이루어질 수 있다. 보호막(32)은 두께를 두껍게 형성함으로써 격벽층을 따로 형성하지 않아도 화소전극(31) 간을 구분하며, 박막트랜지스터(20)의 소스 전극(25)과 드레인 전극(26)이 공통전극(50)과 단락되는 것을 방지할 수 있다.The passivation layer 32 is formed on the thin film transistor 20 and the pixel electrode 31 of the first region. The passivation layer 32 may be formed of silicon nitride (SiNx) and / or an organic layer. The passivation layer 32 is formed to have a thick thickness to distinguish between the pixel electrodes 31 without forming a partition layer, and the source electrode 25 and the drain electrode 26 of the thin film transistor 20 are connected to the common electrode 50. Short circuit can be prevented.

제2영역의 화소전극(31) 상에는 제1영역의 보호막(32)을 경계로 유기층(40)이 형성되어 있다. 유기층(40)은 정공주입층(41, hole injecting layer) 및 발광층(43)으로 이루어져 있다. The organic layer 40 is formed on the pixel electrode 31 of the second region, with the boundary of the passivation layer 32 of the first region. The organic layer 40 includes a hole injecting layer 41 and a light emitting layer 43.

정공주입층(41)의 두께는 약 50nm 내지 400nm이며 이 중 200nm정도가 바람직하며 후술할 디핑(dipping)법에 의하여 용이하게 형성될 수 있다. 정공주입층(41)의 재료로는 예를 들어 폴리(3,4-에틸렌디옥시티오펜)(PEDOT) 등의 폴리티오펜 유도체와 폴리스틸렌 술폰산(PSS) 등의 혼합물을 사용할 수 있다.The hole injection layer 41 has a thickness of about 50 nm to 400 nm, of which about 200 nm is preferable and may be easily formed by a dipping method to be described later. As a material of the hole injection layer 41, for example, a mixture of polythiophene derivatives such as poly (3,4-ethylenedioxythiophene) (PEDOT) and polystyrene sulfonic acid (PSS) can be used.

발광층(43)은 각 화소영역에서 각각 적색, 녹색, 청색을 자발광한다. 발광층(43)의 두께는 약 50nm 내지 400nm이며 이 중 200nm정도가 바람직하며 잉크젯 방법에 의하여 형성된다. 발광층(43)은 폴리플루오렌 유도체, (폴리)파라페닐렌비닐렌 유도체, 폴리페닐렌 유도체, 폴리비닐카바졸, 폴리티오펜 유도체 또는, 이들의 고분자 재료에 페릴렌계 색소, 로더민계 색소, 루브렌, 페릴렌, 9,10-디페닐안트라센, 테트라페닐부타디엔, 나일 레드, 쿠마린 6, 퀴나크리돈 등을 도핑하여 사용할 수 있다. The light emitting layer 43 emits red, green, and blue light in each pixel area. The thickness of the light emitting layer 43 is about 50 nm to 400 nm, of which about 200 nm is preferable and is formed by an inkjet method. The light emitting layer 43 includes a polyfluorene derivative, a (poly) paraphenylene vinylene derivative, a polyphenylene derivative, a polyvinylcarbazole, a polythiophene derivative, or a perylene pigment, a rhomine pigment, or ru Bren, perylene, 9,10-diphenylanthracene, tetraphenylbutadiene, nile red, coumarin 6, quinacridone and the like can be used.

화소전극(31)에서 전달된 정공과 공통전극(50)에서 전달된 전자는 발광층(43)에서 결합하여 여기자(exciton)가 된 후, 여기자의 비활성화 과정에서 빛을 발 생시킨다. Holes transferred from the pixel electrode 31 and electrons transferred from the common electrode 50 are combined in the emission layer 43 to form excitons, and then emit light in the process of deactivating excitons.

도시하지는 않았지만 디스플레이장치(1)는 정공주입층(41, hole injecting layer)과 발광층(43) 사이에 정공수송층(hole transfer layer)을 더 포함할 수 있다. Although not shown, the display apparatus 1 may further include a hole transfer layer between the hole injecting layer 41 and the light emitting layer 43.

보호막(32) 및 유기층(40)의 상부에는 불투명한 공통전극(50)이 형성되어 있다. 공통전극(50)은 양극(cathode)이라고도 불리며 은(Ag), 칼슘 또는 알루미늄 등으로 이루어져 있으며 발광층(43)에 전자를 공급한다. 공통전극(50)의 두께는 50 내지 200nm정도이다. An opaque common electrode 50 is formed on the passivation layer 32 and the organic layer 40. The common electrode 50, also called a cathode, is made of silver (Ag), calcium, or aluminum and supplies electrons to the light emitting layer 43. The thickness of the common electrode 50 is about 50 to 200 nm.

이상의 구성을 가진 본 발명의 제1실시예에 따른 디스플레이장치(1)에 의하면 격벽층이 없어 제조시간 및 제조비용을 감소시킬 수 있고 디핑(dipping)법에 의해 정공주입층(41)이 간편하고 빠른 시간 내에 형성됨으로써 제조효율이 향상된 디스플레이 장치(1)가 제공된다. According to the display device 1 according to the first embodiment of the present invention having the above structure, there is no barrier layer to reduce manufacturing time and manufacturing cost, and the hole injection layer 41 is simple by a dipping method. Formed in a short time, the display device 1 with improved manufacturing efficiency is provided.

이하에서는 본 발명의 제1실시예에 따른 디스플레이장치의 제조방법을 도2a 내지 도2i를 참조하여 설명한다. 도2a 내지 도2i는 각각 본 발명의 제1실시예에 따른 디스플레이 장치의 제조과정을 순차적으로 나타낸 단면도이다.Hereinafter, a method of manufacturing a display device according to a first embodiment of the present invention will be described with reference to FIGS. 2A to 2I. 2A through 2I are cross-sectional views sequentially illustrating a manufacturing process of a display device according to a first embodiment of the present invention.

먼저 도 2a에서 보는 바와 같이 사진 식각 공정을 통한 패터닝을 통해 상부가 제1영역과 제1영역보다 높이가 낮은 제2영역으로 이루어진 절연기판(10)을 마련한다. 즉 감광막을 절연기판(10)의 상면에 도포한 후 포지티브 형의 경우 제2영역에 대응되는 부분이 부분적으로 제거된 마스크를 이용하여 감광막을 노광한 후 현상하여 자외선 광이 조사된 부분의 감광막을 제거한다. 그런 다음 식각 방법 중 하 나인 불산을 이용한 습식식각을 통해 절연기판(10)의 노광된 면에 식각 용액을 분사하여 감광막이 제거된 제2영역부분을 소정 깊이로 깍아낸 후 세척, 건조 공정을 거쳐서 제2영역이 제1영역보다 높이가 낮도록 형성한다.First, as shown in FIG. 2A, an insulating substrate 10 including a first region and a second region having a lower height than the first region is prepared through patterning through a photolithography process. That is, after the photoresist film is applied to the upper surface of the insulating substrate 10, in the case of the positive type, the photoresist film is exposed by using a mask in which a portion corresponding to the second region is partially removed and then developed to expose the photoresist film of the portion irradiated with ultraviolet light. Remove Then, the etching solution is sprayed onto the exposed surface of the insulating substrate 10 through wet etching using one of the etching methods, and the second region portion from which the photoresist film is removed is removed to a predetermined depth, and then washed and dried. The second region is formed to have a height lower than that of the first region.

이 후 도2b에서 보는 바와 같이, 절연기판(10)의 제1영역의 상부에 박막트랜지스터(20)를 형성한다. 박막트랜지스터(20)는 채널부가 비정질 실리콘으로 이루어져 있으며 공지의 방법으로 제조될 수 있다. 여기서 게이트 절연막(22)은 제2영역 상에도 형성되어 있으나 패터닝을 통해 제1영역에만 형성시켜도 무방하다. Thereafter, as shown in FIG. 2B, the thin film transistor 20 is formed on the first region of the insulating substrate 10. The thin film transistor 20 has a channel portion made of amorphous silicon and may be manufactured by a known method. Although the gate insulating layer 22 is formed on the second region, the gate insulating layer 22 may be formed only on the first region through patterning.

박막트랜지스터(20)를 형성한 후 도2c에서 보는 바와 같이 박막트랜지스터(20)의 드레인 전극(26)의 일부의 상부 및 제2영역의 게이트 절연막(22)의 상부에 ITO 또는 IZO 등을 스퍼터링 방식으로 증착한 후 패터닝하여 화소전극(31)을 형성한다.After forming the thin film transistor 20, as shown in FIG. 2C, an ITO or IZO or the like is sputtered on the upper portion of the drain electrode 26 of the thin film transistor 20 and the gate insulating layer 22 of the second region. After deposition, the pixel electrode 31 is formed by patterning the pixel electrode 31.

이 후 도2d에서 보는 바와 같이, 박막트랜지스터(20) 및 제1영역의 화소전극(31) 상에 보호막(32)을 형성한다. 보호막(32)이 격벽층의 역할을 수행하기 위해서는 충분한 두께를 가져야 하며 본 실시예에서는 유기막으로 형성되었으나 무기막과 유기막의 이중막으로 형성될 수 도 있으며 무기막으로 형성되어도 무방하다.After that, as shown in FIG. 2D, the passivation layer 32 is formed on the thin film transistor 20 and the pixel electrode 31 of the first region. In order to perform the role of the barrier layer 32, the protective layer 32 must have a sufficient thickness. In the present embodiment, the protective layer 32 may be formed of an organic layer, but may be formed of a double layer of an inorganic layer and an organic layer, or may be formed of an inorganic layer.

이 후 도2e내지 도2h에서 보는 바와 같이 디핑(dipping)법에 의해 제2영역의 화소전극(31) 상에 유기층(40)의 하나인 정공주입층(41)을 형성한다. 디핑법에 의한 정공주입층(41) 형성과정을 자세히 살펴보면, 우선 제조 중에 있는 디스플레이 장치(1)를 용질인 정공주입 조성물이 포함된 졸(sol) 상태의 정공주입용액(45)에 넣었다 빼낸다. 이 때 도2f에서 보는 바와 같이 제조 중에 있는 디스플레이 장치 (1)를 정공주입용액(45)에서 빼낸 후 일방향으로 비스듬히 기울인채로 일정시간동안 유지함으로써 제1영역 상에는 정공주입용액(45)이 흘러내려 남아 있지 않도록 한다.Thereafter, as shown in FIGS. 2E to 2H, a hole injection layer 41, which is one of the organic layers 40, is formed on the pixel electrode 31 of the second region by a dipping method. Looking at the formation process of the hole injection layer 41 by the dipping method, first, the display device 1 during manufacture is put into the sol state hole injection solution 45 containing the hole injection composition as a solute. In this case, as shown in FIG. 2F, the hole injection solution 45 remains on the first area by removing the display device 1 being manufactured from the hole injection solution 45 and holding it for a predetermined time while inclining in one direction. Do not have.

그런 다음 도2g에서 보는 바와 같이 디스플레이장치(1)를 수평으로 위치시킨 후 제2영역에 부분적으로 채워져 있는 정공주입용액(45)을 건조시키면 용매가 제거되어 용질인 정공주입 조성물이 겔(gel) 상태로 바뀌면서 최종적으로 도2 h에서 보는 바와 같이 화소전극(31) 상에 정공주입층(41)이 형성되게 된다.Then, as shown in FIG. 2g, when the display apparatus 1 is horizontally dried and the hole injection solution 45 partially filled in the second region is dried, the solvent is removed so that the hole injection composition is a solute. As the state changes, the hole injection layer 41 is finally formed on the pixel electrode 31 as shown in FIG. 2H.

정공주입용액(45)을 건조하여 용매를 제거하는 과정을 살펴보면 다음과 같다. 건조는 질소 분위기 하 실온에서 압력을 1Torr 정도로 낮추어 행할 수 있다. 압력이 너무 낮으면 정공주입용액(45)이 급격히 끊을 위험이 있다. 한편 온도를 실온 이상으로 하면 용매의 증발 속도가 높아져 균일한 두께의 막을 형성하기 어려워 바람직하지 않다. 정공주입용액(45)의 건조 과정에서 정공주입 조성물의 이동이 없어 화소전극(31) 상에 형성된 정공주입층(41)은 비교적 일정한 두께를 가지게 된다. 건조가 완료된 후 질소 중, 바람직하게는 진공 중에서 약 200℃에서 10분 정도 열처리를 할 수 있는데, 이 과정을 통해 정공주입층(41) 내에 잔존하는 용매나 물이 제거된다.Looking at the process of removing the solvent by drying the hole injection solution 45 as follows. Drying can be performed by reducing the pressure to about 1 Torr at room temperature under a nitrogen atmosphere. If the pressure is too low, there is a risk that the hole injection solution 45 breaks rapidly. On the other hand, when the temperature is higher than or equal to room temperature, the solvent evaporation rate increases, which makes it difficult to form a film of uniform thickness, which is not preferable. There is no movement of the hole injection composition during the drying of the hole injection solution 45 so that the hole injection layer 41 formed on the pixel electrode 31 has a relatively constant thickness. After the drying is completed, heat treatment may be performed at about 200 ° C. for 10 minutes in nitrogen, preferably in vacuum, and the solvent or water remaining in the hole injection layer 41 is removed through this process.

이 후 공지의 잉크젯 방법에 의해 각각의 제2영역의 정공주입층(41)의 상부에 순차적으로 하나씩의 적색, 녹색, 청색의 발광층(43)을 형성하면 도2i에서 보는 바와 같이 유기층(40)의 형성이 완료된다. 정공주입층(41)은 비극성 용매에 대한 친화성이 낮으므로, 비극성 용매를 포함하는 발광층(43) 형성을 위해 발광용액(미 도시)을 사용할 경우 정공주입층(41)과 발광층(43)을 밀착시킬 수 없게 되거나, 발광층(43)을 균일하게 도포할 수 없게 될 우려가 있다. 따라서 비극성 용매에 대한 정공주입층(41)의 친화성을 높이기 위하여, 발광용액(미도시)의 드로핑 전에 정공주입층(41)의 표면개질공정을 거치는 것이 바람직하다. Thereafter, one red, green, and blue light emitting layer 43 is sequentially formed on the hole injection layer 41 of each second region by a known inkjet method. As shown in FIG. 2I, the organic layer 40 is formed. The formation of is completed. Since the hole injection layer 41 has low affinity for the nonpolar solvent, when the light emitting solution (not shown) is used to form the light emitting layer 43 including the nonpolar solvent, the hole injection layer 41 and the light emitting layer 43 There exists a possibility that it may become impossible to adhere | attach or you may not be able to apply | coat the light emitting layer 43 uniformly. Therefore, in order to increase the affinity of the hole injection layer 41 with respect to the nonpolar solvent, it is preferable to undergo a surface modification process of the hole injection layer 41 before dropping the light emitting solution (not shown).

표면개질공정에서는 표면개질제를 정공주입층(41)에 도포한 후 건조 증발시킨다. 표면개질제는 발광용액(미도시)의 용매인 시클로헥실벤젠, 디하이드로벤조퓨란, 트리메틸벤젠, 테트라메틸벤젠 또는 이들 용매와 유사한 톨루엔 또는 자일렌을 사용할 수 있다. 표면개질제의 도포방법은 잉크젯 방법, 스핀 코팅법 또는 디핑 방법이 가능하다.In the surface modification process, the surface modifier is applied to the hole injection layer 41 and then evaporated to dryness. The surface modifier may use cyclohexylbenzene, dihydrobenzofuran, trimethylbenzene, tetramethylbenzene, or toluene or xylene similar to these solvents, which are solvents of a luminescent solution (not shown). The method of applying the surface modifier may be an inkjet method, a spin coating method or a dipping method.

표면개질공정을 통해 정공주입층(41)의 표면이 비극성 용매에 융합하기 쉬워져 발광용액(미도시)을 균일하게 도포할 수 있다. 발광용액(미도시)의 건조가 완료되면 발광층(43)이 완성된다. 발광용액(미도시)의 건조 과정은 정공주입용액(45)의 건조 과정과 같다. Through the surface modification process, the surface of the hole injection layer 41 is easily fused to a nonpolar solvent, so that a light emitting solution (not shown) can be uniformly applied. When the drying of the light emitting solution (not shown) is completed, the light emitting layer 43 is completed. The drying process of the light emitting solution (not shown) is the same as the drying process of the hole injection solution (45).

이후 유기층(40) 및 보호막(32) 상에 은(Ag), 칼슘 또는 알루미늄 등을 스퍼터링 방법에 의해 증착시켜 두께가 50 내지 200nm정도인 공통전극(50)을 형성하면 도1의 디스플레이장치(1)가 완성된다. Thereafter, silver (Ag), calcium, or aluminum is deposited on the organic layer 40 and the passivation layer 32 by a sputtering method to form a common electrode 50 having a thickness of about 50 nm to about 200 nm. ) Is completed.

도면에는 도시하지 않았으나 유기층(40)의 발광층(43)과 공통전극(50) 사이에 전자수송층(electron transfer layer)과 전자주입층(electron injection layer)을 더 포함하여도 무방하다. 또한 공통전극(50)의 보호를 위한 보호막, 유기층(40)으로의 수분 및 공기 침투를 방지하기 위한 봉지부재를 더 포함할 수 있다. 봉지부 재는 밀봉수지와 밀봉캔으로 이루어질 수 있다.Although not shown in the figure, an electron transport layer and an electron injection layer may be further included between the emission layer 43 and the common electrode 50 of the organic layer 40. In addition, a protective film for protecting the common electrode 50, a sealing member for preventing the penetration of moisture and air into the organic layer 40 may be further included. The encapsulation member may be made of a sealing resin and a sealing can.

본 발명의 제1실시예에 따른 디스플레이 장치(1)의 제조방법에 의하면 절연기판(10)의 상부의 제2영역을 제1영역보다 낮게 형성함으로써 박막트랜지스터 상부에 따로 격벽층을 형성시킬 필요가 없을 뿐만 아니라 디핑법에 의해 유기층(40) 중 정공중입층(41) 등의 공통층을 빠르고 손쉽게 형성시킬 수 있어 디스플레이장치(1)의 제조시간 및 제조비용을 감소시켜 제조효율을 향상시킬 수 있다.According to the manufacturing method of the display device 1 according to the first embodiment of the present invention, it is necessary to form a barrier layer separately on the thin film transistor by forming the second region on the upper portion of the insulating substrate 10 lower than the first region. In addition, by using the dipping method, a common layer such as the hole injecting layer 41 among the organic layers 40 can be formed quickly and easily, thereby reducing manufacturing time and manufacturing cost of the display apparatus 1 and improving manufacturing efficiency. .

이하에서는 본 발명의 제2실시예에 따른 디스플레이장치를 도3을 참조하여 설명한다. 도3은 본 발명의 제2실시예에 따른 디스플레이 장치의 단면도이다.Hereinafter, a display apparatus according to a second embodiment of the present invention will be described with reference to FIG. 3 is a cross-sectional view of a display device according to a second embodiment of the present invention.

본 발명의 제2실시예에 따른 디스플레이장치(2)는 본 발명의 제1실시예에 따른 디스플레이장치(1)와 달리 제1영역이 제2영역보다 높도록 하기 위해 제1영역에 해당하는 절연기판(11)의 상부에 층간개재층(12)이 형성되어 있으며 박막트랜지스터(20)는 감광성 유기물질인 층간개재층(12)의 상부에 형성되어 있는 것을 제외하고는 본 발명의 제1실시예와 동일하다.Unlike the display device 1 according to the first embodiment of the present invention, the display device 2 according to the second embodiment of the present invention has an insulation corresponding to the first area so that the first area is higher than the second area. An interlayer interlayer 12 is formed on the substrate 11, and the thin film transistor 20 is formed on the interlayer interlayer 12, which is a photosensitive organic material, according to a first embodiment of the present invention. Is the same as

따라서 절연기판(11) 상에 제1영역보다 높이가 낮은 제2영역을 형성하기 위해 절연기판(11)을 사진 식각법에 의해 패터닝하는 대신에 절연기판(11) 상에 감광성 유기물질을 증착한 후 노광, 현상 등의 사진 공정에 의해 패터닝을 행하여 층간개재층(12)을 형성하는 것을 제외하고는 디스플레이장치(2)의 제조방법 또한 동일하다.Therefore, instead of patterning the insulating substrate 11 by photolithography to form a second region having a lower height than the first region, the photosensitive organic material is deposited on the insulating substrate 11. The manufacturing method of the display apparatus 2 is also the same except that the interlayer interlayer 12 is formed by patterning by a photolithography process such as post exposure and development.

본 발명의 제2실시예에 따른 디스플레이장치(2)에 따르면 격벽층을 따로 형성시킬 필요가 없으며, 디핑법에 의해 유기층(40) 중 정공주입층(41) 등의 공통층 을 용이하게 형성시킬 수 있어 제조효율이 증대된 디스플레이 장치(2) 및 그 제조방법이 제공된다. According to the display device 2 according to the second embodiment of the present invention, it is not necessary to separately form the barrier layer, and a common layer such as the hole injection layer 41 among the organic layers 40 can be easily formed by the dipping method. It is possible to provide a display device 2 and a method of manufacturing the same, in which manufacturing efficiency is increased.

이하에서는 본 발명의 제3실시예에 따른 디스플레이장치를 도4를 참조하여 설명한다. 도4는 본 발명의 제3실시예에 따른 디스플레이장치의 단면도이다.Hereinafter, a display apparatus according to a third embodiment of the present invention will be described with reference to FIG. 4 is a cross-sectional view of a display device according to a third embodiment of the present invention.

본 발명의 제3실시예에 따른 디스플레이장치(3)는 본 발명의 제1실시예에 따른 디스플레이장치(1)와 달리 제1영역에서 화소전극(31)은 보호막(32) 상에 형성되어 있으며, 보호막(32)에는 드레인 전극(26)을 드러내는 드레인 접촉구(27)가 형성되어 있어 드레인 접촉구(27)를 통해 드레인 전극(26)과 전기적으로 연결되어 있다. 또한 보호막(32) 및 제1영역의 화소전극(31)의 상부에 격벽층(33)이 형성되어 있다. 박막트랜지스터(20)를 보호하는 보호막(32)을 무기막으로만 형성하는 경우 유기막으로 형성하는 것에 비해 두께를 두껍게 형성하는 것이 용이하지 않다. 따라서 별도의 격벽층(33)을 형성시킴으로써 디핑법에 의한 정공주입층(41) 등의 공통층을 용이하게 형성할 수 있다.In the display device 3 according to the third embodiment of the present invention, unlike the display device 1 according to the first embodiment of the present invention, the pixel electrode 31 is formed on the passivation layer 32 in the first region. In the protective film 32, a drain contact hole 27 exposing the drain electrode 26 is formed, and is electrically connected to the drain electrode 26 through the drain contact hole 27. In addition, the barrier layer 33 is formed on the passivation layer 32 and the pixel electrode 31 in the first region. When the protective film 32 protecting the thin film transistor 20 is formed only of an inorganic film, it is not easy to form a thicker thickness than that of the organic film. Therefore, by forming a separate partition layer 33, it is possible to easily form a common layer such as the hole injection layer 41 by the dipping method.

드레인 접촉구(27)의 및 격벽층(32)의 형성은 공지의 방법에 의하며 그 외의 디스플레이장치(2)의 제조방법은 본 발명의 제1실시예와 동일한 바 자세한 설명은 생략한다.The formation of the drain contact hole 27 and the partition wall layer 32 is by a known method, and the manufacturing method of the other display device 2 is the same as that of the first embodiment of the present invention, and thus detailed description thereof will be omitted.

본 발명의 제3실시예에 따른 디스플레이장치(3)에 의해서도 본 발명의 제1실시예에 따른 디스플레이장치(1)와 동일한 효과를 얻을 수 있게 된다.The display device 3 according to the third embodiment of the present invention can also achieve the same effect as the display device 1 according to the first embodiment of the present invention.

이상의 실시예는 다양하게 변형가능하다. 상기의 실시예에 따른 디스플레이장치(1,2,3)는 바텀 에미션(bottom emission) 구조이나 공통전극(50)을ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 형성하여 탑 에미션(top emission) 구조가 되도록 할 수도 있다.The above embodiments can be variously modified. The display apparatuses 1, 2, and 3 according to the above embodiment may include a bottom emission structure or the common electrode 50 as a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). It may be formed to have a top emission structure.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다. Although some embodiments of the invention have been shown and described, it will be apparent to those skilled in the art that modifications may be made to the embodiment without departing from the spirit or spirit of the invention. . It is intended that the scope of the invention be defined by the claims appended hereto and their equivalents.

이상 설명한 바와 같이, 본 발명에 따르면, 개선된 방법으로 제조되어 제조효율이 향상된 디스플레이 장치 및 그 제조방법이 제공된다.As described above, according to the present invention, there is provided a display device manufactured by an improved method and an improved manufacturing efficiency, and a method of manufacturing the same.

Claims (17)

절연기판과;An insulating substrate; 상기 절연기판 상의 제1영역 상에 형성된 박막트랜지스터와;A thin film transistor formed on the first region on the insulating substrate; 상기 박막트랜지스터와 연결되어 있으며 상기 제1영역보다 높이가 낮은 제2영역으로 연장되어 있는 화소 전극과;A pixel electrode connected to the thin film transistor and extending to a second region having a height lower than that of the first region; 상기 제2영역의 상기 화소 전극 상에 형성되어 있는 유기층과;An organic layer formed on the pixel electrode of the second region; 상기 유기층 상에 형성되어 있는 공통 전극을 포함하는 것을 특징으로 하는 디스플레이 장치.And a common electrode formed on the organic layer. 제1항에 있어서,The method of claim 1, 상기 유기층은 복수의 층으로 이루어져 있으며, 적어도 하나의 층은 디핑(dipping)법에 의하여 형성되어 있는 것을 특징으로 하는 디스플레이 장치.The organic layer includes a plurality of layers, and at least one layer is formed by a dipping method. 제1항에 있어서,The method of claim 1, 상기 유기층은 순차적으로 적층되어 있는 정공주입층과 발광층을 포함하는 것을 특징으로 하는 디스플레이 장치.And the organic layer includes a hole injection layer and a light emitting layer that are sequentially stacked. 제1항에 있어서,The method of claim 1, 상기 절연기판과 상기 박막트랜지스터 사이에 형성되어 있는 층간개재층를 더 포함하는 것을 특징으로 하는 디스플레이 장치.And an interlayer interlayer formed between the insulating substrate and the thin film transistor. 제4항에 있어서,The method of claim 4, wherein 상기 층간개재층은 감광성 유기물질로 이루어진 것을 특징으로 하는 디스플레이 장치.The interlayer interlayer is a display device, characterized in that made of a photosensitive organic material. 제1항에 있어서,The method of claim 1, 상기 제1영역과 상기 제2영역에서 상기 절연기판은 두께가 다른 것을 특징으로 하는 디스플레이 장치.And the insulating substrate has a different thickness in the first region and the second region. 제1항에 있어서, The method of claim 1, 상기 공통 전극은 상기 박막트랜지스터의 상부로 연장되어 있으며,The common electrode extends over the thin film transistor, 상기 박막트랜지스터와 상기 공통 전극 사이에 형성되어 있는 보호막을 더 포함하는 것을 특징으로 하는 디스플레이 장치.And a passivation layer formed between the thin film transistor and the common electrode. 제7항에 있어서,The method of claim 7, wherein 상기 보호막과 상기 공통 전극 사이에 형성되어 있는 격벽층을 더 포함하는 것을 특징으로 하는 디스플레이 장치.And a partition layer formed between the passivation layer and the common electrode. 제1항에 있어서,The method of claim 1, 상기 제2영역은 상기 제1영역에 의해 둘러 싸여 있는 것을 특징으로 하는 디스플레이 장치.And the second area is surrounded by the first area. 절연기판 상에 제1영역과, 상기 제1영역보다 높이가 낮은 제2영역을 마련하는 단계와;Providing a first region on the insulating substrate and a second region having a height lower than that of the first region; 상기 제1영역 상에 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor on the first region; 상기 제2영역 상에 화소 전극을 형성하는 단계와;Forming a pixel electrode on the second region; 상기 화소 전극 상에 유기층을 형성하는 단계와;Forming an organic layer on the pixel electrode; 상기 유기층 상에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.And forming a common electrode on the organic layer. 제 10항에 있어서,The method of claim 10, 상기 유기층은 복수의 층으로 이루어져 있으며, 적어도 하나의 층은 디핑(dipping)법에 의하여 형성하는 것을 특징으로 하는 디스플레이 장치의 제조방법.The organic layer includes a plurality of layers, and at least one layer is formed by a dipping method. 제11항에 있어서,The method of claim 11, 상기 유기층은 순차적으로 적층되어 있는 정공주입층과 발광층을 포함하며, 디핑(dipping)법에 의해 형성되는 층은 정공주입층인 것을 특징으로 하는 디스플레이 장치의 제조방법.The organic layer may include a hole injection layer and a light emitting layer that are sequentially stacked, and the layer formed by a dipping method is a hole injection layer. 제 10항에 있어서,The method of claim 10, 상기 제1영역과 상기 제2영역을 마련하는 단계는 상기 절연기판상에 층간개재층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.The providing of the first region and the second region may further include forming an interlayer interlayer on the insulating substrate. 제10항에 있어서,The method of claim 10, 상기 제1영역과 상기 제2영역을 마련하는 단계는 상기 제2영역의 높이가 상기 제1영역의 높이보다 낮도록 상기 절연기판을 식각하는 단계를 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.The preparing of the first region and the second region may include etching the insulating substrate so that the height of the second region is lower than the height of the first region. 제10항에 있어서,The method of claim 10, 상기 박막트랜지스터를 형성하는 단계와 상기 유기층을 형성하는 단계사이에 상기 박막트랜지스터 상에 보호막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.And forming a protective film on the thin film transistor between the forming of the thin film transistor and the forming of the organic layer. 제15항에 있어서,The method of claim 15, 상기 보호막을 형성하는 단계와 상기 공통전극을 형성하는 단계 사이에 격벽층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법. And forming a barrier layer between the forming of the passivation layer and the forming of the common electrode. 제12항에 있어서,The method of claim 12, 상기 유기층은 상기 정공주입층과 발광층 사이에 디핑(dipping)법에 의해 형성되는 정공수송층을 더 포함하는 것을 특징으로 하는 디스플레이 장치의 제조방법.The organic layer further comprises a hole transport layer formed by a dipping method between the hole injection layer and the light emitting layer.
KR1020050092952A 2005-10-04 2005-10-04 Display device and method of manufacturing the same KR20070037851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050092952A KR20070037851A (en) 2005-10-04 2005-10-04 Display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050092952A KR20070037851A (en) 2005-10-04 2005-10-04 Display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20070037851A true KR20070037851A (en) 2007-04-09

Family

ID=38159433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050092952A KR20070037851A (en) 2005-10-04 2005-10-04 Display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20070037851A (en)

Similar Documents

Publication Publication Date Title
KR100643376B1 (en) Display device and method of making display device
KR101152140B1 (en) Display device and method of making display device
KR101137391B1 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting device having the Thin film transistor substrate
KR100683406B1 (en) Display device and manufacturing method of the same
KR100699254B1 (en) Manufacturing method of display device and display device thereby
CN102280467B (en) Organic light emitting display and manufacture method thereof
KR100647325B1 (en) Organic light-emitting device of active matrix drive type and manufacturing method thereof
KR100782461B1 (en) TFT Panel and Method of fabricating the same and Organic Light Emitting Device with the same
JP2007134327A (en) Display device and method of manufacturing same
CN101647320B (en) Organic thin film transistor substrate, manufacturing method, image display panel, and manufacturing method thereof
US20120252143A1 (en) Method of manufacturing organic light emitting device
KR20070054799A (en) Display device and method of manufacturing the same
KR20070019377A (en) Display device and method of making display device
JP2009036948A (en) Manufacturing method of organic electroluminescence device and organic electroluminescence device
US8710502B2 (en) Thin film transistor and flat panel display device including the same
KR100661642B1 (en) Method of making display device and display device therefrom
KR20120007305A (en) Organic light emitting device and method for manufacturing the same
KR100900550B1 (en) Display device and manufacturing method of the same
KR101160840B1 (en) Display device and method of making the same
JP2006270093A (en) Organic thin film transistor, flat panel display provided with the same, and manufacturing method of organic thin film transistor
KR100728196B1 (en) Fabrication method of organic light emitting display
KR100688970B1 (en) Display device and manufacturing method of the same
KR20070037851A (en) Display device and method of manufacturing the same
JP5125686B2 (en) Method for manufacturing light emitting device
KR20070025032A (en) Display device and method of making display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid