KR20070036081A - Active matrix array devices having flexible substrates - Google Patents

Active matrix array devices having flexible substrates Download PDF

Info

Publication number
KR20070036081A
KR20070036081A KR1020067027584A KR20067027584A KR20070036081A KR 20070036081 A KR20070036081 A KR 20070036081A KR 1020067027584 A KR1020067027584 A KR 1020067027584A KR 20067027584 A KR20067027584 A KR 20067027584A KR 20070036081 A KR20070036081 A KR 20070036081A
Authority
KR
South Korea
Prior art keywords
active matrix
matrix array
row
array device
row line
Prior art date
Application number
KR1020067027584A
Other languages
Korean (ko)
Inventor
엘리아브 아이. 하스칼
마크 티. 존슨
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070036081A publication Critical patent/KR20070036081A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133305Flexible substrates, e.g. plastics, organic film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13624Active matrix addressed cells having more than one switching element per pixel

Abstract

능동 매트릭스 배열 디바이스는 행 및 열의 디바이스 요소의 배열을 갖느다. 각각의 전도체(10)는 확장된 행 라인(10a)과 행 라인으로부터 확장하는 복수의 확장부(10b)를 포함하고, 각각의 확장부(10b)는 각각의 디바이스 요소의 박막 트랜지스터의 게이트 전도체(11)를 한정하는 한 부분을 갖는다. 디바이스는 행 라인(10a)에 평행한 축에 대해 적어도 변형되도록 순응하고, 각각의 게이트 확장부의 부분은 행 라인 방향에 수직하지 않은 방향으로 확장한다. 이 비-수직 방향은 디바이스의 변형에 의해 야기되는 TFT 특성의 변형을 줄인다.An active matrix array device has an array of device elements in rows and columns. Each conductor 10 includes an extended row line 10a and a plurality of extensions 10b extending from the row lines, each extension 10b having a gate conductor (a thin film transistor) of a thin film transistor of each device element. 11) has one part defining. The device is compliant to at least deform about an axis parallel to the row line 10a, with portions of each gate extension extending in a direction that is not perpendicular to the row line direction. This non-vertical direction reduces the deformation of the TFT characteristics caused by the deformation of the device.

Description

유연한 기판을 구비한 능동 매트릭스 배열 디바이스{ACTIVE MATRIX ARRAY DEVICES HAVING FLEXIBLE SUBSTRATES}ACTIVE MATRIX ARRAY DEVICES HAVING FLEXIBLE SUBSTRATES

본 발명은 플라스틱 기판과 같은 유연한 기판 상에, 예를 들어 능동 매트릭스 디바이스와 같은 전기 배열 디바이스의 제조에 관한 것이다.The present invention relates to the manufacture of electrically arranged devices, for example active matrix devices, on flexible substrates such as plastic substrates.

능동 매트릭스 디스플레이의 가장 일반적인 형태는 능동 매트릭스 액정 디스플레이(AMLCD)이다. AMLCD 디바이스는 대게 전형적으로 0.7mm 두께인 큰 유리 기판 상에 제조된다. 2개의 판이 한 셀에 요구되는데, 완성된 디스플레이는 겨우 1.4mm 이상의 두께를 갖는다. 휴대폰 제조사와 몇몇 노트북 제조사는 더 얇고 가벼운 디스플레이를 요구하고, 완성된 셀은 HF(플루오르화수소 산) 용액에서 전형적으로 약 0.8mm 두께로 얇아질 수 있다. 휴대폰 제조사는 이상적으로 더 얇은 디스플레이를 원하지만, 이 방법에 의해 제조된 0.8mm 미만의 셀은 너무 파손되기 쉽다는 것이 알려졌다.The most common form of active matrix display is an active matrix liquid crystal display (AMLCD). AMLCD devices are typically fabricated on large glass substrates that are typically 0.7 mm thick. Two plates are required for one cell, and the finished display is only 1.4mm thick. Cell phone manufacturers and some notebook manufacturers require thinner and lighter displays, and the finished cell can be thinned, typically about 0.8 mm thick, in HF (hydrofluoric acid) solution. Mobile phone manufacturers ideally want a thinner display, but it has been found that cells less than 0.8 mm produced by this method are too fragile.

HF 얇기 기술은 안전하고 경제적으로 버리기 어려운 위해 화학물질을 사용하는 공해성 공정이기 때문에 매력적이지 않다. 또한, 유리의 파임(pitting)에 기인한 에칭 공정 도중의 약간의 수율 감소가 있다.The HF thinning technology is not attractive because it is a pollution process that uses hazardous chemicals that are difficult to safely and economically discard. There is also a slight decrease in yield during the etching process due to pitting of the glass.

대안으로서, 경량의 울퉁불퉁하고 얇은 플라스틱 AMLCD의 매력은 오랫동안 인식되어왔다. 최근에, 플라스틱 디스플레이에 대한 관심은 더 증대되었고, 플라스틱 기판 상에 AMLCD 전기영동 디스플레이와 OLED 디스플레이에 관한 많은 연구가 최근에 있어왔다. 플라스틱 기판 또는 금속 호일과 같은 다른 유연한 기판 상에 직접 제조하는 것은, 릴-투-릴(reel-to-reel) 공정이 사용될 수 있기 때문에, 공정의 관점에서 또한 매력적이다. 추가로, 유연한 디스플레이는 유연하지 않은 캐리어에 의해 지지되는 유연한 기판 상에 디스플레이를 처리하고, 이후에 층을 제거하거나 층을 추가 유연한 기판 층 상에 전달하는 것에 의해 구현될 수 있다. As an alternative, the appeal of lightweight, bumpy and thin plastic AMLCDs has long been recognized. Recently, interest in plastic displays has been further increased, and much research has recently been made on AMLCD electrophoretic displays and OLED displays on plastic substrates. Manufacturing directly on other flexible substrates, such as plastic substrates or metal foils, is also attractive from a process point of view, since a reel-to-reel process can be used. In addition, a flexible display can be implemented by treating the display on a flexible substrate supported by a non-flexible carrier and then removing the layer or transferring the layer on an additional flexible substrate layer.

크기와 무게의 장점 이외에, 유연한 기판의 사용은 새로운 제품 디자인이 구현되는 것을 가능하게 한다. 예를 들어, 디스플레이는 휘어진 표면 주위에 말리고 그 위에 장착될 수 있고, 또한 사용을 위해 펼쳐지고 저장을 위해 말릴 수도 있다. 예를 들어, 디스플레이는 사용을 위해 다시 펼칠 수 있는 디바이스의 펼침 부가장치(pull-out accessory)로 제공될 수 있다. 이 방식으로 이후에 디스플레이가 말리는 것을 가능하게 하기 위해, 적합한 방향으로 기판의 약화 영역을 제공하는 것이 예를 들어 US 2002/0139981 A1호에 공지된다.In addition to size and weight advantages, the use of flexible substrates enables new product designs to be implemented. For example, the display may be rolled around and mounted on a curved surface, and may also be unfolded for use and rolled up for storage. For example, the display may be provided as a pull-out accessory of the device that can be unfolded for use. In order to enable the display to dry later in this way, it is known, for example, from US 2002/0139981 A1 to provide a weakened area of the substrate in a suitable direction.

본 발명은 특히, 예를 들어, 펼침과 저장 위치 사이에서, 이 방식으로 제조 후에 변형되도록 의도된 디스플레이 디바이스, 또는 휘어지거나 반으로 접히는 디스플레이에 관한 것이다.The invention relates, in particular, to a display device intended to be deformed after manufacture in this way, for example between a spread and a storage position, or a display that is bent or folded in half.

이런 종류의 디바이스의 변형은 디바이스 특성의 국지적 변형을 어쩔 수 없이 야기하는데, 이는 출력 이미지의 질의 저하를 야기한다. 완전 평면이 아닌 상태로 디스플레이를 볼 때 이 화질의 저하가 야기될 수 있거나, 또한 완전 평면 위치 에서 디스플레이를 볼 때도 야기될 수 있지만, 특성의 영구 변화를 초래한다.Deformation of this kind of device inevitably leads to local deformation of device characteristics, which leads to poor quality of the output image. This degradation of image quality can be caused when viewing the display in a non-planar state, or can also be caused when viewing the display in a perfectly planar position, but results in a permanent change in properties.

본 발명에 따라, 능동 매트릭스 배열 디바이스로서, According to the invention, as an active matrix array device,

각각 박막 트랜지스터를 포함하고 행과 열 방향으로 배치된 디바이스 요소 배열을 포함하는 기판과,A substrate comprising an array of device elements each including a thin film transistor and disposed in row and column directions;

복수의 행 전도체와 복수의 열 전도체를 포함하고,Comprising a plurality of row conductors and a plurality of thermal conductors,

상기 각각의 행 전도체는 확장된 행 라인과 상기 행 라인으로부터 확장하는 복수의 확장부를 포함하고, 각각의 확장부는 각각의 상기 디바이스 요소의 박막 트랜지스터의 게이트 전도체를 한정하는 부분을 갖고, 상기 디바이스는 상기 행 라인에 평행한 축에 대해 적어도 변형되도록 순응하고, 상기 각각의 게이트 확장부의 부분은 상기 행 라인 방향에 수직하지 않은 방향으로 확장하는 확장된 게이트 전도체를 포함하는, 능동 매트릭스 배열 디바이스가 제공된다. Each row conductor includes an extended row line and a plurality of extensions extending from said row line, each extension having a portion defining a gate conductor of a thin film transistor of each said device element, said device being said An active matrix array device is provided, compliant so as to be at least deformed about an axis parallel to the row line, wherein each portion of the gate extension includes an extended gate conductor that extends in a direction that is not perpendicular to the row line direction.

본 발명의 디바이스는 각각의 픽셀의 박막 트랜지스터의 게이트 전도체를 디스플레이가 변형될 축에 대해 수직하지 않은 방향으로 확장하도록 배치한다. 이는 디바이스의 변형에 의해 야기되는 TFT 특성의 변형을 줄이는 것으로 알려졌다. 게다가, 행에 평행한 축에 대해 디바이스를 변형시키는 것에 의해, 행 전도체의 특성의 변화는 최소로 유지된다. 행 저항은, 행에 제공되는 신호가 전형적으로 행의 모든 TFT 게이트의 작동을 위해서 이고, RC 시간 상수는 결정적일 수 있기 때문에 최소로 유지되어야 한다.The device of the invention arranges the gate conductor of the thin film transistor of each pixel to extend in a direction that is not perpendicular to the axis in which the display is to be deformed. This is known to reduce the deformation of TFT characteristics caused by the deformation of the device. In addition, by deforming the device about an axis parallel to the row, the change in the properties of the row conductor is kept to a minimum. The row resistance should be kept to a minimum because the signal provided to the row is typically for the operation of all TFT gates in the row, and the RC time constant can be deterministic.

기판은 바람직하게 플라스틱 또는 금속 기판을 포함한다.The substrate preferably comprises a plastic or metal substrate.

디바이스는 전형적으로 디스플레이 디바이스, 또는 샘플 및 홀드 회로(sample and hold circuit)를 사용하는, 임의의 다른 디바이스, 예를 들어, 기판 사이에 액정 물질이 배치된 픽셀 배열을 포함하는 기판에 장착되는 추가의 유연한 기판을 포함하는 능동 매트릭스 액정 디스플레이 디바이스이다. TFT는 a-Si, LTPS(저온 폴리-실리콘), 유기 TFT, COMS 결정성 Si, GaAs 등과 같은 종래의 어떤 기술에 의해 제조될 수 있다.The device is typically further mounted to a display device or any other device using a sample and hold circuit, for example a substrate comprising a pixel array with a liquid crystal material disposed therebetween. An active matrix liquid crystal display device comprising a flexible substrate. The TFT can be manufactured by any conventional technique such as a-Si, LTPS (low temperature poly-silicon), organic TFT, COMS crystalline Si, GaAs and the like.

각각의 확장부의 부분은 행 라인으로부터 20도 내지 70도 각도로 행 라인 방향으로 확장한다. 기울기 각도의 이 범위는 TFT 특성에 대한 굽힘의 효과를 줄이기에 충분하고, 또한 픽셀 레이아웃이 대체로 변하지 않게 하는 것으로 알려진다.The portion of each extension extends in the row line direction at an angle of 20 to 70 degrees from the row line. This range of tilt angles is known to be sufficient to reduce the effect of bending on the TFT characteristics and also to keep the pixel layout largely unchanged.

기판은 상기 행 라인에 평행한 축에 대해 상기 기판의 바람직한 변형을 촉진하기 위한 약화된 지역을 포함할 수 있다.The substrate may include a weakened area to promote desirable deformation of the substrate about an axis parallel to the row line.

한 실시예에서, 각각의 확장부는 행 라인 방향에 수직으로 확장하는 제 1 부분과 제 1 부분의 단부로부터 행 라인의 방향에 평행한 방향으로 확장하는 게이트 전도체를 한정하는 부분을 포함할 수 있다. 이는 행 라인에 "L" 형상의 확장부를 한정한다. 이는 TFT를 위해 요구되는 영역을 크게 증가시키지 않고 게이트 전도체가 행 라인에 평행하게 배치되는 것을 가능하게 한다.In one embodiment, each extension may include a first portion extending perpendicular to the row line direction and a portion defining a gate conductor extending from an end of the first portion in a direction parallel to the direction of the row line. This defines an extension of the "L" shape in the row line. This makes it possible for the gate conductor to be arranged parallel to the row line without significantly increasing the area required for the TFT.

각각의 픽셀은 제 2 박막 트랜지스터를 추가로 포함할 수 있고, 제 2 박막 트랜지스터의 게이트 전도체는 행으로부터 수직으로 확장하는 제 2 확장부에 의해 한정될 수 있다. 제 1 TFT의 게이트 전도체를 한정하는 제 1 박막 트랜지스터를 위한 확장부는 이제 행 라인 방향에 평행하게 배치될 수 있다. 이 방식으로, 이중 TFT 픽셀 구조는 대각선인 2개의 TFT를 위한 게이트 전도체를 갖고, 이는 디바이스의 성능이 임의의 방향으로의 변형에 덜 민감하게 한다.Each pixel may further include a second thin film transistor, and the gate conductor of the second thin film transistor may be defined by a second extension extending vertically from the row. The extension for the first thin film transistor defining the gate conductor of the first TFT can now be arranged parallel to the row line direction. In this way, the dual TFT pixel structure has gate conductors for two TFTs that are diagonal, which makes the device's performance less susceptible to deformation in any direction.

디바이스는 이제, 하나는 행 라인에 평행하고, 다른 하나는 열 라인에 평행한 적어도 2개의 축에 대해 변형되도록 적응될 수 있다. 대안적으로, 디바이스는 어떤 방향으로도 편향된 변형을 갖지 않는 임의의 축에 대해 변형될 수 있다.The device can now be adapted to be deformed about at least two axes, one parallel to the row line and the other parallel to the column line. Alternatively, the device may be deformed about any axis that does not have deflection deflected in any direction.

본 발명의 예들은 지금부터 수반하는 도면들을 참조하여 자세히 기술된다.Examples of the present invention are now described in detail with reference to the accompanying drawings.

도 1은 능동 매트릭스 디스플레이를 위한 종래의 픽셀 회로를 도시하는 도면.1 shows a conventional pixel circuit for an active matrix display.

도 2는 능동 매트릭스 디스플레이 디바이스를 도시하는 도면.2 illustrates an active matrix display device.

도 3은 능동 매트릭스 디스플레이를 위한 종래의 픽셀 레이아웃을 도시하는 도면.3 shows a conventional pixel layout for an active matrix display.

도 4는 본 발명의 능동 매트릭스 디스플레이를 위한 제 1 픽셀 레이아웃을 도시하는 도면.4 shows a first pixel layout for an active matrix display of the present invention.

도 5는 본 발명의 능동 매트릭스 디스플레이를 위한 제 2 픽셀 레이아웃을 도시하는 도면.5 illustrates a second pixel layout for an active matrix display of the present invention.

도 6은 본 발명의 능동 매트릭스 디스플레이를 위한 제 3 픽셀 레이아웃을 도시하는 도면.Figure 6 shows a third pixel layout for the active matrix display of the present invention.

본 발명은, 각각의 픽셀을 위한 TFT가 디바이스가 변형되는 축에 대해 수직 하지 않은 방향으로 확장하는 게이트 전도체를 갖는, 유연한 능동 매트릭스 디스플레이 디바이스를 제공한다. 이는 TFT의 작동 특성에 대한 변형의 효과를 줄이는 것으로 발견되었다. The present invention provides a flexible active matrix display device having a gate conductor in which the TFT for each pixel extends in a direction that is not perpendicular to the axis in which the device is deformed. This has been found to reduce the effect of deformation on the operating characteristics of the TFT.

도 1은 능동 매트릭스 액정 디스플레이를 위한 종래의 픽셀 구성을 도시한다. 이는, 샘플 및 홀드 회로(sample and hold circuits)로 알려진 회로 종류의 한 예이고, 이 예는 본 발명을 설명하기 위해 아래의 설명에서 사용될 것이다. 디스플레이는 행과 열의 픽셀 배열로 배치된다. 픽셀의 각각의 행은 공통의 행 전도체(10)를 공유하고, 픽셀의 각각의 열은 공통의 열 전도체(12)를 공유한다. 각각의 픽셀은 열(cloumn) 전도체(12)와 공통 전극(18) 사이에 직렬로 배치된 박막 트랜지스터(14)와 액정 셀(16)을 포함한다. 트랜지스터(14)는 행 전도체(10)에 제공되는 신호에 의해 온과 오프로 스위치된다. 행 전도체(10)는 따라서, 연관된 픽셀의 행의 각각의 트랜지스터(14)의 게이트(14a)에 연결된다. 각각의 픽셀은 추가로 한 단부(22)가 다음의 행 전극, 이전의 행 전극, 또는 개별 캐퍼시터 전극에 연결된 저장 캐퍼시터(20)를 포함한다. 이 캐퍼시터(20)는, 트랜지스터(14)가 턴 오프된 이후에도 액정 셀(16)에 인가된 신호를 유지하도록 구동 전압을 저장하는 것을 돕는다. 1 shows a conventional pixel configuration for an active matrix liquid crystal display. This is an example of a circuit type known as sample and hold circuits, which will be used in the description below to illustrate the present invention. The display is arranged in an array of pixels in rows and columns. Each row of pixels shares a common row conductor 10, and each column of pixels shares a common column conductor 12. Each pixel includes a thin film transistor 14 and a liquid crystal cell 16 disposed in series between a thermal conductor 12 and a common electrode 18. Transistor 14 is switched on and off by a signal provided to row conductor 10. The row conductor 10 is thus connected to the gate 14a of each transistor 14 of the row of associated pixels. Each pixel further comprises a storage capacitor 20 with one end 22 connected to a next row electrode, a previous row electrode, or an individual capacitor electrode. This capacitor 20 helps to store the drive voltage to maintain the signal applied to the liquid crystal cell 16 even after the transistor 14 is turned off.

요구되는 회색 레벨을 얻기 위해 액정 셀(16)을 원하는 전압으로 구동하기 위해, 적합한 신호가 행 전도체(10) 상의 행 어드레스 펄스와 동기화하여 열 전도체(12)에 제공된다. 이 행 어드레스 펄스는 박막 트랜지스터(14)를 턴온하여, 열 전도체(12)가 액정 셀(16)을 원하는 전압으로 충전하도록 하고, 또한 저장 캐퍼시 터(20)를 동일한 전압으로 충전하도록 한다. 행 어드레스 펄스의 말미에, 트랜지스터(14)는 턴오프되고, 저장 캐퍼시터(20)는 다른 행이 어드레스될 때 셀(16) 양단에 전압을 유지하는 것을 돕는다. 저장 캐퍼시터(20)는 액정의 누설 효과를 줄이고, 액정 셀 캐퍼시턴스의 전압 의존성에 의해 야기되는 픽셀 캐퍼시턴스의 변화의 백분율을 줄인다. In order to drive the liquid crystal cell 16 to the desired voltage to obtain the required gray level, a suitable signal is provided to the column conductor 12 in synchronization with the row address pulses on the row conductor 10. This row address pulse turns the thin film transistor 14 on, causing the thermal conductor 12 to charge the liquid crystal cell 16 to a desired voltage and also to charge the storage capacitor 20 to the same voltage. At the end of the row address pulse, transistor 14 is turned off and storage capacitor 20 helps maintain a voltage across cell 16 when another row is addressed. The storage capacitor 20 reduces the leakage effect of the liquid crystal and reduces the percentage of change in pixel capacitance caused by the voltage dependence of the liquid crystal cell capacitance.

행은 모든 행이 한 프레임 기간에 어드레스되고 후속하는 프레임 기간에 리프레쉬되도록 순차적으로 어드레스된다.Rows are addressed sequentially so that all rows are addressed in one frame period and refreshed in subsequent frame periods.

도 2에 도시된 것처럼, 행 구동 회로(30)에 의한 행 어드레스 신호와, 열 어드레스 회로(32)에 의한 픽셀 구동 신호가 디스플레이 픽셀 행렬(34)에 제공된다. As shown in FIG. 2, a row address signal by the row drive circuit 30 and a pixel drive signal by the column address circuit 32 are provided to the display pixel matrix 34.

도 1에 도시된 것과 같은 픽셀 회로가 유연한 중합체 기판 상에 제공되는, 유연한 디스플레이에 관한 관심이 증대되고 있다. 이는 디스플레이 디바이스를 위한 가능한 적용의 새로운 영역을 열뿐만 아니라, 또한 다른 처리 기술이 사용되는 것을 가능하게 한다. 도 2는 디스플레이 내에, 디스플레이가 행 방향에 평행한 축에 대해 휘거나 말릴 수 있는, 기판의 일부를 형성하고 그 축에 대해 변형을 촉진하는 약화된-라인(35)을 도시한다. There is a growing interest in flexible displays, in which pixel circuits such as those shown in FIG. 1 are provided on flexible polymer substrates. This not only opens up a new area of possible application for display devices, but also allows other processing techniques to be used. FIG. 2 shows a weakened-line 35 in the display that forms part of the substrate and facilitates deformation about that axis in which the display can be bent or rolled about an axis parallel to the row direction.

그렇지만 제조된 디스플레이를 변형시키는 것은 픽셀 회로의 성능에 영향을 미친다. However, deforming the manufactured display affects the performance of the pixel circuit.

도 3은 종래의 픽셀 회로의 기하학적 레이아웃을 도식적으로 도시한다. 행 전도체(10)는 TFT(14)를 위한 게이트 전도체를 한정하는 수직 확장부(11)를 갖는다. 하부 게이트 구조에 있어서, 게이트 유전 층은 하부 금속 층 위에 있고, 트랜 지스터의 반도체 바디는 게이트 유전 층 위에 섬(island) 형태로 제공된다. 상부 금속 층은 드레인 전극 뿐만 아니라 열 전도체(12)와 소스 전극(이들은 서로 연결됨)을 한정한다. 픽셀 전극(40)은 드레인에 연결되고, 반사형 디스플레이에서 이는 동일한 금속 층으로부터 형성될 수 있거나, 투과형 디스플레이에서 ITO와 같은 개별의 투명한 층으로부터 형성될 수 있다. 3 diagrammatically shows the geometrical layout of a conventional pixel circuit. The row conductor 10 has a vertical extension 11 that defines a gate conductor for the TFT 14. In the bottom gate structure, the gate dielectric layer is over the bottom metal layer, and the semiconductor body of the transistor is provided in island form over the gate dielectric layer. The top metal layer defines the thermal conductor 12 and the source electrode (they are connected to each other) as well as the drain electrode. The pixel electrode 40 is connected to a drain and in a reflective display it can be formed from the same metal layer or in a separate transparent layer such as ITO in a transmissive display.

본 발명은 다른 변형 방향이 픽셀 회로 특성에 다른 영향을 갖는 다는 것에 기초한다. 특히, 게이트 전도체의 변형과 행 전도체의 변형은 픽셀 회로 특성에 가장 큰 영향을 준다. 게이트 전도체의 변형은 TFT 작동 특성 특히, 그 누설 전류에 영향을 주고, 행 저항은, 행 전도체의 RC 시간 상수가 행의 모든 픽셀이 이용가능한 시간 내에 어드레스되는 능력에 영향을 주기 때문에, 특히 중요하다. 이는 디스플레이가 위에서 아래로 휜 것을 의미한다. 도 3의 예에서, 디스플레이는 화살표(42)에 의해 개략적으로 도시된 것처럼, 행에 평행한 축을 중심으로 변형된다. 이 변형은 행 방향에 수직으로 확장하는 증착된 전도체, 즉 게이트 전도체(11)와 열 전도체(12)에 기계적 응력을 발생시킨다. 열 전도체에서의 저항의 변화는 행 전도체에서의 저항의 변화보다 덜 결정적인데, 이는 열 전도체가 한번에 단일 픽셀에만 신호를 전송하기 때문이다. The present invention is based on the fact that different deformation directions have different effects on the pixel circuit characteristics. In particular, deformation of the gate conductor and deformation of the row conductor have the greatest influence on the pixel circuit characteristics. The deformation of the gate conductor affects the TFT operating characteristics, in particular its leakage current, and the row resistance is particularly important because the RC time constant of the row conductor affects the ability of all pixels in the row to be addressed within the time available. . This means that the display will slide from top to bottom. In the example of FIG. 3, the display is deformed about an axis parallel to the row, as schematically shown by arrow 42. This deformation creates mechanical stress in the deposited conductors, ie gate conductors 11 and thermal conductors 12, which extend perpendicular to the row direction. The change in resistance at the thermal conductor is less critical than the change in resistance at the row conductor, because the thermal conductor only transmits signals to a single pixel at a time.

유연한 기판상의 회로의 기계적 응력에 대한 민감도를 줄이기 위해, 본 발명은 트랜지스터의 게이트가 감소된 응력을 받게되는 기판의 말리는 방향에 대한 방향으로 정렬되도록, 트랜지스터의 게이트를 위한 레이아웃 설계를 제공한다. 말리는 방향은 또한 선택된 전도체 라인 상의 변형 효과를 줄리도록 선택된다. In order to reduce the sensitivity to the mechanical stress of the circuit on the flexible substrate, the present invention provides a layout design for the gate of the transistor such that the gate of the transistor is aligned in the direction to the curling direction of the substrate subjected to the reduced stress. The drying direction is also chosen to reduce the strain effect on the selected conductor line.

도 4는 본 발명의 제 1 실시예를 도시한다. 4 shows a first embodiment of the present invention.

디바이스는 다시 말리는 방향(42)으로 행 전도체의 축에 대해 변형되도록 배치된다. 상술한 것처럼, 이 배향은, 행 라인 시간 상수를 가능한 작게 하도록 유지하는 것이 바람직한, 변형이 행 라인 저항에 최소의 작용을 갖도록 하는 것을 의미한다. The device is arranged to deform with respect to the axis of the row conductor in the direction of re-rolling 42. As mentioned above, this orientation means that the deformation has a minimal effect on the row line resistance, which is desirable to keep the row line time constant as small as possible.

TFT의 게이트 전도체(11)는 수직에 대해 일정 각도로 배치된다. 이 배치는 반도체 층 상의 게이트 금속에 의해 생성되는 감소된 응력을 제공하여, 굽힘에 의한 TFT 특성의 변화를 감소시킨다. The gate conductor 11 of the TFT is disposed at an angle with respect to the vertical. This arrangement provides the reduced stress produced by the gate metal on the semiconductor layer, reducing the change in TFT characteristics due to bending.

행 전도체(10)는 따라서, 확장된 행 라인(10a)과, 박막 트랜지스터(14)의 게이트 전도체(11)를 한정하는 확장부(10b)를 포함한다. 확장부(10b)는 행 라인(10a)의 방향에 수직하지 않은 방향으로 확장한다. 확장부(10b)는 행 라인으로부터 20도 내지 70도 각도로, 더 바람직하게는 30도 내지 60도 각도로, 행 라인 방향으로 확장한다.The row conductor 10 thus includes an extended row line 10a and an extension 10b that defines the gate conductor 11 of the thin film transistor 14. The expansion portion 10b extends in a direction not perpendicular to the direction of the row line 10a. The extension portion 10b extends in the row line direction at an angle of 20 to 70 degrees, more preferably at an angle of 30 to 60 degrees from the row line.

각도의 이 범위는 TFT 특성에 대한 굽힘의 효과를 줄이기에 충분하고, 또한 픽셀 레이아웃이 대체로 변하지 않게 한다.This range of angles is sufficient to reduce the effect of bending on the TFT characteristics, and also keeps the pixel layout largely unchanged.

도 5는 게이트 전도체를 형성하는 확장부가 "L" 모양의 형태로 증착된 제 2 실시예를 도시한다. 따라서, 확장부(10b)는 행 라인 방향에 수직으로 확장하는 제 1 부분(50)과, 제 1 부분(50)의 단부로부터 행 라인(10a)의 방향에 평행한 방향으로 확장하는 게이트 전도체를 한정하는 부분(52)을 포함한다.5 shows a second embodiment in which the extension forming the gate conductor is deposited in the form of an "L" shape. Accordingly, the extension portion 10b includes a first portion 50 extending perpendicular to the row line direction and a gate conductor extending from an end portion of the first portion 50 in a direction parallel to the direction of the row line 10a. And a defining portion 52.

이 배치에서, 게이트 전도체는 반도체 층 상의 게이트 금속에 의해 형성되는 응력 을 최소화하기 위해 행 방향에 평행하게 확장한다.In this arrangement, the gate conductors extend parallel to the row direction to minimize the stress formed by the gate metal on the semiconductor layer.

상기 실시예는 한 방향으로 말릴 수 있는 TFT와 디스플레이를 위한 행 금속 라인 모두의 응력을 감소시킨다. This embodiment reduces the stress of both the TFT that can be rolled in one direction and the row metal line for the display.

본 발명의 추가 실시예는 임의의 방향으로 디스플레이의 말림 또는 휨을 가능하게 한다(행 전도체에 평행한 축 주위로 마는 것을 포함).A further embodiment of the invention allows for the curling or bending of the display in any direction (including rolling around an axis parallel to the row conductor).

도 6은 이중 TFT 구성이 제공되는 한 실시예를 도시한다. 제 1 TFT(14a)는 게이트 전도체가 행에 평행으로 확장하는 상태로 도 5에 도시된 것과 동일한 방식으로 배치된다. 제 2 TFT(14b)는 게이트 전도체가 행 방향에 수직으로 확장하는 도 3에 도시된 것과 동일한 방식으로 배치된다. 2개의 TFT(14a, 14b)는 서로 대각선 방향으로 배향된 게이트 전도체를 가져서, 한 TFT 상의 응력이 최고일 때, 다른 TFT의 응력은 최소이다.6 shows one embodiment in which a dual TFT configuration is provided. The first TFT 14a is disposed in the same manner as shown in Fig. 5 with the gate conductors extending parallel to the row. The second TFT 14b is disposed in the same manner as shown in Fig. 3 in which the gate conductor extends perpendicular to the row direction. The two TFTs 14a and 14b have gate conductors oriented diagonally to each other so that when the stress on one TFT is the highest, the stress of the other TFT is minimal.

이 방식으로, TFT의 적어도 하나는 낮은 누설 전류를 유지하여, 요구되는 샘플 및 홀드 회로 작동은 디스플레이가 말리고/휘는 방향에 상관없이 정확하게 구현될 것이다.In this way, at least one of the TFTs maintains a low leakage current so that the required sample and hold circuit operation will be accurately implemented regardless of the direction in which the display is curled / bent.

도 6의 디스플레이는 행 또는 열 방향으로 말리도록 설계될 수 있고, 또는 임의의 말림 방향도 허용될 것이다.The display of FIG. 6 can be designed to roll in a row or column direction, or any curling direction will be acceptable.

단지 하나의 특정한 말림 방향이 허용된다면, 다른 전도체 라인은 말림이 발생하는 축에 평행하게 배치되도록 선택될 것이다. 예를 들어, 다른 픽셀 레이아웃은 전력 라인이 행 또는 열 방향에 있을 수 있도록 하고, 특정한 픽셀 설계는, 예를 들면 상술한 예의 행 방향인 말림 축에 평행하게 전도체 라인의 대부분이 확장 하도록 선택될 수 있다. 게다가, 추가적인 제어 라인을 구비한 더 복잡한 픽셀 레이아웃이 있고, 이런 제어 라인은 동일한 방향으로 배열되도록 또한 설계될 수 있다.If only one particular direction of curl is allowed, the other conductor line will be chosen to be placed parallel to the axis where the curl occurs. For example, different pixel layouts may allow the power lines to be in the row or column direction, and a particular pixel design may be chosen such that most of the conductor lines extend parallel to the curl axis, for example, in the row direction of the example described above. have. In addition, there are more complicated pixel layouts with additional control lines, which can also be designed to be arranged in the same direction.

본 발명은 능동 매트릭스 LCD를 위한 표준 픽셀 회로를 위한 레이아웃과 관련하여 위에서 기재되었지만, 샘플 및 홀드 위로를 사용하는 전기영동 디스플레이, 전기습윤 디스플레이, 전기변색 디스플레이, 이동 또는 말림식 호일 기반의 디스플레이와 같은 MEMS 기반의 디스플레이와 같은 능동 매트릭스 디스플레이에도 또한 유리하게 적용될 수 있다. 그렇지만, 유사한 샘플 및 홀드 회로는 데이터 구동 출력단 또는 능동 매트릭스 중합체 LED 디스플레이 픽셀 회로의 메모리 부분의 기초를 형성할 것이다. 이런 회로에서, TFT의 누설 전류를 가능한 낮게 유지하는 것은 특히 중요하다. 누설 전류는 종래 기술과 같은 종류의 TFT가 기계적으로 응력을 받을 때 증가하는 것으로 알려진다.Although the invention has been described above in connection with a layout for a standard pixel circuit for an active matrix LCD, such as electrophoretic displays, electrowetting displays, electrochromic displays, moving or curled foil based displays using samples and hold ups, It can also be advantageously applied to active matrix displays such as MEMS based displays. However, similar sample and hold circuits will form the basis of the data drive output stage or the memory portion of the active matrix polymer LED display pixel circuit. In such a circuit, it is particularly important to keep the leakage current of the TFT as low as possible. Leakage current is known to increase when a TFT of the same kind as in the prior art is mechanically stressed.

액정 디스플레이의 제조 또는 다른 능동 매트릭스 디바이스의 제조와 관련된 상세한 공정은 상세히 설명되지 않았다. 게다가, 주어진 방식으로 기판을 변형시키는 다른 가능한 방법은 상세히 설명되지 않았다. 본 발명은 변형 방향을 참조하여 기판 상의 전도체의 레이아웃에 대한 변형을 제공하고, 종래의 사용되는 공정 단계 또는 게다가 종래의 구동 방법을 바꾸지 않는다. 이런 종래의 공정과 방법은 따라서 상세히 설명되지 않는다.Detailed processes associated with the manufacture of liquid crystal displays or other active matrix devices have not been described in detail. In addition, other possible ways of modifying the substrate in a given manner have not been described in detail. The present invention provides a modification to the layout of the conductors on the substrate with reference to the deformation direction and does not change the conventional used process steps or moreover the conventional driving method. Such conventional processes and methods are therefore not described in detail.

다양한 변형이 당업자에게 자명할 것이다.Various modifications will be apparent to those skilled in the art.

본 발명을 활용하여, 유연한 기판의 제조시에 야기되는 픽셀 내의 TFT의 특성의 변화를 최소화 시킬 수 있다.By utilizing the present invention, it is possible to minimize changes in the characteristics of the TFTs in the pixels caused in the manufacture of the flexible substrate.

Claims (20)

능동 매트릭스 배열 디바이스로서,An active matrix array device, 박막 트랜지스터(14)를 각각 포함하고 행과 열 방향으로 배치된 디바이스 요소의 배열을 포함하는 기판과,A substrate comprising an array of device elements each including a thin film transistor 14 and disposed in a row and column direction, 복수의 행 전도체(10)와 복수의 열 전도체(12)를 포함하고,A plurality of row conductors 10 and a plurality of thermal conductors 12, 상기 각각의 행 전도체(10)는 확장된 행 라인(10a)과, 상기 행 라인으로부터 확장하는 복수의 확장부(10b)를 포함하고, 각각의 확장부(10b)는 각각의 상기 디바이스 요소의 박막 트랜지스터의 게이트 전도체(11)를 한정하는 부분을 갖고, 상기 디바이스는 상기 행 라인(10a)에 평행한 적어도 축에 대해 변형되도록 순응하고, 상기 각각의 확장부(10b)의 부분은 상기 행 라인 방향에 수직하지 않은 방향으로 확장하는 확장된 게이트 전도체를 포함하는, 능동 매트릭스 배열 디바이스.Each row conductor 10 includes an extended row line 10a and a plurality of extensions 10b extending from the row lines, each extension 10b having a thin film of each of the device elements. Having a portion defining a gate conductor 11 of a transistor, the device compliant to be deformed about at least an axis parallel to the row line 10a, and the portion of each extension 10b being in the row line direction And an expanded gate conductor extending in a direction that is not perpendicular to the. 제 1항에 있어서, 상기 기판은 중합체 재료를 포함하는, 능동 매트릭스 배열 디바이스.The active matrix array device of claim 1, wherein the substrate comprises a polymeric material. 제 1항에 있어서, 상기 기판은 금속 호일(foil)을 포함하는, 능동 매트릭스 배열 디바이스.The active matrix array device of claim 1, wherein the substrate comprises a metal foil. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 각각의 확장부(10b)는 상 기 행 라인(10a)으로부터 20도로, 행 라인 방향으로 70도로 확장하는, 능동 매트릭스 배열 디바이스.4. Active matrix array device according to any of the preceding claims, wherein each extension (10b) extends 20 degrees from the row line (10a) and 70 degrees in the row line direction. 제 1항 내지 제 4항 어느 중 한 항에 있어서, 상기 기판은 상기 행 라인(10a)에 평행한 축에 대해 상기 기판의 바람직한 변형을 촉진하기 위한 약화된 지역(35)을 포함하는, 능동 매트릭스 배열 디바이스.5. The active matrix according to claim 1, wherein the substrate comprises a weakened area 35 for promoting a desired deformation of the substrate about an axis parallel to the row line 10a. Array device. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 확장부(10b)는 행 라인(10a) 방향에 대체로 수직으로 확장하는 제 1 부분(50)과, 제 1 부분(50)의 단부로부터 행 라인(10a)의 방향에 대체로 평행한 방향으로 확장하는 게이트 전도체를 한정하는 부분(52)을 포함하는, 능동 매트릭스 배열 디바이스.6. The extension part 10b according to any one of claims 1 to 5, wherein the extension part 10b extends from the end of the first part 50 and the first part 50 extending generally perpendicular to the direction of the row line 10a. And a portion (52) defining a gate conductor extending in a direction generally parallel to the direction of the row line (10a). 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 각각의 디바이스 요소는 박막 트랜지스터(14a)와 직렬인 제 2 트랜지스터(14b)를 포함하는, 능동 매트릭스 배열 디바이스.7. Active matrix array device according to any one of the preceding claims, wherein each device element comprises a second transistor (14b) in series with the thin film transistor (14a). 제 1항 내지 제 6항 중 어느 한 항에 있어서, 상기 박막 트랜지스터(14a)는 제 1 박막 트랜지스터이고, 각각의 픽셀은 추가로 제 2 트랜지스터(14b)를 포함하고, 상기 제 2 박막 트랜지스터의 게이트 전도체는 상기 행 라인(10a)으로부터 대체로 수직하게 확장하는 제 2 확장부에 의해 한정되는, 능동 매트릭스 배열 디바이 스.7. The thin film transistor (14) according to any one of claims 1 to 6, wherein the thin film transistor (14a) is a first thin film transistor, and each pixel further includes a second transistor (14b), and a gate of the second thin film transistor. Conductor is an active matrix array device defined by a second extension extending generally perpendicularly from said row line (10a). 제 8항에 있어서, 상기 제 1 박막 트랜지스터(14a)를 위한 각각의 확장부는 행 라인(10a) 방향에 대체로 수직으로 확장하는 부분과, 제 1 부분으로부터 행 라인의 방향에 대체로 평행한 방향으로 확장하는 게이트 전도체를 한정하는 부분을 포함하는, 능동 매트릭스 배열 디바이스. 10. The method of claim 8, wherein each of the extensions for the first thin film transistor 14a extends generally perpendicular to the direction of the row line 10a, and extends in a direction generally parallel to the direction of the row line from the first portion. And a portion defining a gate conductor. 제 9항에 있어서, 상기 디바이스는 하나는 행 라인(10a)에 평행하고, 다른 하나는 열 전도체(12)에 평행한 적어도 2개의 축에 대해 변형되도록 순응되는, 능동 매트릭스 배열 디바이스. 10. The active matrix array device of claim 9, wherein the device is adapted to deform about at least two axes, one parallel to the row line (10a) and the other parallel to the thermal conductor (12). 제 1항 내지 제 10항 중 어느 한 항에 있어서, 게이트 전도체를 한정하는 상기 확장 부분(10b)은 가늘고 길며, 적어도 2배인 폭을 갖는, 능동 매트릭스 배열 디바이스. The active matrix array device according to claim 1, wherein the extension portion (10b) defining the gate conductor is elongated and has a width that is at least twice the width. 제 1항 내지 제 11항 중 어느 한 항에 있어서, 상기 각각의 디바이스 요소는 샘플 및 홀드(sample and hold) 회로를 포함하는, 능동 매트릭스 배열 디바이스. 12. The active matrix array device of any one of the preceding claims, wherein each device element comprises sample and hold circuitry. 제 1항 내지 제 13항 중 어느 한 항에 있어서, 디스플레이 디바이스를 포함하고, 상기 디바이스 요소는 디스플레이 픽셀을 포함하는, 능동 매트릭스 배열 디 바이스. 14. The active matrix array device of any of claims 1 to 13, comprising a display device, wherein the device element comprises a display pixel. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 디스플레이 픽셀 배열에 부착하기 위한, 디스플레이 디바이스용 능동 매트릭스 판을 포함하는, 능동 매트릭스 배열 디바이스. 13. The active matrix array device of claim 1, comprising an active matrix plate for the display device for attaching to the display pixel array. 제 14항에 있어서, 전기영동 디스플레이를 위한 능동 매트릭스 판을 포함하는, 능동 매트릭스 배열 디바이스. 15. The active matrix array device of claim 14, comprising an active matrix plate for an electrophoretic display. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 구동 출력단을 포함하는, 능동 매트릭스 배열 디바이스. 13. An active matrix array device according to any of the preceding claims, comprising a drive output stage. 제 1항 내지 제 12항 중 어느 한 항에 있어서, 메모리 회로를 포함하는, 능동 매트릭스 배열 디바이스. The active matrix array device of claim 1, comprising a memory circuit. 제 17항에 있어서, 상기 메모리 회로는 유기 발광 다이오드 회로(OLED)를 위한, 능동 매트릭스 배열 디바이스. 18. The active matrix array device of claim 17, wherein the memory circuitry is for an organic light emitting diode circuit (OLED). 제 13항에 있어서, 기판 사이에 액정 물질이 배치된 픽셀 배열을 포함하는 기판에 장착되는 추가의 유연한 기판을 포함하는 능동 매트릭스 액정 디스플레이 디바이스를 포함하는, 능동 매트릭스 배열 디바이스. 14. The active matrix array device of claim 13, comprising an active matrix liquid crystal display device comprising an additional flexible substrate mounted to a substrate comprising a pixel array disposed between liquid crystal materials. 제 13항에 있어서, 상기 디스플레이 픽셀은 전기영동, MEMS, 또는 전기변색 디스플레이 픽셀을 포함하는, 능동 매트릭스 배열 디바이스. 14. The active matrix array device of claim 13, wherein the display pixels comprise electrophoretic, MEMS, or electrochromic display pixels.
KR1020067027584A 2004-06-30 2005-06-28 Active matrix array devices having flexible substrates KR20070036081A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0414617.1 2004-06-30
GBGB0414617.1A GB0414617D0 (en) 2004-06-30 2004-06-30 Active matrix array devices having flexible substrates

Publications (1)

Publication Number Publication Date
KR20070036081A true KR20070036081A (en) 2007-04-02

Family

ID=32843289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027584A KR20070036081A (en) 2004-06-30 2005-06-28 Active matrix array devices having flexible substrates

Country Status (6)

Country Link
EP (1) EP1763701A1 (en)
JP (1) JP2008505352A (en)
KR (1) KR20070036081A (en)
GB (1) GB0414617D0 (en)
TW (1) TW200634414A (en)
WO (1) WO2006003622A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4984316B2 (en) 2005-08-18 2012-07-25 セイコーエプソン株式会社 Semiconductor device, electro-optical device and electronic apparatus
TW200815886A (en) * 2006-06-12 2008-04-01 Koninkl Philips Electronics Nv Geometry of functional layers in rollable devices
CN102782858B (en) * 2009-12-25 2015-10-07 株式会社理光 Field-effect transistor, semiconductor memory, display element, image display and system
JP5633346B2 (en) * 2009-12-25 2014-12-03 株式会社リコー Field effect transistor, semiconductor memory, display element, image display apparatus and system
JP5899615B2 (en) * 2010-03-18 2016-04-06 株式会社リコー Insulating film manufacturing method and semiconductor device manufacturing method
JP2017188508A (en) 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ Semiconductor device, and display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994174A (en) * 1997-09-29 1999-11-30 The Regents Of The University Of California Method of fabrication of display pixels driven by silicon thin film transistors
GB0108309D0 (en) * 2001-04-03 2001-05-23 Koninkl Philips Electronics Nv Matrix array devices with flexible substrates

Also Published As

Publication number Publication date
EP1763701A1 (en) 2007-03-21
TW200634414A (en) 2006-10-01
GB0414617D0 (en) 2004-08-04
JP2008505352A (en) 2008-02-21
WO2006003622A1 (en) 2006-01-12

Similar Documents

Publication Publication Date Title
CN108598087B (en) Array substrate, manufacturing method thereof, display panel and electronic device
TWI278990B (en) Matrix array devices with flexible substrates
US7729036B2 (en) Capacitive MEMS device with programmable offset voltage control
US7715079B2 (en) MEMS devices requiring no mechanical support
US7349136B2 (en) Method and device for a display having transparent components integrated therein
US7723734B2 (en) LTPS-LCD structure and method for manufacturing the same
EP1573389B1 (en) Backplanes for electro-optic displays
US11281058B2 (en) Display device
US4697331A (en) Method of fabrication of a control transistor for a flat-panel display screen
US6999136B2 (en) Liquid crystal display and fabricating method thereof
US20050225690A1 (en) Non rectangular display device
EP1715374A1 (en) Active matrix circuit, active matrix display and method for manufacturing the same
KR20070036081A (en) Active matrix array devices having flexible substrates
JP2008147418A (en) Thin film transistor device, image display device, and method of manufacturing same
TW201314773A (en) Silicide gap thin film transistor
KR20050063564A (en) Method of fabricating liquid crystal display
US7968887B2 (en) Active matrix circuit substrate, method of manufacturing the same, and active matrix display including the active matrix circuit substrate
US20070099376A1 (en) Memory cell, pixel structure and fabrication process of memory cell
US7116303B2 (en) Apparatus and method of driving liquid crystal display device
US8861068B2 (en) Display structure with a roughened sub-electrode layer
US20120274611A1 (en) Thin film transistors (tft) active-matrix imod pixel layout
US20110181557A1 (en) Display substrate and method of manufacturing the same
US6475835B1 (en) Method for forming thin film transistor
JP2004264463A (en) Liquid crystal display panel and method for manufacturing the same
US20140063022A1 (en) Electromechanical systems device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid