KR20070033641A - 내부전원 드라이버 - Google Patents

내부전원 드라이버 Download PDF

Info

Publication number
KR20070033641A
KR20070033641A KR1020050088039A KR20050088039A KR20070033641A KR 20070033641 A KR20070033641 A KR 20070033641A KR 1020050088039 A KR1020050088039 A KR 1020050088039A KR 20050088039 A KR20050088039 A KR 20050088039A KR 20070033641 A KR20070033641 A KR 20070033641A
Authority
KR
South Korea
Prior art keywords
transistor
internal power
voltage
gate
source
Prior art date
Application number
KR1020050088039A
Other languages
English (en)
Other versions
KR101080171B1 (ko
Inventor
김지현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050088039A priority Critical patent/KR101080171B1/ko
Publication of KR20070033641A publication Critical patent/KR20070033641A/ko
Application granted granted Critical
Publication of KR101080171B1 publication Critical patent/KR101080171B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

본 발명은 내부전원 드라이버에 관한 것으로서, 보다 상세하게는 외부전원을 받아 내부전원을 생성하는 내부전원 발생 장치 중 효율적으로 사이즈가 감소된 내부전원 드라이버에 관한 것이다.
본 발명은, 소오스에 외부전원(Vext)이 공급되며 게이트에 인가되는 전압에 따라 저항으로 동작하여 드레인으로 내부전원을 출력하는 제1트랜지스터, 소오스에 상기 제1트랜지스터의 게이트가 연결되며 게이트에 인가되는 전압에 따라 스위치로 동작하는 제2트랜지스터, 드레인에 제1트랜지스터의 게이트가 연결되며, 소오스에 접지전원(VSS)이 연결되고 게이트에 인가되는 전압에 따라 스위치로 동작하는 제3트랜지스터, 제1트랜지스터의 드레인으로 부터 입력되는 내부전원전압과 설정된 기준전압(VREF)의 차이에 비례하는 구동전압을 생성하여 제2트랜지스터의 드레인에 공급하는 내부전원 생성제어부, 및 외부에서 입력되는 동작신호가 외부전원 출력상태이면 제3트랜지스터의 게이트에 턴온 전압을 인가하고 동작신호가 내부전원 생성상태이면 제2트랜지스터의 게이트에 턴온 전압을 인가하고 내부전원 생성제어부를 인에이블 시키는 제어신호 발생부를 포함한다.
내부전원, 외부전원, 기준전압, 접지전원, 전원전압, 드라이버

Description

내부전원 드라이버{internal voltage driver}
도 1은 종래의 내부전원 드라이버의 회로도,
도 2은 본 발명의 일실시예에 따른 내부전원 드라이버의 회로도,
도 3a 내지 3e는 도2의 제어신호 발생부의 상세 회로도이다.
본 발명은 내부전원 드라이버에 관한 것으로서, 보다 상세하게는 외부전원을 받아 내부전원을 생성하는 내부전원 발생장치 중 효율적으로 사이즈가 감소된 내부전원 드라이버에 관한 것이다.
일반적으로 내부전원 발생장치란 DRAM의 직접도의 증가에 따라 MOSFET의 게이트(gate)길이(length)와 산화물(oxide) 두께(thickness)가 감소하여 트랜지스터의 신뢰성(reliability)이 나빠지는 문제점을 해결하기 위해 칩 내부에 전원전압을 낮추는 전압 변환 회로를 말하며, 기준전압 발생부, 레벨 시프터 및 내부전원 드라이버를 포함하여 구성된다.
기준전압 발생부(reference voltage generator)는 외부전원이 특정 전압 레 벨에 도달하면 일정한 전압 레벨을 출력하고, 레벨 시프터(level shifter)는 기준전압 발생부의 출력을 입력 받아 원하는 전압 레벨로 변환하며, 내부전원 드라이버는 레벨 시프터의 출력과 전원 드라이버의 출력을 비교하여 전원 드라이버의 출력전압이 레벨 시프터의 출력전압과 동일한 값을 가지도록 한다.
도 1은 종래의 내부전원 드라이버의 회로도이다. 도 1을 참조하면, 종래의 내부전원 드라이버는 외부전원(Vext)으로부터 내부전원(Vint)을 만들어 내는 회로로서, 외부에서 입력되는 동작전압(HIGHVDD)에 따라 다른 레벨의 내부전원을 생성한다.
예를 들면, 동작전압(HIGHVDD)이 '하이(HIGH)'로 입력되면, 내부전원 드라이버는 3.3V의 외부전원(Vext)으로부터 2.5V의 내부전원(Vint)을 생성하고, 동작전압(HIGHVDD)이 '로우(LOW)'로 입력되면, 내부전원 드라이버는 1.8V의 외부전원(Vext)을 그대로 내부전원(Vint)으로 사용할 수 있다.
내부전원 드라이버의 동작과정을 좀 더 상세하게 설명한다. 먼저, 동작전압(HIGHVDD)이 '하이(HIGH)'인 경우, 인에이블바(enableb) 신호가 '로우(LOW)'가 되어 내부전원 생성제어부을 동작시킨다. 내부전원 생성제어부는 기준전압(VREF)에 따라 드라이브 신호(drive)를 적절한 아날로그 레벨(level)의 전압을 유지한다. 여기서 기준전압(VREF)은 내부전원(Vint) 레벨을 결정하는 기준 레벨(reference level)이다. 따라서 기준전압 값에 따라 내부전원의 전압값이 달라질 수 있다.
드라이브 신호(drive)는 pMOS트랜지스터(m1, m2)의 턴온의 정도를 조절하고, pMOS트랜지스터(m1, m2)의 턴온 정도에 따라 외부전원(Vext)은 내부전원(Vint)으로 전류(current)를 공급하여 원하는 레벨의 내부전원(Vint)이 생성되게 된다. 이때 쇼트바 신호(shortb)는 '하이(HIGH)'로 유지되어 pMOS트랜지스터(m3, m4)는 오프(off) 상태가 된다.
다음은 동작전압(HIGHVDD)이 '로우(LOW)'인 경우, 인에이블바 신호(enableb) 가 '하이(HGIH)'가 되어 내부전원 생성제어부는 동작하지 않는다. 반면 쇼트바 신호(shortb)가 '로우(LOW)'로 떨어져 pMOS트랜지스터(m3, m4)가 턴온(turn on)되고, 외부전원(Vext)단은 내부전원(Vint)단과 단락(short)되게 되어 내부전원 드라이버의 출력은 외부전원(Vext)과 같은 크기의 출력전압을 가지게 된다. 이때 드라이브 신호(drive)는 '하이(HIGH)'로 유지되어 pMOS트랜지스터(m1, m2)는 오프(off) 상태가 된다.
종래의 내부전원 드라이버 회로의 동작을 정리하여 표로 나타내면 아래 표 1과 같다.
HIGHVDD shortb enableb 동작 TR Vint 값
하이(HIGH) 하이(HIGH) 로우(LOW) m1, m2 VREF (0 < Vint < Vext)
로우(LOW) 로우(LOW) 하이(HIGH) m3, m4 Vext
표 1을 참조하면, 동작전압(HIGHVDD)이 '하이(HIGH)' 또는 '로우(LOW)'인 각 경우, 동작하는 pMOS트랜지스터는 m1, m2 또는 m3, m4로, 한 쪽의 pMOS트랜지스터가 동작하면 다른 한 쪽의 pMOS트랜지스터는 동작하지 않음을 알 수 있다.
실제 내부전원 드라이버 회로를 구성하는 m1, m2, m3 및 m4의 pMOS트랜지스터 사이즈(size)는 내부전원 드라이버 회로를 구성하는 제어신호 발생부와 내부전원 생성제어부에 쓰이는 트랜지스터보다 평균적으로 최소한 10 내지 20배 이상 큰 것이 보통이다.
따라서 m1, m2, m3 및 m4 트랜지스터가 내부전원 드라이버의 크기를 결정한다고 볼 수 있으며, 이렇게 큰 트랜지스터가 사용되지 않는 경우가 생긴다는 것은 매우 비효율적이라고 할 수 있다.
즉, 종래의 내부전원 드라이버 회로는, 외부전원(Vext)과 다른 레벨의 내부전원(Vint)을 만들기 위한 트랜지스터(m1, m2)와 외부전원(Vext)과 같은 레벨의 내부전원(Vint)을 만들기 위한 트랜지스터(m3, m4)가 따로 분리된 구조를 가지므로, 내부전원 드라이버 동작 중 트랜지스터가 사용되지 않는 경우가 발생하여 회로가 효율적이지 못하고 레이아웃(layout) 면적이 넓어져 칩 사이즈(chip size)가 늘어나는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 내부전원 드라이버의 출력으로 외부전원을 출력하는 경우와 생성된 내부전원을 출력하는 경우 출력 트랜지스터를 공유하는 내부전원 드라이버를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은, 소오스에 외부전원(Vext)이 공급 되며 게이트에 인가되는 전압에 따라 저항으로 동작하여 드레인으로 내부전원을 출력하는 제1트랜지스터; 소오스에 상기 제1트랜지스터의 게이트가 연결되며, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제2트랜지스터; 드레인에 상기 제1트랜지스터의 게이트가 연결되며, 소오스에 접지전원(VSS)이 연결되고, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제3트랜지스터; 상기 제1트랜지스터의 드레인으로 부터 입력되는 내부전원전압과 설정된 기준전압(VREF)의 차이에 비례하는 구동전압을 생성하여 상기 제2트랜지스터의 드레인에 공급하는 내부전원 생성제어부; 및 외부에서 입력되는 동작신호가 외부전원 출력상태이면 상기 제3트랜지스터의 게이트에 턴온 전압을 인가하고, 상기 동작신호가 내부전원 생성상태이면 상기 제2트랜지스터의 게이트에 턴온 전압을 인가하고 상기 내부전원 생성제어부를 인에이블 시키는 제어신호발생부;를 포함한다.
또한 본 발명은 소오스에 전원전압(VDD)이 공급되며, 드레인이 상기 제1트랜지스터의 게이트에 연결되며, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제4트랜지스터를 더 포함하고, 상기 제어신호 발생부는 상기 동작신호가 내부전원 생성상태이고 외부에서 입력되는 액트신호가 디제이블 상태이면, 상기 내부전원 생성제어부를 디제이블 시키고, 상기 제2트랜지스터와 제3트랜지스터의 게이트에 턴오프 전압을 인가하고, 상기 제4트랜지스터의 게이트에 턴온 전압을 인가하는 것이 바람직하다.
이하 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명한 다.
도 2는 본 발명의 일실시예에 따른 내부전원 드라이버의 회로도이다. 도 2에 도시된 바와 같이 본 발명의 일실시예에 따른 내부전원 드라이버 회로는 제어신호 발생부, 내부전원 생성제어부, 출력 트랜지스터(m5, m6), 내부전원 트랜지스터(n1) , 외부전원 트랜지스터(n2) 및 동작오프 트랜지스터(p1)를 포함한다.
상기 제어신호 발생부는 입력신호에 따라 본 실시예에 따른 내부전원 드라이버의 출력(Vint)을 외부전원(Vext)으로 할 것인지 생성된 내부전원으로 할 것인지를 제어하는 제어신호를 생성하여 출력한다.
제어신호 발생부의 입력신호는 동작신호(HIGHVDD)를 포함하고, 파워업신호(PWRUP), 테스트신호(TEST) 및 액트신호(ACT)를 더 포함할 수 있다.
동작신호(HIGHVDD)는 내부전원 드라이버의 출력을 외부전원으로 할 것인지, 생성된 내부전원으로 할 것인지를 결정하는 신호이다. 본 실시예에서는 동작신호가 '하이(HIGH)'인 경우 내부전원을 생성하여 출력하고, 동작신호가 '로우(LOW)'인 경우 외부전원을 내부전원으로 출력하는 경우를 예시하여 설명한다.
파워업신호(PWRUP)는 외부전원(Vext)이 인가되는 초기 구간에 내부전원 드라이버 회로의 초기값을 잡아 주는 신호이다. 파워업신호는 파우어 업 구간에서 '로우(LOW)', 노멀(normal)로 동작할 때 '하이(HIGH)'를 유지한다.
테스트신호(TEST)는 테스트 모드로 동작할 때, '로우(LOW)', 노멀로 동작할 때 '하이(HIGH)'를 유지한다.
액트신호(ACT)는 내부전원 생성제어부를 동작시킬 것인지 여부를 결정하는 신호로서, 액트신호가 '하이(HIGH)'이면, 내부전원 생성제어부가 동작된다.
제어신호 발생부는 논리회로를 수단으로 입력신호를 조합하여 제어신호를 생성하여 출력한다. 제어신호는, 내부전원 생성제어부를 인에이블 시키는 인에이블바 신호(enableb), 내부전원 트랜지스터(n1)를 턴온/턴오프시키는 내부전원신호(A), 동작오프 트랜지스터(p1)를 턴온/턴오프시키는 동작오프신호(B) 및 외부전원 트랜지스터(n2)를 턴온/턴오프시키는 외부전원신호(C)를 포함한다.
상기 내부전원 생성제어부는 인에이블바신호(enableb)가 '로우(LOW)'상태로 입력되면, 출력 트랜지스터(m5,m6)의 드레인으로부터 입력되는 내부전원전압(Vint)과 설정된 기준전압(VREF)의 차이에 비례하는 구동전압(drive)을 생성하여 내부전원 트랜지스터(n1)의 드레인에 공급한다.
내부전원 생성제어부는 내부전원전압(Vint)과 기준전압(VREF)을 입력으로 하여 내부전원전압(Vint)과 기준전압(VREF)의 차이에 비례하는 구동전압을 생성하는 차동 증폭기일 수 있다. 차동 증폭기의 구성 및 동작은 본 발명의 기술분야에서 통상의 지식을 가신 자에게 널리 알려진 기술이므로 상세한 설명은 생략한다.
상기 출력 트랜지스터(m5, m6)는 소오스에 외부전원(Vext)이 공급되며 게이트에 인가되는 전압에 따라 저항으로 동작하여 드레인으로 내부전원을 출력한다.
즉, 내부전원 트랜지스터(n1)가 턴온되어 구동전원(drive)이 게이트에 인가되면, 출력 트랜지스터(m5,m6)는 인가되는 구동전원(drive)의 레벨에 비례하여 턴온되면서 일정레벨의 내부전원을 출력한다.
또한 외부전원 트랜지스터(n2)가 턴온되어 접지전원(Vss)이 게이트에 인가되 면, 출력 트랜지스터(m5,m6)는 외부전원단과 내부전원단이 쇼트(short) 상태가 되면서 외부전원 레벨의 내부전원을 출력한다.
상기 내부전원 트랜지스터(n1)는 소오스에 출력 트랜지스터(m5,m6)의 게이트가 연결되며, 드레인에 내부전원 생성제어부의 구동전압(drive)이 인가되며, 게이트에 인가되는 전압에 따라 스위치로 동작한다.
즉, 제어신호 발생부의 내부전원신호(A)가 '하이(HIGH)'상태로 게이트에 인가되면, 내부전원 트랜지스터(n1)는 턴온되어 드레인에 공급되는 구동전압(drive)을 출력 트랜지스터(m5,m6)의 게이트에 인가한다. 이때 출력 트랜지스터(m5,m6)는 턴온된 정도에 따라 외부전원(Vext)을 내부전원(Vint)으로 전류를 공급하여 설정된 레벨의 내부전원을 생성하여 출력하게 된다.
상기 외부전원 트랜지스터(n2)는 드레인에 출력 트랜지스터(m5,m6)의 게이트가 연결되며, 소오스에 접지전원(VSS)이 연결되고, 게이트에 인가되는 전압에 따라 스위치로 동작한다.
즉, 제어신호 발생부의 외부전원신호(C)가 '하이(HIGH)'인 상태로 게이트에 인가되면, 외부전원 트랜지스터(n2)는 턴온되어 소오스에 공급되는 접지전원(VSS)을 출력 트랜지스터(m5,m6)의 게이트에 인가한다. 이때 출력 트랜지스터(m5,m6)는 턴온되어 외부전원 입력단과 내부전원 출력단이 쇼트(short) 상태가 되며 결과적으로 외부전원(Vext)을 출력하게 된다.
상기 동작오프 트랜지스터(p1)는 소오스에 전원전압(VDD)이 공급되며, 드레인이 상기 제1트랜지스터의 게이트에 연결되며, 게이트에 인가되는 전압에 따라 스 위치로 동작한다.
즉, 제어신호 발생부의 동작오프신호(B)가 '로우(LOW)'상태로 게이트에 인가되면, 동작오프 트랜지스터(p1)는 턴온되어 소오스에 공급되는 전원전압(VDD)를 출력 트랜지스터(m5,m6)의 게이트에 인가한다. 이때 출력 트랜지스터(m5,m6)는 턴오프되어 동작오프 상태가 된다.
도 3a 내지 3e는 도2의 제어신호 발생부의 상세 회로도이다. 도 3a 내지 3e에 도시된 바와 같이, 제어신호 발생부는 동작신호(HIGHVDD), 파워업신호(PWRUP), 테스트신호(TEST) 및 액트신호(ACT) 등의 입력신호를 조합하여 인에이블바 신호(enableb), 쇼트바신호(shortb), 내부전원신호(A), 동작오프신호(B) 및 외부전원신호(C)를 생성하여 출력한다.
여기서 쇼트바신호(shortb)는 출력 트랜지스터(m5,m6)의 외부전원 입력단과 내부전원 출력단을 쇼트(short)시켜 외부전원을 내부전원으로 출력하도록 하는 제어신호이다.
본 실시예의 내부전원 드라이버 회로의 동작을 상기에서 설명한 제어신호 발생부의 주요 입력신호, 제어신호 발생부의 제어신호(출력신호) 및 출력 트랜지스터(m5,m6) 상태로 정리하여 보면 아래 표 2와 같다.
HIGHVDD ACT PWRUP enableb shortb A B C 출력TR
H H H L H H H L Vint
H H L L L L H H Vext
H L H H H L L L off
H L L H L L H H Vext
L - - - L L H L Vext
표 2를 참조하면, 본 실시예의 내부전원 드라이버는 동작신호(HIGHVDD)가 '하이(HIGH)'이면 생성된 내부전원을 출력하고, 동작신호(HIGHVDD)가 '로우(LOW)'이면 외부전원을 내부전원으로 출력한다.
한편 본 실시예의 내부전원 드라이버는 동작신호(HIGHVDD)가 '하이(HIGH)'인 상태에서 액트신호(ACT) 또는 파워업신호(PWRUP)에 의해 보다 다양한 동작을 수행할 수 있다.
예를들면, 동작신호(HIGHVDD)가 '하이(HIGH)'인 상태이더라도 액트신호(ACT)가 '로우(LOW)'이면 내부전원 생성제어부가 동작하지 않고 동작오프 트랜지스터(p1)가 턴온되어 내부전원 드라이버는 오프 상태가 된다.
또한 동작신호(HIGHVDD)가 '하이(HIGH)'인 상태이더라도 파워업신호(PWRUP)가 '로우(LOW)'이면, 내부전원 드라이버 회로의 초기값을 잡아 주기 위하여 외부전원 입력단과 내부전원 출력단을 쇼트(short)시켜 외부전원(Vext)을 내부전원으로 출력하게 된다.
이상에서 설명한 바와 같이, 본 발명의 내부전원 드라이버는 외부전원을 출력하는 경우와 생성된 내부전원을 출력하는 경우 출력 트랜지스터를 공유함으로써, 여러 동작 전압에서 사용되는 종전의 내부전원 드라이버와 동일한 구동능력을 가지면서 레이아웃 면적을 줄일 수 있게 되는 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 소오스에 외부전원(Vext)이 공급되며 게이트에 인가되는 전압에 따라 저항으로 동작하여 드레인으로 내부전원을 출력하는 제1트랜지스터;
    소오스에 상기 제1트랜지스터의 게이트가 연결되며, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제2트랜지스터;
    드레인에 상기 제1트랜지스터의 게이트가 연결되며, 소오스에 접지전원(VSS)이 연결되고, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제3트랜지스터;
    상기 제1트랜지스터의 드레인으로 부터 입력되는 내부전원전압과 설정된 기준전압(VREF)의 차이에 비례하는 구동전압을 생성하여 상기 제2트랜지스터의 드레인에 공급하는 내부전원 생성제어부; 및
    외부에서 입력되는 동작신호가 외부전원 출력상태이면 상기 제3트랜지스터의 게이트에 턴온 전압을 인가하고, 상기 동작신호가 내부전원 생성상태이면 상기 제2트랜지스터의 게이트에 턴온 전압을 인가하고 상기 내부전원 생성제어부를 인에이블 시키는 제어신호 발생부;
    를 포함하는 내부전원 드라이버.
  2. 제1항에 있어서,
    소오스에 전원전압(VDD)이 공급되며, 드레인이 상기 제1트랜지스터의 게이트 에 연결되며, 게이트에 인가되는 전압에 따라 스위치로 동작하는 제4트랜지스터를 더 포함하고,
    상기 제어신호발생부는 상기 동작신호가 내부전원 생성상태이고 외부에서 입력되는 액트신호가 디제이블 상태이면, 상기 내부전원 생성제어부를 디제이블 시키고, 상기 제2트랜지스터와 제3트랜지스터의 게이트에 턴오프 전압을 인가하고, 상기 제4트랜지스터의 게이트에 턴온 전압을 인가하는
    내부전원 드라이버.
KR1020050088039A 2005-09-22 2005-09-22 내부전원 드라이버 KR101080171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050088039A KR101080171B1 (ko) 2005-09-22 2005-09-22 내부전원 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050088039A KR101080171B1 (ko) 2005-09-22 2005-09-22 내부전원 드라이버

Publications (2)

Publication Number Publication Date
KR20070033641A true KR20070033641A (ko) 2007-03-27
KR101080171B1 KR101080171B1 (ko) 2011-11-07

Family

ID=49290645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050088039A KR101080171B1 (ko) 2005-09-22 2005-09-22 내부전원 드라이버

Country Status (1)

Country Link
KR (1) KR101080171B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929848B1 (ko) * 2008-02-14 2009-12-08 주식회사 하이닉스반도체 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3895395A (en) * 1994-10-19 1996-05-15 Intel Corporation Voltage supplies for flash memory
KR19990062213A (ko) * 1997-12-31 1999-07-26 김영환 반도체장치의 내부전압 발생기
KR100365736B1 (ko) * 1998-06-27 2003-04-18 주식회사 하이닉스반도체 테스트패드를이용한반도체장치의내부전압발생회로및방법
KR20000060453A (ko) * 1999-03-16 2000-10-16 윤종용 반도체 디바이스를 위한 전압 레벨 변환장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929848B1 (ko) * 2008-02-14 2009-12-08 주식회사 하이닉스반도체 반도체 장치
US8749299B2 (en) 2008-02-14 2014-06-10 Hynix Semiconductor Inc. Semiconductor device generating varied internal voltages

Also Published As

Publication number Publication date
KR101080171B1 (ko) 2011-11-07

Similar Documents

Publication Publication Date Title
US9378838B2 (en) Mixed voltage non-volatile memory integrated circuit with power saving
US5663917A (en) Semiconductor circuit having MOS circuit for use in strong electric field
JP4751766B2 (ja) 半導体装置
KR101221177B1 (ko) 전압 전환 회로
US6867641B2 (en) Internal voltage generator for semiconductor device
KR100648857B1 (ko) 파워업 신호 발생 장치 및 그 생성 방법
KR100247785B1 (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드회로
US7126872B2 (en) Semiconductor integrated circuit
US20090243667A1 (en) Output driving device
US20170308724A1 (en) Integrated Power Supply Scheme for Powering Memory Card Host Interface
US6806691B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
WO1996010258A1 (en) Pcmcia power multiplexer integrated circuit with programmable decode
JP4073708B2 (ja) 半導体集積回路
KR101080171B1 (ko) 내부전원 드라이버
US6512698B2 (en) Semiconductor device
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
KR20070006267A (ko) 반도체 메모리 장치
US8000160B2 (en) Semiconductor device and cell plate voltage generating apparatus thereof
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
KR100861192B1 (ko) 외부전원전압에 따른 순차적 제어가 가능한 내부전원전압발생장치
KR20090117165A (ko) 전원전압 공급 제어 장치
KR20140028600A (ko) 전압 구동회로
KR20070080882A (ko) 반도체 메모리 장치의 내부 전압 생성 회로
KR20100039485A (ko) 다중 내부 전압 변환기와 이를 포함하는 내부 전원 공급 장치 및 반도체 장치
KR20060000796A (ko) 반도체 장치의 내부전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee