KR20070027268A - Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device - Google Patents
Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device Download PDFInfo
- Publication number
- KR20070027268A KR20070027268A KR1020050082688A KR20050082688A KR20070027268A KR 20070027268 A KR20070027268 A KR 20070027268A KR 1020050082688 A KR1020050082688 A KR 1020050082688A KR 20050082688 A KR20050082688 A KR 20050082688A KR 20070027268 A KR20070027268 A KR 20070027268A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- semiconductor device
- copper wiring
- layer
- tin
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1은 종래 반도체 소자의 구리 배선 및 패드 형성 공정 단면도,1 is a cross-sectional view of a copper wiring and pad forming process of a conventional semiconductor device;
도 2는 종래 구리 배선 및 패드 형성 공정에서 구리 성분의 확산 개념 단면도,2 is a cross-sectional view illustrating a diffusion concept of a copper component in a conventional copper wiring and pad forming process;
도 3은 종래 0.13um FCT의 알루미늄 패드 금속층의 평면도와 전자현미경 이미지 예시도,3 is a plan view and an electron microscope image of the aluminum pad metal layer of the conventional 0.13um FCT,
도 4는 상기 도 3에서 도시된 알루미늄 패드 금속층의 변색된 부분에 대한 AES 분석결과 예시도,4 is an exemplary AES analysis result for the discolored portion of the aluminum pad metal layer shown in FIG.
도 5a 내지 도 5c는 본 발명에 따른 반도체 소자의 구리 배선 및 패드 형성 공정 단면도,5A to 5C are cross-sectional views of a copper wiring and pad forming process of a semiconductor device according to the present invention;
도 6은 본 발명의 제1실시 예에 따른 구리 확산을 방지시키는 베리어 금속 형성 공정 조건 예시도,6 is an exemplary view illustrating a barrier metal forming process condition for preventing copper diffusion according to a first embodiment of the present invention;
도 7은 상기 도 6의 각 조건에 따른 알루미늄 패드 금속층의 평면도,7 is a plan view of the aluminum pad metal layer according to the conditions of FIG.
도 8은 상기 도 6의 각각의 split condition을 적용한 알루미늄 패드 금속층 단면도,8 is a cross-sectional view of the aluminum pad metal layer to which each split condition of FIG. 6 is applied;
도 9는 본 발명의 제2 실시 예에 따른 구리 확산을 방지시키는 베리어 금속 형성 공정 조건 예시도,9 is a view illustrating a barrier metal forming process condition for preventing copper diffusion according to a second embodiment of the present invention;
도 10은 상기 도 9의 각 조건에 따른 알루미늄 패드 금속층의 평면도,10 is a plan view of the aluminum pad metal layer according to the conditions of FIG.
도 11은 상기 도 9의 각 조건에 따른 알루미늄 패드 금속층의 단면도.11 is a cross-sectional view of the aluminum pad metal layer according to the conditions of FIG. 9.
<도면의 주요 부호에 대한 간략한 설명><Brief description of the major symbols in the drawings>
200 : top via 202 : 최상위 구리 배선층200: top via 202: top copper wiring layer
204 : 베리어 금속층 206 : 알루미늄 패드 금속층204: barrier metal layer 206: aluminum pad metal layer
208 : 보이드 210 : 구리확산부208: void 210: copper diffusion unit
본 발명은 반도체 소자 제조공정에 관한 것으로, 특히 반도체 소자의 와이어 본딩 시 구리(Cu) 배선이 베리어 금속(barrier metal)을 통해 패드(pad) 부위로 확산되는 것을 방지시키는 구리배선 반도체 소자의 패드형성 공정 시 구리 확산 방지 방법에 관한 것이다.BACKGROUND OF THE
최근 들어, 반도체 디바이스의 사이즈가 감소함에 따라 반도체의 금속배선간 결합을 위한 콘텍 크기는 고집적, 고용량을 위해 계속 줄어드는 추세에 있으며, 이러한 사이즈의 감소로 인한 콘텍홀의 고종횡비에 따라 기존의 알루미늄, 텅스텐을 이용한 금속배선 형성의 경우, 알루미늄 및 텅스텐의 낮은 매립특성 및 높은 저항에 의한 시간 지연의 문제가 발생하게 되는 문제점이 있다. In recent years, as the size of semiconductor devices decreases, the contact size for coupling between metal interconnections of semiconductors continues to decrease for high integration and high capacity, and according to the high aspect ratio of contact holes due to the reduction in size, conventional aluminum and tungsten In the case of forming the metal wires, there is a problem that a problem of time delay due to low embedding characteristics and high resistance of aluminum and tungsten occurs.
이에 따라, 현재는 낮은 비저항값과 우수한 Electromigration(EM) 특성을 가지는 구리박막이 초고집적회로 ULSI의 유망한 전기배선 재료로써 광범위하게 연구되고 있다.Accordingly, copper thin films having low specific resistance and excellent electromigration (EM) have been widely studied as a promising electric wiring material of ultra-high integrated circuit ULSI.
그러나, 금속배선 재료로 구리를 사용하는데는 몇 가지 해결되어야 점들이 있는데, 그 중 하나가 실리콘이나 산화막내로의 구리의 확산을 효과적으로 방지할 수 있는 확산 방지막을 찾는 것이다. 이는 구리가 실리콘 및 산화막안으로 확산 속도가 매우 빠르기 때문에 구리의 확산으로 얕은 접합이나 콘텍(contact)이 파괴되는 등의 문제가 있기 때문이다. However, there are several issues to be solved in using copper as the metal wiring material, one of which is to find a diffusion barrier that can effectively prevent the diffusion of copper into silicon or oxide film. This is because copper has a very fast diffusion rate into the silicon and the oxide film, which causes problems such as shallow junctions and breakage due to diffusion of copper.
이를 위해, 종래에는 구리의 확산방지막으로 스퍼터링(sputtering) 방법으로 증착시킨 TiN, TiW, TaN 및 WN 등이 연구되어 왔으나, 이러한 박막들은 지속적인 반도체 소자의 고집적화에 따른 스텝 커버리지(step coverage) 불량 및 등각성(conformality) 불량 등의 문제점이 있었다.To this end, conventionally, TiN, TiW, TaN, and WN deposited by a sputtering method with a copper diffusion barrier have been studied, but such thin films have poor step coverage due to continuous integration of semiconductor devices and conformality. There were problems such as poor conformality.
이러한 문제들을 해결하기 위하여 TiN, TaN 등에 비해 스텝 커버리지(step coverage)와 등각성(conformality)이 우수하여 적은 두께로 확산방지막으로서의 역할을 할 뿐만아니라 TiN, TaN 등과 같은 두꺼운 두께로 인한 다량의 파티클(particle) 발생과 낮은 throughput 등의 문제들을 해결 할 수 있는 화학증착법으로 증착시킨 TiSiN가 연구되고 있다. In order to solve these problems, it has excellent step coverage and conformality compared to TiN, TaN, etc., and serves as a diffusion barrier with a small thickness, and a large amount of particles due to the thick thickness such as TiN, TaN, etc. TiSiN deposited by chemical vapor deposition has been studied to solve problems such as particle generation and low throughput.
도 1은 종래 반도체 소자의 구리 배선 및 패드 형성 공정을 도시한 것으로, 금속배선으로 구리를 이용하는 반도체 소자에서의 패드 형성은, 상기 도 1에서 보여지는 바와 같이, 최상층(top metal) 구리 배선(Cu)(100) 상부에 패드(pad) 형성을 위해 패드 오픈을 진행한 후, 패드 베리어 금속층(TiSiN)(102)을 형성하고 패드 금속(Al)(104)을 증착한다. 이어 패드 오픈 영역(106)에 와이어 본딩(wire bonding)을 위한 금속을 증착시키게 된다.FIG. 1 illustrates a process for forming a copper wiring and a pad of a conventional semiconductor device. In the semiconductor device using copper as a metal wiring, as shown in FIG. 1, a top metal copper wiring (Cu) is shown. After pad opening is performed on the
그러나, 위와 같은 종래 구리 배선 및 패드 형성 공정에서 구리 성분의 확산 개념을 도시한 도 2에서 보여지는 바와 같이 상부 비아(top via)(200)의 크기(size)가 대개 다른 비아 홀(via hole)보다 크고 최상위 금속층(top metal)(Cu)(202)의 패턴 덴시티(pattern density)는 다른 층(layer) 에 비해 낮기 때문에 다른 층보다 베리어 금속(barrier metal) 위/아래로 더 많은 스트레스(stress)를 야기 시킨다. 이러한 이유로 최상위 금속층(Top metal)(202)과 알루미늄 패드 금속층(Al metal pad)(206) 사이의 베리어 금속(barrier metal)(204)인 TiSiN은 나쁜 스텝 커버리지(step coverage)와 등각성(conformality)을 갖는다. However, as shown in FIG. 2, which illustrates the concept of diffusion of copper components in the conventional copper wiring and pad forming process as described above, a via hole having a different size of the top via 200 is usually different. More stress on and below the barrier metal than on other layers because the pattern density of the larger and top metal (Cu) 202 is lower compared to other layers. Cause. For this reason, TiSiN, the
더욱이 TV sinter process는 베리어 금속(204)에 열적 스트레스를 가하게 되어 베리어 금속(204) 아래의 구리 배선층(Cu)(202)은 쉽게 약한 베리어 금속(barrier metal)인 TiSiN를 뚫고 알루미늄 패드 금속층(Al metal pad)(206)으로 확산(210)되며, 최상위 금속층(top metal)(202)에서 구리 성분(Cu)이 빠져나간 부분은 보이드(void)(208)가 발생한다. 그리고 이와 같이 패드 금속층(206)으로 확산된 구리성분은 패키지의 와이어 본딩 시 접착력(bondability) 문제를 발생시키는 문제점이 있었다.Moreover, the TV sinter process exerts thermal stress on the
도 3은 종래 0.13μm FCT(foundry Compatible Technology)의 알루미늄 패드 금속층(Al metal Pad)의 평면도(top view)와 전자현미경(SEM) 이미지 예시도로서, 상기 도 3의 (a)에 도시된 평면도에서와 같이 0.13μm 듀얼 다마싱(Dual Damascene) 기술의 모든 공정 거친 알루미늄 패드 금속층(Al metal Pad)에서 이상물질이 발견되는 것을 확인할 수 있으며, 이는 도 3의 (b)에 도시된 전자현미경 이미지에서 보여지는 같이 최상위 구리 배선층에서 구리 성분이 알루미늄 패드 금속층으로 확산되어 발생한 것을 알 수 있으며, 이로 인해 구리 배선층에는 빈공간(vacancy)이 발생한 것을 알 수 있다.3 is a top view and an electron microscope (SEM) image of an aluminum pad metal layer (Al metal pad) of the conventional 0.13μm foundry compatible technology (FCT), in the plan view shown in (a) of FIG. As shown in FIG. 3 (b), the electron microscope image shown in FIG. 3 (b) shows that an abnormal substance is found in all the rough metal pad Al metal pads of the 0.13 μm Dual Damascene technology. As can be seen, the copper component is diffused from the uppermost copper wiring layer to the aluminum pad metal layer. As a result, it can be seen that vacancy has occurred in the copper wiring layer.
도 4는 상기 도 3에서 도시된 알루미늄 패드 금속층의 변색된 부분에 대한 AES 분석결과 예시도로서, 상기 도 4의 (a)에서 보여지는 전자현미경 이미지에 대한 구리 원자 맵(Cu Atomic Map)과, AES 전자 스펙트럼(Electron Spectrum) 예시도인 도 4의 (b), (c)에서와 같이 상기 알루미늄 패드 금속층의 이상물질은 구리 성분임을 알 수 있다.FIG. 4 is an exemplary AES analysis result of the discolored portion of the aluminum pad metal layer shown in FIG. 3, and a copper atomic map for the electron microscope image shown in FIG. As shown in (b) and (c) of FIG. 4, which is an example of AES electron spectrum, it can be seen that the abnormal material of the aluminum pad metal layer is a copper component.
따라서, 본 발명의 목적은 반도체 소자의 와이어 본딩 시 구리배선이 베리어 메탈을 통해 패드부위로 확산되는 것을 방지할 수 있는 구리배선 반도체 소자의 패드형성 공정 시 구리 확산 방지 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method for preventing copper diffusion in a pad forming process of a copper wiring semiconductor device capable of preventing diffusion of copper wiring to a pad portion through a barrier metal during wire bonding of the semiconductor device.
상술한 목적을 달성하기 위한 본 발명은 구리배선 반도체 소자의 패드형성 공정시 구리 확산 방지 방법으로서, (a)구리배선층을 형성시키는 단계와, (b)상기 구리배선층 상부 전면에 패시베이션막을 형성시키는 단계와, (c)상기 패시베이션막 을 패터닝하여 구리배선이 노출되도록 식각시키는 단계와, (d)상기 패터닝된 패시베이션막 하부에 노출된 구리배선 위에 베리어 금속층을 박막 형성시키는 단계와, (e)상기 베리어 금속층 상부에 와이어 본딩을 위한 금속층을 형성시키는 단계를 포함하되, 상기 베리어 금속층은, 100 Å 두께의 TiSiN 막으로 형성하고, TiSiN 막 형성 시 TiN위에서의 SiH4 soak 전, 상기 TiN 형성에 따른 파티클 제거공정인 semi-pump 공정의 생략을 통해 상기 TiSiN막의 조성비에서 TiN대비 SiH4의 농도가 감소되도록 하는 것을 특징으로 한다.The present invention for achieving the above object is a method for preventing copper diffusion during the pad formation process of a copper wiring semiconductor device, (a) forming a copper wiring layer, (b) forming a passivation film on the entire upper surface of the copper wiring layer And (c) etching the copper passivation by patterning the passivation film, (d) forming a thin film of the barrier metal layer on the copper wiring exposed under the patterned passivation film, and (e) the barrier Forming a metal layer for wire bonding on the metal layer, wherein the barrier metal layer is formed of a TiSiN film having a thickness of 100 Å, before SiH4 soak on TiN, and removing particles according to the TiN formation. By eliminating the semi-pump process, the concentration of SiH 4 to TiN in the composition ratio of the TiSiN film is reduced.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.
도 5a 내지 도 5c는 본 발명의 실시 예에 따른 구리배선 반도체 소자에서 베리어 금속을 통한 구리 확산을 방지시키는 패드형성 공정 단면 예시도이다. 이하 상기 도 5a 내지 도 5c를 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.5A through 5C are cross-sectional views illustrating a pad forming process for preventing copper diffusion through a barrier metal in a copper wiring semiconductor device according to an exemplary embodiment of the present invention. Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 5A to 5C.
먼저 도 5a에서와 같이 반도체 기판(500) 상 배선 영역에 구리 배선층(502)을 형성시킨 후, 패시베이션막(504)을 증착시킨다. 이어 상기 패시베이션막을 사진식각 공정을 통해 패터닝하여 제1 패드 오픈(pad open)(506)을 형성시킨다.First, as shown in FIG. 5A, a
이어 도 5b에서와 같이 상기 제1 패드 오픈된 영역의 구리 배선층(502)위에 구리 성분의 확산을 방지시키기 위한 베리어 금속(barrier metal)(508)을 증착시킨다. 상기 베리어 금속(508)은 구리 배선층(502) 위에 TiN(질화티타늄)을 증착시킨 후, TiN층위로 SiH4를 흡수(soak)하여 형성한 TiSiN을 이용한다.Next, as shown in FIG. 5B, a
그런 후, 도 5c에서와 같이 상기 베리어 금속층(508) 상부에 와이어 본딩(wire bonding)을 위한 알루미늄 패드 금속층(510)을 형성시킨 후, 알루미늄 패드 금속층(510) 위에 도포되는 패시베이션막(512)을 사진식각 공정을 통해 패터닝하여 와이어 본딩을 위한 제2 패드 오픈(514)을 형성시킨다.Thereafter, as shown in FIG. 5C, an aluminum
도 6은 본 발명의 제1 실시 예에 따른 구리 확산을 방지시키는 베리어 금속 형성 공정 조건을 도시한 것이고, 도 7은 상기 도 6의 각 조건에 따른 알루미늄 패드 금속층의 평면도를 도시한 것이다.FIG. 6 illustrates a barrier metal forming process condition for preventing copper diffusion according to a first embodiment of the present invention, and FIG. 7 illustrates a plan view of an aluminum pad metal layer according to each condition of FIG. 6.
이하, 상기 도 6 및 도 7을 참조하여 각 베리어 금속 형성 조건에 따른 구리 확산 방지 여부를 살펴보기로 한다.Hereinafter, the copper diffusion prevention according to the barrier metal forming conditions will be described with reference to FIGS. 6 and 7.
먼저, 조건 1은 일반적인 베리어 금속 형성 조건(POR)으로, TiSiN는 일반적으로 350℃의 서브스트레이트(substrate) 온도에서 TDMAT (Tetrakis-Dimethyl-Amino-Titanium)의 열분해에 의해 형성된다. 또한 TiN 증착은 H+/N+ 플라즈마 처리(plasma treatment)에 의해 이루어지며, 이러한 일련의 과정은 원하는 두께만큼 형성되어질 때까지 반복된다. 그런 후, TiN는 TiSiN을 형성하기 위해 silane(SiH4)에 in-situ로 드러내고, 아래의 [화학식1]과 같은 두 과정을 반복함으로써 원하는 100Å TiSiN를 얻을 수 있다.First,
TiN(C) + SiH4 → TiSiNTiN (C) + SiH4 → TiSiN
그러나, 상기 도 6의 조건 1은 도 7의 (a)에서 보여지는 바와 같이 알루미늄 패드 금속층 표면에 구리 성분 확산에 의한 변색을 확인할 수 있다. However,
조건 2와 3는 종래 베리어 금속 공정(barrier metal process)에서 보다 나은 조건을 찾기 위한 것으로, 조건 2는 현재 100 Å으로 증착하는 TiSiN의 두께를 300 Å으로 늘린 경우이며, 상기 도 7의 (b)에서 보여지는 바와 같이 구리 성분 확산이 발생하지 않음을 알 수 있다.
다음으로, 조건 3은 베리어 금속(barrier metal)인 TiSiN의 막질과 두께를 결정하는 SiH4가 흡수 시간(soak time)에 의해 결정되는 것을 감안하여 현재 10sec인 SiH4 흡수 시간(soak time)을 30sec로 늘린 경우이며, 상기 도 7의 (c)에서 보여지는 바와 같이 구리 성분 확산이 발생하는 것을 알 수 있다.Next,
조건 4, 5, 6은 새로운 베리어 금속에 대한 가능성을 알아보기 위한 것으로, TaN/Ta은 베리어 금속으로 상업적으로 널리 사용하고 있는 물질이고, TiSiN/TiN/Al/Ti/TiN 복합 베리어 금속(complex barrier metal)은 일반적으로 알루미늄(Al) 공정에서 사용하고 있는 베리어 금속(barrier metal)이다. 이와 같은 새로운 베리어 금속의 경우 상기 도 7의 (d), (e), (f)에서 보여지는 바와 같이 구리 성분 확산이 발생하지 않은 것을 알 수 있다. Conditions 4, 5, and 6 are intended to explore the potential for new barrier metals. TaN / Ta is a commercially widely used barrier metal and a TiSiN / TiN / Al / Ti / TiN complex barrier metal. metal) is a barrier metal generally used in an aluminum (Al) process. In the case of such a new barrier metal, it can be seen that copper diffusion did not occur as shown in (d), (e), and (f) of FIG. 7.
도 8은 상기 도 6의 각각의 split condition을 적용해서 모든 공정을 진행한 후의 알루미늄 패드 금속층 단면도이다. 상기 도 8을 참조하면, 상기 도 7에서 구리 성분의 확산이 발생하지 않은 조건 2, 4, 5, 6에서 구리 성분 확산이 발생하지 않았음을 해당 조건의 알루미늄 패드 금속층 단면도인 도 8의 (b), (d), (e), (f) 를 통해 알 수 있다.8 is a cross-sectional view of the aluminum pad metal layer after all the processes are applied by applying the respective split conditions of FIG. 6. Referring to FIG. 8, FIG. 8B is a cross-sectional view of an aluminum pad metal layer in which copper diffusion does not occur under
도 9는 본 발명의 제2 실시 예에 따른 구리 확산을 방지시키는 베리어 금속 형성 공정 조건을 도시한 것이고, 도 10은 상기 도 9의 각 조건에 따른 알루미늄 패드 금속층의 평면도를 도시한 것이다.FIG. 9 illustrates a barrier metal forming process condition for preventing copper diffusion according to a second embodiment of the present invention, and FIG. 10 illustrates a plan view of an aluminum pad metal layer according to each condition of FIG. 9.
이하, 상기 도 9 및 도 10을 참조하여 각 베리어 금속 형성 조건에 따른 구리 확산 방지 여부를 살펴보기로 한다.Hereinafter, with reference to FIGS. 9 and 10, the copper diffusion prevention according to the barrier metal forming conditions will be described.
상기 도 9 및 도 10을 참조하면, 도 10의 (b)와 (d)에 도시된 알루미늄 패드 금속층의 평면도에서 보여지는 바와 같이 상기 도 9의 조건 2와 4 에서는 구리 성분 확산이 발생하지 않는 반면, 도 10의 (a)와 (c)에 도시된 알루미늄 패드 금속층의 평면도에서 보여지는 바와 같이 상기 도 9의 조건 1과 3에서는 구리 성분 확산이 발생하는 것을 알 수 있다.9 and 10, as shown in plan views of the aluminum pad metal layers illustrated in FIGS. 10B and 10D, copper component diffusion does not occur under
도 11은 상기 도 10의 각 조건에 따른 알루미늄 패드 금속층의 평면도에 대응되는 해당 조건의 알루미늄 패드 금속층의 단면도를 도시한 것으로, 상기 도 9의 조건 2, 4에서 구리 성분 확산이 발생하지 않았음을 해당 조건의 알루미늄 패드 금속층 단면도인 도 11의 (b)와 (d)를 통해 알 수 있다.FIG. 11 is a cross-sectional view of the aluminum pad metal layer under the corresponding conditions corresponding to the plan view of the aluminum pad metal layer according to the respective conditions of FIG. 10, wherein the copper component diffusion did not occur under the
한편, 상기 본 발명의 제1실시 예에서 SiH4 흡수 시간(soak time)을 늘리는 것을 통해 구리 확산(Cu diffusion)을 방지 할 수 없었음은 전술한 바와 같다. 따라서 본 발명의 제2 실시 예에서는 SiH4를 생성하기 전의 세미 펌프 공정(semi-pump step)을 생략(skip)함으로 해서 SiH4을 간접적으로 조절해보았다. 상기 세미 펌프 공정(semi-pump step)은 SiH4 soak 전에 펌핑(pumping)하는 공정으로 TiN을 형성하면서 발생하는 파티클(particle)을 제거하는 공정이며, 본 발명의 제2 실시 예에서는 세미 펌프 공정을 생략함으로 인해서 TiSiN를 이루는 조성비에서 TiN대비 SiH4의 농도를 감소시키도록 하였다. 이로 인해 TiSiN의 성질을 변화시킴으로써 구리 성분의 확산을 방지시킬 수 있었다. On the other hand, in the first embodiment of the present invention as described above it was not possible to prevent the copper diffusion (Cu diffusion) by increasing the SiH4 absorption time (soak time). Therefore, in the second embodiment of the present invention, the SiH4 was indirectly controlled by skipping a semi-pump step before generating SiH4. The semi-pump step is a step of pumping before SiH4 soak and removing particles generated while forming TiN. In the second embodiment of the present invention, the semi-pump step is omitted. As a result, the concentration of SiH 4 compared to TiN was reduced in the composition ratio of TiSiN. For this reason, the diffusion of a copper component was prevented by changing the property of TiSiN.
상술한 바와 같이 본 발명에서는 구리 배선의 반도체 소자에서 와이어 본딩 시 최상층 구리 배선의 구리 성분이 구조적으로 취약한 베리어 금속을 통해 알루미늄 패드 금속층으로 비정상적으로 확산되어 패키지의 와이어 본딩 시 접착력(bondability) 문제를 발생시키는 것을 방지하고자 하는 것으로, 구리 성분의 확산을 방지시키기 위한 베리어 금속 형성 시 SiH4(silane : 실란) soak 전에 펌핑(pumping) 하는 공정으로 TiN을 형성하면서 발생하는 파티클(particle)을 제거하는 공정인 세미펌프(semi-pump) 공정을 생략(skip)함으로 인해, TiSiN를 이루는 조성비에서 TiN대비 SiH4의 농도를 감소시켜 TiSiN의 성질을 변화시킴으로써 구리 성분의 확산을 방지시키도록 한다.As described above, in the present invention, when the wire bonding in the semiconductor device of the copper wiring, the copper component of the top layer copper wiring is abnormally diffused to the aluminum pad metal layer through the barrier metal which is structurally weak, thereby causing a bondability problem during wire bonding of the package. It is a process to remove particles generated while forming TiN by pumping before SiH4 (silane) soak when forming barrier metal to prevent diffusion of copper components. By skipping the pump (semi-pump) process, the concentration of SiH4 to TiN in the TiSiN composition ratio is reduced to change the properties of TiSiN to prevent the diffusion of copper components.
한편, 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.Meanwhile, in the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the invention should be determined by the claims rather than by the described embodiments.
이상에서 설명한 바와 같이, 본 발명에서는 구리 배선의 반도체 소자에서 와이어 본딩 시 최상층 구리 배선의 구리 성분이 구조적으로 취약한 베리어 금속을 통해 알루미늄 패드 금속층으로 비정상적으로 확산되어 패키지의 와이어 본딩 시 접착력(bondability) 문제를 발생시키는 것을 방지하고자 하는 것으로, 구리 성분의 확산을 방지시키기 위한 베리어 금속 형성 시 SiH4(silane : 실란) soak 전에 펌핑(pumping) 하는 공정으로 TiN을 형성하면서 발생하는 파티클(particle)을 제거하는 공정인 세미펌프(semi-pump) 공정을 생략(skip)함으로 인해, TiSiN를 이루는 조성비에서 TiN대비 SiH4의 농도를 감소시켜 TiSiN의 성질을 변화시킴으로써 구리 성분의 확산을 방지시키도록 하는 이점이 있다.As described above, in the present invention, when the wire bonding in the semiconductor device of the copper wiring, the copper component of the uppermost copper wiring is abnormally diffused to the aluminum pad metal layer through the barrier metal that is structurally fragile, so that the bondability problem during the wire bonding of the package. In order to prevent the formation of a metal oxide, a process of pumping before SiH4 (silane) soak during barrier metal formation to prevent diffusion of copper components to remove particles generated while forming TiN. By skipping the phosphorus semi-pump process, there is an advantage to prevent the diffusion of copper components by changing the properties of TiSiN by reducing the concentration of SiH4 to TiN in the composition ratio of TiSiN.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082688A KR100744238B1 (en) | 2005-09-06 | 2005-09-06 | Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050082688A KR100744238B1 (en) | 2005-09-06 | 2005-09-06 | Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070027268A true KR20070027268A (en) | 2007-03-09 |
KR100744238B1 KR100744238B1 (en) | 2007-07-30 |
Family
ID=38100563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050082688A KR100744238B1 (en) | 2005-09-06 | 2005-09-06 | Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100744238B1 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3320644B2 (en) | 1997-11-05 | 2002-09-03 | 松下電器産業株式会社 | Semiconductor device |
US6218732B1 (en) | 1998-09-15 | 2001-04-17 | Texas Instruments Incorporated | Copper bond pad process |
-
2005
- 2005-09-06 KR KR1020050082688A patent/KR100744238B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100744238B1 (en) | 2007-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943867B2 (en) | Schemes for forming barrier layers for copper in interconnect structures | |
KR102542758B1 (en) | Ruthenium metal feature filling for interconnects | |
US6492266B1 (en) | Method of forming reliable capped copper interconnects | |
US7718524B2 (en) | Method of manufacturing semiconductor device | |
TWI402887B (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
JP5261647B2 (en) | Metal interconnect structure | |
US6303505B1 (en) | Copper interconnect with improved electromigration resistance | |
US9029260B2 (en) | Gap filling method for dual damascene process | |
US20080128907A1 (en) | Semiconductor structure with liner | |
US7595269B2 (en) | Semiconductor device comprising a copper alloy as a barrier layer in a copper metallization layer | |
US6211084B1 (en) | Method of forming reliable copper interconnects | |
US6165894A (en) | Method of reliably capping copper interconnects | |
KR101258369B1 (en) | In-situ formation of silicon and tantalum containing barrier | |
US7977791B2 (en) | Selective formation of boron-containing metal cap pre-layer | |
US7485949B2 (en) | Semiconductor device | |
US6368948B1 (en) | Method of forming capped copper interconnects with reduced hillocks | |
US20090166867A1 (en) | Metal interconnect structures for semiconductor devices | |
US6569756B1 (en) | Method for manufacturing a semiconductor device | |
TWI434351B (en) | Method of fabricating semiconductor apparatus and semiconductor apparatus | |
US5950108A (en) | Method of fabricating a conductive plug | |
US20060252250A1 (en) | Method of fabricating a dual-damascene copper structure | |
KR100744238B1 (en) | Method for preventing copper diffusion on process for forming pad in copper metal line semiconductor device | |
US10186454B2 (en) | Semiconductor structure having etch stop layer and method of forming the same | |
KR100250455B1 (en) | Method of manufacturing metal line of semiconductor device using copper thin film | |
US9082828B2 (en) | Al bond pad clean method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |