KR20070025214A - Metal line for display substrate and display substrate having the same - Google Patents

Metal line for display substrate and display substrate having the same Download PDF

Info

Publication number
KR20070025214A
KR20070025214A KR1020050081086A KR20050081086A KR20070025214A KR 20070025214 A KR20070025214 A KR 20070025214A KR 1020050081086 A KR1020050081086 A KR 1020050081086A KR 20050081086 A KR20050081086 A KR 20050081086A KR 20070025214 A KR20070025214 A KR 20070025214A
Authority
KR
South Korea
Prior art keywords
layer
metal
silver
display substrate
alndni
Prior art date
Application number
KR1020050081086A
Other languages
Korean (ko)
Inventor
이제훈
정창오
조범석
배양호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050081086A priority Critical patent/KR20070025214A/en
Publication of KR20070025214A publication Critical patent/KR20070025214A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes

Abstract

A metal line of a thin film transistor substrate and a thin film transistor substrate having the metal line are provided to reduce resistance of the metal line and improve reliability of the metal line by sequentially laminating an adhesive film, an Ag film and a passivation film made of AlNdNi to form the metal line. A metal line of a thin film transistor substrate includes an adhesive film, a low-resistivity metal film and a passivation film. The adhesive film is formed on an insulating substrate, and the low-resistivity metal film is formed on the adhesive film. The passivation film is formed of AlNdNi on the low-resistivity metal film. A thin film transistor substrate includes a plurality of pixels defined by gate lines extended in a first direction and source lines extended in a second direction, and switching elements(TFT) respectively formed at the pixels. The source lines and source and drain electrodes of the switching elements respectively include adhesive films(120a,160a), low-resistivity metal films(120b,160b) and passivation films(120c,160c) formed of AlNdNi.

Description

표시 기판의 금속 배선 및 이를 갖는 표시 기판{METAL LINE FOR DISPLAY SUBSTRATE AND DISPLAY SUBSTRATE HAVING THE SAME}Metal wiring of a display substrate and a display substrate having the same {METAL LINE FOR DISPLAY SUBSTRATE AND DISPLAY SUBSTRATE HAVING THE SAME}

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이다.1 is a plan view of a display substrate according to an exemplary embodiment of the present invention.

도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 3a 내지 도 3e는 도 2에 도시된 표시 기판의 제조 과정을 나타낸 공정도들이다.3A through 3E are process diagrams illustrating a manufacturing process of the display substrate illustrated in FIG. 2.

도 4a 내지 도 4d는 은(Ag)과 금속 원소들간의 상호 고용도를 나타내는 상태도이다. 4A to 4D are state diagrams showing mutual solid solubility between silver (Ag) and metal elements.

도 5는 알루미늄 네오디뮴과(AlNd), 알루미늄 네오디뮴 니켈(AlNdNi)의 힐록(Hillock) 특성을 관찰한 실험 데이터이다.5 is experimental data observing the hillock properties of aluminum neodymium (AlNd) and aluminum neodymium nickel (AlNdNi).

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 표시 기판 110 : 절연 기판100: display substrate 110: insulating substrate

120 : 게이트 금속패턴 120a : 제1 접착층120: gate metal pattern 120a: first adhesive layer

120b : 제1 금속층 120c : 제1 보호층120b: first metal layer 120c: first protective layer

122 : 게이트 전극 130 : 게이트 절연막122: gate electrode 130: gate insulating film

140 : 활성층 160 : 소스 금속패턴140: active layer 160: source metal pattern

160a : 제2 접착층 160b : 제2 금속층160a: second adhesive layer 160b: second metal layer

160c : 제1 보호층 164 : 소스 전극160c: first protective layer 164: source electrode

166 : 드레인 전극166: drain electrode

본 발명은 표시 기판의 금속 배선 및 이를 갖는 표시 기판에 관한 것으로, 보다 상세하게는 배선 저항을 감소시키기 위한 표시 기판의 금속 배선 및 이를 갖는 표시 기판에 관한 것이다.The present invention relates to a metal wiring of a display substrate and a display substrate having the same, and more particularly, to a metal wiring of a display substrate for reducing wiring resistance and a display substrate having the same.

액정표시장치(Liquid Crystal Display; LCD)는 표시 기판(Thin Film Transistor substrate)과 대향 기판(counter substrate) 사이에 주입된 액정층을 포함한다. 상기 액정층은 이방성 유전율로서, 전기장(electric field)의 세기에 따라 배열이 변화되어 투과되는 광의 양을 조절함으로써 화상을 표시한다. A liquid crystal display (LCD) includes a liquid crystal layer injected between a thin film transistor substrate and a counter substrate. The liquid crystal layer is an anisotropic dielectric constant, and the image is displayed by adjusting the amount of light transmitted by changing the arrangement according to the intensity of the electric field.

상기 표시 기판은 대체로 절연 기판 상에 형성된 스위칭 소자 (Thin Film Transistor,TFT), 상기 TFT 의 게이트 전극에 전기적으로 연결된 게이트 배선, 상기 TFT 의 소스 전극에 전기적으로 연결된 소스 배선 및 상기 TFT의 드레인 전극에 전기적으로 연결된 화소 전극을 포함한다. The display substrate generally includes a switching element (TFT) formed on an insulating substrate, a gate wiring electrically connected to a gate electrode of the TFT, a source wiring electrically connected to a source electrode of the TFT, and a drain electrode of the TFT. And electrically connected pixel electrodes.

일반적으로 상기 절연 기판은 유리를 포함하고, 상기 게이트 전극 및 상기 게이트 배선은 금속을 포함한다. 상기 게이트 전극 및 상기 게이트 배선은 상기 절연 기판 상에 배치된다. 현재 사용되고 있는 화소 전극 재료로는 ITO(Indium Tin Oxide)와 IZO(Indium Tin Oxide)가 있다. In general, the insulating substrate includes glass, and the gate electrode and the gate wiring include metal. The gate electrode and the gate wiring are disposed on the insulating substrate. Currently used pixel electrode materials include indium tin oxide (ITO) and indium tin oxide (IZO).

최근 액정표시장치의 대형화 및 고정세화에 따라, 게이트 배선 및 데이터 배선의 길이가 증가하고 반대로 폭은 점점 감소하고 있다. 이와 같이 배선의 길이가 길어지고 폭이 감소하면 상대적으로 배선 저항은 증가하게 된다. 배선 저항이 증가하는 경우, 신호 지연이 발생하게 되어 액정표시장치의 표시 품질을 저하시킨다. In recent years, with the increase in size and definition of liquid crystal display devices, the lengths of the gate lines and the data lines have increased, and conversely, the width has gradually decreased. As the length of the wiring increases and the width decreases, the wiring resistance increases relatively. When the wiring resistance increases, signal delay occurs, which degrades the display quality of the liquid crystal display device.

이러한 문제점을 해결하기 위해 표시 기판의 금속 배선으로 비저항(resistivity)이 낮은 금속인 은(Ag)이 검토되고 있다. In order to solve this problem, silver (Ag), which is a metal having low resistivity, has been studied as a metal wiring of a display substrate.

그러나 은(Ag)은 유리를 포함하는 절연 기판과의 접착력이 매우 낮아, 절연 기판으로부터 배선이 쉽게 분리되는 문제점이 있다. 따라서 은(Ag) 배선과 절연 기판과의 접착력을 향상시키는 하부 접착층이 필요하다. However, silver (Ag) has a problem in that adhesion to an insulating substrate including glass is very low, so that wiring is easily separated from the insulating substrate. Therefore, there is a need for a lower adhesive layer to improve the adhesion between the silver (Ag) wiring and the insulating substrate.

또한, 은(Ag)은 고온의 공정온도에서 뭉침 현상 또는 힐록(Hillock)이 발생하며 건식 식각 내성이 매우 열악하기 때문에 상부 보호층이 필요하다. 일반적으로 금속 배선의 상부 보호층으로는 몰리브데늄(Mo) 또는 크롬(Cr)이 주로 사용된다. 그러나, 몰리브데늄(Mo) 또는 크롬(Cr)은 은(Ag)과의 접착력이 낮으므로 금속 배선으로 은을 사용할 경우 금속 배선의 신뢰성을 저하시킨다. In addition, silver (Ag) requires a top protective layer because agglomeration phenomenon or hillock occurs at a high process temperature and dry etching resistance is very poor. In general, molybdenum (Mo) or chromium (Cr) is mainly used as the upper protective layer of the metal wiring. However, since molybdenum (Mo) or chromium (Cr) has low adhesive strength with silver (Ag), when silver is used as the metal wiring, the reliability of the metal wiring is reduced.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 배선 저항을 감소하기 위한 표시 기판의 금속 배선을 제공하는 것이다. Accordingly, the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to provide a metal wiring of a display substrate for reducing wiring resistance.

본 발명의 다른 목적은 상기 금속 배선을 갖는 표시 기판을 제공하는 것이다.Another object of the present invention is to provide a display substrate having the metal wiring.

상기한 본 발명의 목적을 실현하기 위하여 실시예에 따른 표시 기판의 금속 배선은 접착층, 저저항 금속층 및 보호층을 포함한다. 상기 접착층은 절연 기판 위에 형성되고, 상기 저저항 금속층은 상기 접착층 위에 형성된다. 상기 보호층은 상기 금속층 위에 형성되고, 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진다. In order to achieve the above object of the present invention, the metal wiring of the display substrate according to the embodiment includes an adhesive layer, a low resistance metal layer, and a protective layer. The adhesive layer is formed on an insulating substrate, and the low resistance metal layer is formed on the adhesive layer. The protective layer is formed on the metal layer and is made of aluminum neodymium nickel (AlNdNi).

상기한 본 발명의 다른 목적을 실현하기 위하여 실시예에 따른 표시 기판은 제1 방향으로 연장된 게이트 배선들과 제2 방향으로 연장된 소스 배선들에 의해 정의된 복수의 화소부들과, 각 화소부에 형성된 스위칭 소자를 포함한다. 상기 소스 배선 및 스위칭 소자의 소스 및 드레인 전극은 접착층, 저저항 금속층 및 알루미늄 네오디뮴 니켈로 이루어진 보호층을 포함한다.In accordance with another aspect of the present invention, a display substrate includes a plurality of pixel portions defined by gate wires extending in a first direction and source wires extending in a second direction, and each pixel portion. It includes a switching element formed in. The source and drain electrodes of the source wiring and switching element include a protective layer made of an adhesive layer, a low resistance metal layer, and aluminum neodymium nickel.

이러한 표시 기판의 금속 배선 및 이를 갖는 표시 기판에 의하면, 배선 저항을 감소시킴과 동시에 표시 기판의 구동 특성을 향상시킬 수 있다.According to the metal wiring of the display substrate and the display substrate having the same, the wiring resistance can be reduced and the driving characteristics of the display substrate can be improved.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

도 1은 본 발명의 실시예에 따른 표시 기판의 평면도이며, 도 2는 도 1의 Ⅰ-Ⅰ'선을 따라 절단한 단면도이다. 1 is a plan view of a display substrate according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 표시 기판은 절연 기판(110), 게이트 배선(GL), 스위칭 소자(TFT), 소스 배선(DL), 보호막(170) 및 화소 전극(PE)을 포함한다. 1 and 2, a display substrate according to an exemplary embodiment of the present invention may include an insulating substrate 110, a gate wiring GL, a switching element TFT, a source wiring DL, a passivation layer 170, and a pixel electrode. (PE).

절연 기판(110)은 광이 투과될 수 있는 투명한 물질로 이루어진다. 일 예로, 절연 기판(110)은 유리로 이루어진다.The insulating substrate 110 is made of a transparent material through which light can be transmitted. For example, the insulating substrate 110 is made of glass.

게이트 배선(GL)은 절연 기판(110) 상에 형성되며, 스위칭 소자(TFT)의 게이트 전극(122)과 연결된다. 게이트 배선(GL)은 가로 방향으로 연장되며, 세로 방향으로 배열된다.The gate line GL is formed on the insulating substrate 110 and is connected to the gate electrode 122 of the switching element TFT. The gate lines GL extend in the horizontal direction and are arranged in the vertical direction.

스위칭 소자(TFT)는 게이트 전극(122), 게이트 절연막(130), 활성층(140), 소스 전극(164), 드레인 전극(166)을 포함한다.The switching element TFT includes a gate electrode 122, a gate insulating layer 130, an active layer 140, a source electrode 164, and a drain electrode 166.

게이트 전극(122)은 게이트 배선(GL)으로부터 연장되어 형성되고, 게이트 배선(GL)과 동일한 게이트 금속패턴으로 형성된다. 게이트 금속패턴(120)은 제1 접착층(120a), 제1 금속층(120b) 및 제1 보호층(120c)이 순차적으로 적층된 3층막 구조를 갖는다. The gate electrode 122 extends from the gate line GL and is formed of the same gate metal pattern as the gate line GL. The gate metal pattern 120 has a three-layer film structure in which the first adhesive layer 120a, the first metal layer 120b, and the first protective layer 120c are sequentially stacked.

제1 접착층(120a)은 제1 금속층(120b)과 절연 기판(110)간의 접착력을 향상시키기 위하여 형성하는 층으로, 은(Ag)을 포함하는 제1 금속층(120b)이 절연 기판내로 확산되는 것을 방지한다. 제1 접착층(120a)은 알루미늄(Al), 알루미늄 합금 및 인듐산화물 중에서 선택된 어느 하나로 이루어진다. 제1 접착층으로 사용할 수 있는 알루미늄 합금으로는, AlNdNi 또는 Al-Si 또는 Al-Si-Cu 가 있다. 제1 접착층으로 사용할 수 있는 인듐산화물로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), a-ITO(Amorphous Indium Tin Oxide), AZO(Aluminum Zinc Oxide)가 있다. The first adhesive layer 120a is a layer formed to improve the adhesive force between the first metal layer 120b and the insulating substrate 110. The first adhesive layer 120a may be formed by diffusing the first metal layer 120b including silver (Ag) into the insulating substrate. prevent. The first adhesive layer 120a is made of any one selected from aluminum (Al), aluminum alloy, and indium oxide. Examples of the aluminum alloy that can be used as the first adhesive layer include AlNdNi or Al-Si or Al-Si-Cu. Indium oxides that may be used as the first adhesive layer include indium tin oxide (ITO), indium zinc oxide (IZO), amorphous indium tin oxide (a-ITO), and aluminum zinc oxide (AZO).

제1 금속층(120b)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로, 비저항이 낮은 은(Ag) 또는 은 합금으로 형성된다. The first metal layer 120b is a layer serving as a path for an electric signal, which is a function of wiring, and is formed of silver (Ag) or silver alloy having a low specific resistance.

제1 보호층(120c)은 은(Ag) 또는 은 합금으로 이루어진 제1 금속층(120b)을 보호하기 위하여 형성하는 층으로, 후속 식각 공정에 강한 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진다. 제1 보호층은 또한, 고온의 공정에서 은(Ag) 금속층에 빈번하게 일어나는 응집 현상이나, 힐록(Hillock)을 방지하는 역할을 한다. The first passivation layer 120c is a layer formed to protect the first metal layer 120b made of silver (Ag) or a silver alloy, and is made of aluminum neodymium nickel (AlNdNi) resistant to subsequent etching. The first protective layer also serves to prevent aggregation or hillock that occurs frequently in the silver (Ag) metal layer in a high temperature process.

게이트 절연막(130)은 게이트 금속패턴(120)을 커버하도록 절연 기판(110) 상에 형성된다. 게이트 절연막(130)은 실리콘 질화막(SiNx)으로 이루어진다.The gate insulating layer 130 is formed on the insulating substrate 110 to cover the gate metal pattern 120. The gate insulating layer 130 is made of a silicon nitride film SiNx.

활성층(140)은 게이트 전극(122)과 대응하여 게이트 절연막(130) 상에 형성된다. 활성층(140)은 반도체층(142) 및 오믹 콘택층(144)을 포함한다. 예를 들어, 반도체층(142)은 비정질 실리콘(amorphous Silicon : 이하, a-Si)으로 이루어진다. 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 비정질 실리콘(이하, n+a-Si)으로 이루어진다. 오믹 콘택층(144)은 소스 전극(164) 및 드레인 전극(166)과 중첩되는 영역에 형성된다. The active layer 140 is formed on the gate insulating layer 130 to correspond to the gate electrode 122. The active layer 140 includes a semiconductor layer 142 and an ohmic contact layer 144. For example, the semiconductor layer 142 is made of amorphous silicon (a-Si). The ohmic contact layer 144 is made of amorphous silicon (hereinafter, n + a-Si) doped with a high concentration of n-type impurities. The ohmic contact layer 144 is formed in an area overlapping the source electrode 164 and the drain electrode 166.

소스 전극(164)은 소스 배선(DL)으로부터 연장되고, 소스 배선(DL)과 동일한 소스 금속패턴으로 형성된다. The source electrode 164 extends from the source wiring DL and is formed of the same source metal pattern as the source wiring DL.

드레인 전극(164)은 소스 금속패턴으로 형성되며, 화소 전극(PE)과 전기적으로 연결된다. 드레인 전극(166)은 소스 전극(164)과 이격되며, 게이트 전극(122)을 중심으로 소스 전극(164)의 반대측의 게이트 절연막(130)의 상부에 형성된다. 소스 전극(164)은 스위칭 소자(TFT)의 소스 전극(164)에 해당되며, 드레인 전극(166)은 스위칭 소자(TFT)의 드레인 전극(166)에 해당된다.The drain electrode 164 is formed of a source metal pattern and is electrically connected to the pixel electrode PE. The drain electrode 166 is spaced apart from the source electrode 164 and is formed on the gate insulating layer 130 on the opposite side of the source electrode 164 with respect to the gate electrode 122. The source electrode 164 corresponds to the source electrode 164 of the switching element TFT, and the drain electrode 166 corresponds to the drain electrode 166 of the switching element TFT.

소스 배선(DL)은 게이트 절연막(130) 상에 게이트 배선(GL)과 교차하도록 소스 금속패턴으로 형성된다. The source wiring DL is formed as a source metal pattern on the gate insulating layer 130 to cross the gate wiring GL.

소스 배선(DL), 소스 전극(164) 및 드레인전극(166)을 포함하는 소스 금속패턴(160)은 제2 접착층(160a), 제2 금속층(160b) 및 제2 보호층(160c)이 순차적으로 적층된 3층막 구조를 갖는다. In the source metal pattern 160 including the source wiring DL, the source electrode 164, and the drain electrode 166, the second adhesive layer 160a, the second metal layer 160b, and the second protective layer 160c are sequentially formed. It has a three-layer film structure laminated.

제2 접착층(160a)은 오믹 콘택 특성을 향상시키고, 게이트 절연막(130)과의 접착력을 향상시키기 위하여 형성하는 층이며, 알루미늄, 알루미늄 합금, ITO, IZO, a-ITO, AZO 중에서 선택된 어느 하나로 이루어진다. 제2 접착층으로 적용할 수 있는 알루미늄 합금으로는 예를들어, AlNdNi 또는 Al-Si 또는 Al-Si-Cu 가 있다. 특히, 제2 접착층으로 Al-Si 합금 또는 Al-Si-Cu 합금을 적용하면, 오믹 콘택층(144)의 Si가 제2 접착층 내로 확산되는 것을 방지하여, 앨로이 스파이크(alloy spike) 현상을 제거 할 수 있으므로, 바람직하게는 Al-Si 합금 또는 Al-Si-Cu 합금을 적용한다.The second adhesive layer 160a is a layer formed to improve ohmic contact characteristics and to improve adhesion to the gate insulating layer 130, and is formed of any one selected from aluminum, aluminum alloy, ITO, IZO, a-ITO, and AZO. . Examples of the aluminum alloy applicable to the second adhesive layer include AlNdNi or Al-Si or Al-Si-Cu. In particular, when the Al-Si alloy or Al-Si-Cu alloy is applied as the second adhesive layer, Si of the ohmic contact layer 144 is prevented from being diffused into the second adhesive layer, thereby eliminating the alloy spike phenomenon. Since it is possible, Al-Si alloy or Al-Si-Cu alloy is preferably applied.

제2 금속층(160b)은 배선의 본래 기능인 전기 신호의 통로 역할을 수행하는 층으로, 비저항이 낮은 은(Ag) 또는 은 합금으로 형성된다. 은(Ag)은 a-Si과의 오믹 콘택 특성이 좋으므로, 알루미늄(Al)-은(Ag) 합금을 제2 접착층으로 사용할 경우, 오믹 특성의 개선을 기대할 수 있다. The second metal layer 160b is a layer serving as a path for the electrical signal, which is a function of the wiring, and is formed of silver (Ag) or a silver alloy having a low specific resistance. Since silver (Ag) has good ohmic contact properties with a-Si, when an aluminum (Al) -silver (Ag) alloy is used as the second adhesive layer, improvement in ohmic properties can be expected.

제2 보호층(160c)은 은(Ag)또는 은 합금으로 이루어진 제2 금속층(160b)을 보호하기 위하여 형성하는 층으로, AlNdNi로 이루어진다. AlNdNi은 건식 식각 내성이 강하므로, 화소 전극을 형성하는 후속 건식 식각 공정에서 상기 제2 금속층을 보호한다. 또한, AlNdNi은 힐록(Hillock) 내성이 우수하므로, 고온의 후속 공정에서 은(Ag) 금속층에 빈번하게 일어나는 응집 현상이나 힐록을 방지한다.The second protective layer 160c is a layer formed to protect the second metal layer 160b made of silver (Ag) or a silver alloy, and is made of AlNdNi. AlNdNi has strong dry etching resistance, thus protecting the second metal layer in a subsequent dry etching process of forming a pixel electrode. In addition, since AlNdNi has excellent Hilllock resistance, the AlNdNi prevents agglomeration or hillock frequently occurring in the silver (Ag) metal layer in a subsequent high temperature process.

한편, 제2 보호층(160c)은 콘택홀(172)을 통해 화소전극(PE) 물질인 ITO 또는 IZO 와 직접 접하는 층이므로, 화소전극(PE)과의 접촉 저항이 낮은 물질을 사용하므로써 표시 기판의 구동 특성을 향상시킬 수 있다.  On the other hand, since the second protective layer 160c is a layer directly contacting ITO or IZO, which is a material of the pixel electrode PE, through the contact hole 172, the display substrate may be formed by using a material having a low contact resistance with the pixel electrode PE. It is possible to improve the driving characteristics.

표 1은 AlNd, AlNd/Mo, AlNdNi 금속의 IZO 막과의 접촉저항을 측정한 데이터이다. Table 1 shows data for measuring contact resistance with IZO films of AlNd, AlNd / Mo, and AlNdNi metals.

AlNdNi-IZO AlNdNi-IZO AlNd-IZO AlNd-IZO AlNd/Mo-IZO AlNd / Mo-IZO Cr-IZO Cr-IZO 접촉 저항 Contact resistance 8.68E+058.68E + 05 3.15E+093.15E + 09 1.26E+041.26E + 04 ~E06~ E06

표 1을 참조하면, AlNdNi과 IZO의 접촉 저항은 AlNd 와 IZO 간의 접촉 저항보다 훨씬 작으며, 접촉층으로 Mo를 적층한 AlNd/Mo와 IZO 간의 접촉 저항이나 Cr과 IZO 간의 접촉 저항과 유사한 수준으로 작은 것을 알 수 있다. Referring to Table 1, the contact resistance of AlNdNi and IZO is much smaller than the contact resistance between AlNd and IZO, and is similar to the contact resistance between AlNd / Mo and IZO laminated with Mo as a contact layer or the contact resistance between Cr and IZO. You can see a small thing.

즉, 화소전극(PE)과의 접촉 저항이 작은 AlNdNi을 제2 보호층(160c)으로 적용함으로써 저저항 배선인 은(Ag)배선의 형성이 용이하며 표시 기판의 구동 특성을 향상시킬 수 있다. That is, by applying AlNdNi having a small contact resistance with the pixel electrode PE as the second passivation layer 160c, it is easy to form silver (Ag) wiring, which is a low resistance wiring, and improve driving characteristics of the display substrate.

보호막(170)은 소스 금속패턴(160) 및 게이트 절연막(130)을 커버하도록 절연 기판(110) 상에 전면적으로 형성된다. 보호막(170)에는 드레인 전극(166)을 노출시키기 위한 콘택 홀(172)이 형성된다. The passivation layer 170 is formed on the insulating substrate 110 to cover the source metal pattern 160 and the gate insulating layer 130. A contact hole 172 is formed in the passivation layer 170 to expose the drain electrode 166.

화소 전극(PE)은 보호막(170) 상에 형성되며, 콘택 홀(172)을 통해 드레인 전극(166)과 전기적으로 연결된다. 화소 전극(180)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 투명한 도전성 물질은 ITO 및 IZO를 포함한다. The pixel electrode PE is formed on the passivation layer 170 and is electrically connected to the drain electrode 166 through the contact hole 172. The pixel electrode 180 is made of a transparent conductive material through which light can pass. For example, transparent conductive materials include ITO and IZO.

도시되지는 않았으나, 표시 기판의 게이트 금속패턴으로 형성된 스토리지 공통배선을 포함한다. Although not shown, the storage common wiring may be formed of the gate metal pattern of the display substrate.

이하, 본 발명의 실시예에 따른 표시 기판의 제조 방법에 대하여 도 3a 내지 도 3e를 참조하여 상세하게 설명하기로 한다. Hereinafter, a method of manufacturing a display substrate according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3A to 3E.

도 3a 내지 도 3e는 도 2에 도시된 표시 기판의 제조 과정을 나타낸 공정도들이다.3A through 3E are process diagrams illustrating a manufacturing process of the display substrate illustrated in FIG. 2.

도 3a를 참조하면, 절연 기판(110) 상에 제1 접착층(120a), 제1 금속층(120b) 및 제1 보호층(120c)을 차례로 적층하고, 식각 공정을 거쳐 게이트 배선(GL) 및 게이트 전극(122)을 포함하는 게이트 금속패턴(120)을 형성한다. 상기 제1 접착층(120a), 제1 금속층(120b) 및 제1 보호층(120c)은 습식 식각 공정을 통해 동시에 식각이 가능하다. Referring to FIG. 3A, the first adhesive layer 120a, the first metal layer 120b, and the first passivation layer 120c are sequentially stacked on the insulating substrate 110, and the gate wiring GL and the gate are etched through an etching process. A gate metal pattern 120 including the electrode 122 is formed. The first adhesive layer 120a, the first metal layer 120b, and the first protective layer 120c may be simultaneously etched through a wet etching process.

제1 접착층(120a)은 제1 금속층과 절연 기판(110) 간의 접착성을 향상시키기 위하여 형성되는 층으로, 절연기판과의 접착력이 우수함과 동시에 은(Ag)금속층과의 접착력도 우수한 알루미늄(Al), 알루미늄 합금, ITO, IZO, a-ITO, AZO 중에서 선택된 어느 하나로 이루어진다. 제1 접착층으로 사용할 수 있는 알루미늄 합금으로는, 예를 들어, AlNdNi, Al-Si 및 Al-Si-Cu를 포함한다.The first adhesive layer 120a is a layer formed to improve the adhesion between the first metal layer and the insulating substrate 110. The first adhesive layer 120a has excellent adhesion to the insulating substrate and also has excellent adhesion to the silver (Ag) metal layer. ), Aluminum alloy, ITO, IZO, a-ITO, AZO selected from any one. Examples of the aluminum alloy that can be used as the first adhesive layer include AlNdNi, Al-Si, and Al-Si-Cu.

제1 금속층(120b)은 비저항이 낮은 은(Ag) 또는 은을 포함하는 합금으로 이루어진다. The first metal layer 120b is made of silver (Ag) having low specific resistance or an alloy including silver.

제1 보호층(120c)은 제1 금속층(120b)을 보호하기 위하여 형성되는 층으로,알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진다.The first protective layer 120c is a layer formed to protect the first metal layer 120b and is made of aluminum neodymium nickel (AlNdNi).

도 3b를 참조하면, 게이트 금속패턴(120)이 형성된 절연 기판(110) 상에 실리콘 질화막(SiNx)으로 이루어진 게이트 절연막(130)을 형성한다. Referring to FIG. 3B, a gate insulating layer 130 made of silicon nitride layer SiNx is formed on the insulating substrate 110 on which the gate metal pattern 120 is formed.

계속해서, 상기 게이트 절연막(130) 상에 반도체층(142) 및 오믹 콘택층(144)을 차례로 적층하고, 식각 공정을 통해 게이트 전극(122)과 오버랩 되도록 활성층(140)을 형성한다. 반도체층(142)은 a-Si으로 이루어지며, 오믹 콘택층(144)은 n형 불순물이 고농도로 도핑된 n+a-Si으로 이루어진다. Subsequently, the semiconductor layer 142 and the ohmic contact layer 144 are sequentially stacked on the gate insulating layer 130, and the active layer 140 is formed to overlap the gate electrode 122 through an etching process. The semiconductor layer 142 is made of a-Si, and the ohmic contact layer 144 is made of n + a-Si doped with a high concentration of n-type impurities.

도 3c를 참조하면, 게이트 절연막(130)상에 제2 접착층(160a), 제2 금속층(160b) 및 제2 보호층(160c)을 차례로 적층하고, 식각 공정을 통해 소스 배선(DL), 소스 전극(164) 및 드레인 전극(166)을 포함하는 소스 금속패턴(160)을 형성한다. 상기 제2 접착층(160a), 제2 금속층(160b), 제2 보호층(160c)은 습식 식각 공정을 통해 동시에 식각이 가능하다. 드레인 전극(166)은 소스 전극(164)과 이격되며, 게이트 전극(122)을 중심으로 소스 전극(164)의 반대측 상부에 형성된다. Referring to FIG. 3C, the second adhesive layer 160a, the second metal layer 160b, and the second protective layer 160c are sequentially stacked on the gate insulating layer 130, and the source wiring DL and the source are etched through an etching process. The source metal pattern 160 including the electrode 164 and the drain electrode 166 is formed. The second adhesive layer 160a, the second metal layer 160b, and the second protective layer 160c may be simultaneously etched through a wet etching process. The drain electrode 166 is spaced apart from the source electrode 164 and is formed on the opposite side of the source electrode 164 around the gate electrode 122.

제2 접착층(160a)은 오믹 콘택 특성을 향상하고, 게이트 절연막(130)과의 접착성을 향상시키기 위하여 형성하는 층으로, 인듐산화물, 알루미늄(Al), 알루미늄 합금, 중에서 선택된 어느 하나로 이루어진다. 제2 접착층으로 적용할 수 있는 인듐산화물로는 ITO, IZO, a-ITO, AZO를 포함한다. 제2 접착층으로 적용할 수 있는 알루미늄 합금으로는 예를들어, AlNdNi, Al-Si 및 Al-Si-Cu를 포함한다. 특히, 제2 접착층으로 Al-Si 합금 또는 Al-Si-Cu 합금을 적용하면, 오믹 콘택층(144)의 실리콘(Si)이 제2 접착층 내로 확산되는 것을 방지하여, 앨로이 스파이크(Alloy spike) 현상을 제거할 수 있다. The second adhesive layer 160a is a layer formed to improve ohmic contact characteristics and to improve adhesion to the gate insulating layer 130, and is formed of any one selected from indium oxide, aluminum (Al), and aluminum alloy. Indium oxides applicable to the second adhesive layer include ITO, IZO, a-ITO, and AZO. Aluminum alloys applicable to the second adhesive layer include, for example, AlNdNi, Al-Si, and Al-Si-Cu. In particular, when the Al-Si alloy or Al-Si-Cu alloy is applied as the second adhesive layer, the silicon (Si) of the ohmic contact layer 144 is prevented from being diffused into the second adhesive layer, thereby alloy spike The phenomenon can be eliminated.

제2 금속층(160b)은 비저항이 낮은 은(Ag) 또는 은을 포함하는 합금으로 이루어진다. The second metal layer 160b is made of silver (Ag) having low specific resistance or an alloy including silver.

제2 보호층(160c)은 제2 금속층(160b)을 보호하기 위하여 형성되는 층이며, 건식 식각 공정에 강하고, 힐록 내성이 우수하며, 화소 전극과의 접촉 저항이 낮은 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진다.The second passivation layer 160c is a layer formed to protect the second metal layer 160b. The second passivation layer 160c is made of aluminum neodymium nickel (AlNdNi), which is strong in dry etching, has excellent hillock resistance, and has low contact resistance with the pixel electrode. Is done.

이후, 소스 및 드레인 전극(164,166)을 마스크로 하여 오믹 콘택층(144)을 식각하여 반도체층(142)을 노출시킨다. Thereafter, the ohmic contact layer 144 is etched using the source and drain electrodes 164 and 166 as masks to expose the semiconductor layer 142.

도 3d를 참조하면, 게이트 금속패턴(120) 및 소스 금속패턴(160)이 형성된 게이트 절연막(130) 상에 보호막(170)을 형성한다. Referring to FIG. 3D, the passivation layer 170 is formed on the gate insulating layer 130 on which the gate metal pattern 120 and the source metal pattern 160 are formed.

이어, 식각 공정을 통해 상기 보호막(170)을 패터닝하여 드레인 전극(166)을 노출시키기 위한 콘택 홀(172)을 형성한다. 콘택 홀(172)은 각을 가지는 모양 또는 원형 모양으로 형성될 수 있다. Subsequently, the passivation layer 170 is patterned through an etching process to form a contact hole 172 for exposing the drain electrode 166. The contact hole 172 may be formed in an angle shape or a circular shape.

도 3e를 참조하면, 보호막(170) 상에 투명한 도전층(미도시)을 증착하고, 식각 공정을 통해 화소 전극(PE)을 형성한다. Referring to FIG. 3E, a transparent conductive layer (not shown) is deposited on the passivation layer 170, and the pixel electrode PE is formed through an etching process.

상기 콘택홀 내지 화소 전극을 형성하는 식각 공정은 습식 식각 및 건식 식각 모두 가능하다. 그러나, 제2 보호층인 알루미늄 네오디뮴 니켈 층은 건식 식각 내성이 강하므로 바람직하게는 건식 식각 공정을 수행한다. The etching process of forming the contact hole or the pixel electrode may be performed by both wet etching and dry etching. However, the aluminum neodymium nickel layer, which is the second protective layer, has a strong dry etching resistance, and therefore, preferably, a dry etching process is performed.

화소 전극(PE)은 콘택 홀(172)을 통해 드레인 전극(166)과 전기적으로 연결된다. 화소 전극(PE)은 광이 투과할 수 있는 투명한 도전성 물질로 이루어진다. 예를 들어, 화소 전극(180)은 ITO 또는 IZO로 이루어진다. The pixel electrode PE is electrically connected to the drain electrode 166 through the contact hole 172. The pixel electrode PE is made of a transparent conductive material through which light can pass. For example, the pixel electrode 180 is made of ITO or IZO.

한편, 본 실시예에서는 게이트 금속패턴 및 소스 금속패턴이 모두 3층막 구조를 가지나, 필요에 따라 게이트 금속패턴과 소스 금속패턴 중 어느 하나만이 3층막 구조를 가질 수 있다.Meanwhile, in the present embodiment, both the gate metal pattern and the source metal pattern have a three-layer film structure, but only one of the gate metal pattern and the source metal pattern may have a three-layer film structure as needed.

도 4a 내지 도 4d는 은(Ag)과 금속 원소들간의 상호 고용도를 나타내는 상태도들이다. 4A to 4D are state diagrams showing mutual solid solubility between silver (Ag) and metal elements.

은(Ag)은 Mo, Ti, W 와 같은 금속과는 접착력이 나쁘지만, ITO, IZO와 같은 인듐 산화물과는 접착력이 좋아서 ITO 또는 IZO를 접착층으로 사용한다. 이는 은(Ag)과의 고용도가 낮은 물질들과는 접착력이 낮고, 은(Ag)과의 고용도가 높은 물질들과는 접착력이 높은 특성에 기인한다. Silver (Ag) has poor adhesion with metals such as Mo, Ti, and W, but has good adhesion with indium oxides such as ITO and IZO, so that ITO or IZO is used as the adhesive layer. This is attributable to the low adhesion with silver (Ag) materials and the high adhesion with silver (Ag) materials.

도 4a를 참조하면, 은(Ag)은 섭씨 300도에서 몰리브데늄(Mo)과 상호 고용도를 보이지 않는다. Referring to FIG. 4A, silver (Ag) does not show mutual solid solubility with molybdenum (Mo) at 300 degrees Celsius.

도 4b를 참조하면, 은(Ag)은 섭씨 300도에서 크롬(Cr)과 상호 고용도를 보이지 않는다. Referring to FIG. 4B, silver (Ag) does not show mutual solid solution with chromium (Cr) at 300 degrees Celsius.

즉, Mo 와 Cr은 은(Ag)과의 고용도가 없으므로 은(Ag)과의 접착력이 매우 낮아 은(Ag) 금속층의 접착층으로 적용하기가 어렵다.That is, since Mo and Cr do not have a solid solubility with silver (Ag), it is difficult to apply it as an adhesive layer of the silver (Ag) metal layer because the adhesion with silver (Ag) is very low.

도 4c를 참조하면, 은(Ag)은 섭씨 300도에서 인듐(In)과 20at%(atomic percent)의 상호 고용도를 보인다.Referring to FIG. 4C, silver (Ag) exhibits mutual solid solubility of indium (In) and 20 at% (atomic percent) at 300 degrees Celsius.

도 4d를 참조하면, 은(Ag)은 섭씨 300도에서 알루미늄(Al)과 약 15%의 상호 고용도를 보인다. Referring to FIG. 4D, silver (Ag) exhibits about 15% mutual solid solubility with aluminum (Al) at 300 degrees Celsius.

즉, 은(Ag)과 인듐(In)과의 고용도 보다는 낮지만, 은(Ag)과 알루미늄(Al) 간의 고용도도 상당히 높으므로, 은(Ag)과 알루미늄(Al)의 접착력 역시 높음을 의미한다. That is, although the solubility between silver (Ag) and indium (In) is lower than that of silver (Ag) and aluminum (Al), the solubility between silver (Ag) and aluminum (Al) is also very high, so that the adhesion between silver (Ag) and aluminum (Al) is also high. it means.

따라서, 은(Ag)을 포함하는 제1 금속층(120b) 하부에 알루미늄(Al) 또는 알루미늄 합금으로 이루어진 제1 접착층(120c)을 형성함으로써, 절연 기판과의 접착력이 증가된 은(Ag)배선을 형성할 수 있다.Therefore, by forming the first adhesive layer 120c made of aluminum (Al) or an aluminum alloy under the first metal layer 120b including silver (Ag), the silver (Ag) wiring with increased adhesion to the insulating substrate is increased. Can be formed.

도 5는 알루미늄 네오디뮴과(AlNd), 알루미늄 네오디뮴 니켈(AlNdNi)의 힐록(Hillock) 특성을 비교 관찰한 실험 데이터이다.5 is experimental data comparing and observing Hillock properties of aluminum neodymium (AlNd) and aluminum neodymium nickel (AlNdNi).

도 5를 참조하면, 섭씨 330도에서의 열처리를 시작한지 30분(0.5h) 내지 한시간(1h)이 경과하였을 때, 비교예로 든 AlNd 금속 배선과 마찬가지로 실시예인 AlNdNi 금속 배선에서도 힐록(Hillock)이 발생하지 않았다. 즉, AlNdNi 금속 배선 역시 고온에서의 힐록(Hillock) 내성이 우수하므로 보호층으로 사용될 경우 은(Ag) 금속층의 응집 현상이나, 힐록 현상을 제어 할 수 있다. Referring to FIG. 5, when 30 minutes (0.5h) to one hour (1h) of the heat treatment at 330 degrees Celsius have been started, as in the AlNd metal wiring as the comparative example, the hillock is also used in the AlNdNi metal wiring as an example. This did not happen. In other words, AlNdNi metal wires also have high hillock resistance at high temperatures, so that when used as a protective layer, the aggregation of silver metal layers or the hillock phenomenon can be controlled.

이상에서 설명한 바와 같이, 본 발명에 따른 표시 기판은 접착층, 저저항의 은(Ag)금속층, AlNdNi으로 이루어진 보호층이 순차적으로 형성된 금속배선을 포함한다. 보호층으로 사용된 AlNdNi은 은(Ag)과의 접착력이 우수하므로 금속 배선의 신뢰성을 향상시킬 수 있다. 또한, 건식 식각 내성이 강하고, 화소 전극과의 접촉 저항이 낮으며, 고온 공정에서 은(Ag) 금속층의 힐록 발생 및 응집 현상을 방지할 수 있다. As described above, the display substrate according to the present invention includes a metal wiring in which an adhesive layer, a low resistance silver (Ag) metal layer, and a protective layer made of AlNdNi are sequentially formed. AlNdNi used as the protective layer has excellent adhesion with silver (Ag), thereby improving the reliability of the metal wiring. In addition, the dry etching resistance is strong, the contact resistance with the pixel electrode is low, and the hillock generation and aggregation of the silver (Ag) metal layer in the high temperature process can be prevented.

접착층으로 사용된 알루미늄 합금 내지 인듐산화물은 은(Ag)금속층과 절연 기판간의 접착력을 향상시켜 은(Ag)이 절연기판 내로 확산되는 것을 막음으로써 금속 배선의 신뢰성을 향상시킬 수 있다. The aluminum alloy to indium oxide used as the adhesive layer may improve the adhesion between the silver (Ag) metal layer and the insulating substrate, thereby preventing silver (Ag) from diffusing into the insulating substrate, thereby improving reliability of the metal wiring.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (7)

절연 기판 위에 형성된 접착층;An adhesive layer formed on the insulating substrate; 상기 접착층 위에 형성된 저저항 금속층; 및 A low resistance metal layer formed on the adhesive layer; And 상기 금속층 위에 형성되고, 알루미늄 네오디뮴 니켈(AlNdNi)로 이루어진 보호층을 포함하는 것을 특징으로 하는 표시 기판의 금속 배선.And a protective layer formed on the metal layer and made of aluminum neodymium nickel (AlNdNi). 제1항에 있어서, 상기 금속층은 은(Ag) 또는 은 합금으로 이루어진 것을 특징으로 하는 표시 기판의 금속 배선.The metal line of claim 1, wherein the metal layer is made of silver (Ag) or a silver alloy. 제1항에 있어서, 상기 접착층은 AlNdNi, Al-Si, Al-Si-Cu, Al, ITO, IZO, a-ITO 및 AZO 중에서 선택된 어느 한가지로 이루어지는 것을 특징으로 하는 표시 기판의 금속 배선.The metal line of claim 1, wherein the adhesive layer is one selected from AlNdNi, Al-Si, Al-Si-Cu, Al, ITO, IZO, a-ITO, and AZO. 제1 방향으로 연장된 게이트 배선들과 제2 방향으로 연장된 소스 배선들에 의해 정의된 복수의 화소부들과, 각 화소부에 형성된 스위칭 소자를 포함하는 표시 기판에서, In a display substrate including a plurality of pixel portions defined by gate wiring lines extending in a first direction and source wiring lines extending in a second direction, and a switching element formed in each pixel portion, 상기 소스 배선 및 스위칭 소자의 소스 및 드레인 전극은 접착층, 저저항 금속층 및 알루미늄 네오디뮴 니켈로 이루어진 보호층을 포함하는 것을 특징으로 하는 표시 기판.The source and drain electrodes of the source wiring and the switching element may include a protective layer made of an adhesive layer, a low resistance metal layer, and aluminum neodymium nickel. 제4항에 있어서, 상기 게이트 배선 및 상기 스위칭 소자의 게이트 전극은 상기 접착층, 저저항 금속층 및 알루미늄 네오디뮴 니켈로 이루어진 보호층을 포함하는 것을 특징으로 하는 표시 기판.The display substrate of claim 4, wherein the gate line and the gate electrode of the switching element include a protective layer made of the adhesive layer, the low resistance metal layer, and aluminum neodymium nickel. 제4항에 있어서, 상기 저저항 금속층은 은 또는 은 합금으로 이루어진 것을 특징으로 하는 표시 기판.The display substrate of claim 4, wherein the low resistance metal layer is made of silver or a silver alloy. 제4항에 있어서, 상기 접착층은 AlNdNi, Al-Si, Al-Si-Cu, Al, ITO, IZO, a-ITO 및 AZO 중에서 선택된 어느 한가지로 이루어지는 것을 특징으로 하는 표시 기판.The display substrate of claim 4, wherein the adhesive layer is one selected from AlNdNi, Al-Si, Al-Si-Cu, Al, ITO, IZO, a-ITO, and AZO.
KR1020050081086A 2005-09-01 2005-09-01 Metal line for display substrate and display substrate having the same KR20070025214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050081086A KR20070025214A (en) 2005-09-01 2005-09-01 Metal line for display substrate and display substrate having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050081086A KR20070025214A (en) 2005-09-01 2005-09-01 Metal line for display substrate and display substrate having the same

Publications (1)

Publication Number Publication Date
KR20070025214A true KR20070025214A (en) 2007-03-08

Family

ID=38099507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050081086A KR20070025214A (en) 2005-09-01 2005-09-01 Metal line for display substrate and display substrate having the same

Country Status (1)

Country Link
KR (1) KR20070025214A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9316879B2 (en) 2013-07-22 2016-04-19 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9316879B2 (en) 2013-07-22 2016-04-19 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR101934978B1 (en) Thin film transistor and thin film transistor array panel
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
KR101163622B1 (en) Thin Film Transistor substrate
KR102380647B1 (en) Thin film transistor array panel and manufacturing method thereof
US20100079695A1 (en) Liquid Crystal Display
KR101171056B1 (en) Liquid crystal display
JP2006313906A (en) Thin film transistor substrate, liquid crystal display including the same, and method for manufacturing the substrate
KR20120080885A (en) Liquid crystal display
JP2007093686A (en) Liquid crystal display device and manufacturing method thereof
US20120161131A1 (en) Thin-film transistor substrate and method of manufacturing the same
US8822279B2 (en) Thin film transistor display panel and manufacturing method thereof
KR101389923B1 (en) Array substrate having high aperture ratio, liquid crystal display, and method of manufacturing the same
US8767150B2 (en) Liquid crystal display and method of manufacturing the same
US9459505B2 (en) Display device and manufacturing method thereof
KR100897487B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
KR20070109162A (en) Thin film transistor substrate and method of manufacturig the same
KR20070025214A (en) Metal line for display substrate and display substrate having the same
KR100443829B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
CN104777640B (en) Liquid crystal display and its manufacturing method
US20220223707A1 (en) Semiconductor device
KR100710142B1 (en) Liquid Crystal Device Display with the line of least resistance
KR20070079377A (en) Thin film transistor array panel and method for manufacturing the same
KR20080048620A (en) Thin film transistor substrate and liquid crystal display apparatus having the same
KR20150079258A (en) Thin film transistor array panel
KR20060020156A (en) Lcd device with low-resistance pixel electrode and fabricating methode thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination