KR20070024249A - Nand type flash memory for recording bad block information - Google Patents

Nand type flash memory for recording bad block information Download PDF

Info

Publication number
KR20070024249A
KR20070024249A KR1020050078999A KR20050078999A KR20070024249A KR 20070024249 A KR20070024249 A KR 20070024249A KR 1020050078999 A KR1020050078999 A KR 1020050078999A KR 20050078999 A KR20050078999 A KR 20050078999A KR 20070024249 A KR20070024249 A KR 20070024249A
Authority
KR
South Korea
Prior art keywords
area
bad block
flash memory
read
information
Prior art date
Application number
KR1020050078999A
Other languages
Korean (ko)
Other versions
KR100692982B1 (en
Inventor
김응중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050078999A priority Critical patent/KR100692982B1/en
Publication of KR20070024249A publication Critical patent/KR20070024249A/en
Application granted granted Critical
Publication of KR100692982B1 publication Critical patent/KR100692982B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

A NAND flash memory recorded with bad block information is provided to prevent bad block information from being erased, by writing initial bad block information on a read-only area and comprising an additional area for writing newly-generated bad block information. A read-only area(330) is written with information about a bad block including at least one bad bit. A read and write area(340) enables to perform data read and write. The read and write area includes at least one bad block information read and write area to write information about a bad block generated in using. At least one of the read-only area and the bad block information read and write area is located in a spare area on a page constituting each block.

Description

배드 블럭 정보가 기록된 난드 타입의 플래시 메모리 { NAND type flash memory for recording bad block information }NAND type flash memory for recording bad block information {NAND type flash memory for recording bad block information}

도 1은 본 발명의 일 실시 예에 따른 난드 플래시 메모리의 구성을 나타내는 모식도,1 is a schematic diagram showing the configuration of a NAND flash memory according to an embodiment of the present invention;

도 2는 도 1의 난드 플래시 메모리 상에서 리드 온리 영역의 위치를 설명하기 위한 모식도,FIG. 2 is a schematic diagram for describing a position of a read-only region on the NAND flash memory of FIG. 1;

도 3은 본 발명의 또 다른 실시 예에 따른 플래시 메모리의 구성을 나타내는 모식도, 그리고,3 is a schematic diagram showing a configuration of a flash memory according to another embodiment of the present invention;

도 4는 도 3의 플래시 메모리 상에서 리드 온리 영역 및 배드 블럭 정보 리드 앤 라이트 영역의 위치를 설명하기 위한 모식도이다.FIG. 4 is a schematic diagram for describing positions of a read only area and a bad block information read and write area on the flash memory of FIG. 3.

* 도면 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawing

100 : 난드 플래시 메모리 110 : 리드 온리 영역100: NAND flash memory 110: lead only area

120 : 리드 앤 라이트 영역 121 : 배드블럭정보 리드앤라이트영역120: lead and light area 121: bad block information lead and light area

310 : 인터페이스부 320 : 난드 플래시 어레이310: interface unit 320: NAND flash array

330 : 리드 온리 영역 340 : 리드 앤 라이트 영역330: lead only area 340: lead and light area

341 : 배드블럭정보 리드앤라이트영역341: bad block information lead and light area

본 발명은 난드 타입 플래시 메모리에 관한 것으로, 보다 상세하게는 배드 비트를 포함하는 배드 블럭에 대한 정보를 리드 온리 영역에 기록한 난드 타입 플래시 메모리에 관한 것이다.The present invention relates to a NAND type flash memory, and more particularly, to a NAND type flash memory in which information on a bad block including bad bits is recorded in a read only area.

플래시 메모리란 지속적으로 전원이 공급되는 비휘발성 메모리의 일종이다. 플래시 메모리 상에서는 블록단위로 데이터를 지울 수도 있고, 다시 프로그램 할 수도 있다.Flash memory is a type of nonvolatile memory that is powered continuously. In flash memory, data can be erased block by block or reprogrammed.

플래시 메모리는 크게 노어(NOR) 타입 플래시 메모리 및 난드(NAND) 타입 플래시 메모리의 두 종류가 있다. There are two types of flash memory, NOR type flash memory and NAND type flash memory.

노어 타입 플래시 메모리는 XIP(eXecute In Place) 기능과 높은 읽기 성능을 제공하는 반면, 가격이 비싸 대부분 낮은 용량에서만(1MB~4MB) 효율적으로 사용된다. 또한, 노어 타입 플래시 메모리는 쓰기와 지우기 성능이 좋지 않다는 단점이 있다. NOR-type flash memory offers eXecute In Place (XIP) functionality and high read performance, while it is expensive and mostly used efficiently at low capacities (1MB to 4MB). In addition, NOR type flash memory has a disadvantage in that writing and erasing performance is not good.

반면, 난드 타입의 플래시 메모리는 높은 셀 밀도와 많은 용량을 제공하며, 쓰기와 지우기 성능이 우수하다는 장점이 있다. 하지만, 블록 단위로 액세스되기 때문에 XIP에는 사용될 수 없으며, 에러 블록, 즉, 배드 블럭이 발생할 수 있다는 문제점이 있다.NAND-type flash memory, on the other hand, offers high cell density and large capacity, and has excellent write and erase performance. However, since it is accessed in units of blocks, it cannot be used for XIP, and there is a problem that an error block, that is, a bad block, may occur.

배드 블럭이란 배드 비트를 포함하는 블럭을 의미한다. 배드 블럭에 데이터가 기록하는 경우 데이터가 깨져서 읽기 에러, 쓰기 에러, 지우기 에러 등이 발생 할 수 있다. 또는, 이상없이 읽기, 쓰기, 지우기 등이 수행되었음에도 불구하고, 일정 시간 후에 기록된 데이터가 변질되는 증상 등이 발생할 수 있다. 이러한 배드 블럭은 난드 플래시 메모리 제조 과정에서 필수적으로 발생한다. 따라서, 제조자는 배드 블럭의 위치 등을 알려주는 배드 블럭 정보(Bad block Information)를 플래시 메모리 내의 소정 영역에 기록하여 준다. 배드 블럭 정보는 플래시 메모리 상에서 각 페이지의 스페어 영역에 기록되는 것이 일반적이다.The bad block means a block including bad bits. When data is written to the bad block, the data may be broken and a read error, a write error, or an erase error may occur. Alternatively, even though reading, writing, erasing, etc. are performed without any abnormality, there may occur a symptom that the recorded data is deteriorated after a certain time. Such bad blocks are indispensable in the manufacture of NAND flash memory. Therefore, the manufacturer writes bad block information indicative of the location of the bad block in a predetermined area of the flash memory. Bad block information is generally written in the spare area of each page on the flash memory.

하지만, 종래의 난드 플래시 메모리의 경우, 시스템을 제작하는 사용자가 실수로 배드 블럭 정보를 지울 수 있다는 문제점이 있었다. 특히, 난드 플래시 메모리 특성 상 사용과정에서도 배드 블럭이 발생할 수 있다. 이러한 경우, 시스템을 제작하는 사용자는 새로이 발생한 배드 블럭 정보를 플래시 메모리에 기록하게 된다. 이 과정에서, 실수로 초기 배드 블럭 정보가 기록된 영역 상에서 배드 블럭 정보를 새로 기록할 수 있다. 이 경우, 제작자가 최초 기록한 배드 블럭 정보가 지워지게 된다. However, in the conventional NAND flash memory, there is a problem that a user who manufactures a system may accidentally erase bad block information. In particular, bad blocks may occur in the process of use due to the characteristics of the NAND flash memory. In this case, the user who manufactures the system writes the newly generated bad block information into the flash memory. In this process, bad block information can be newly recorded on an area in which initial bad block information is accidentally recorded. In this case, the bad block information first recorded by the producer is erased.

한번 지워진 배드 블럭 정보는 다시 살릴 수 없으므로, 사용자는 PCB 보드 상에서 플래시 메모리를 제거하고 플래시 메모리 제작자에게 A/S를 의뢰하거나, 새로운 플래시 메모리로 교체하여야 한다는 불편함이 있었다. 이러한 불편함은 난드 플래시 메모리를 이용하여 시스템을 대량 생산하는 경우에 훨씬 더 커지게 된다.Once deleted, the bad block information cannot be revived, and the user is inconvenient to remove the flash memory from the PCB board and ask the flash memory maker for A / S or replace with a new flash memory. This inconvenience is even greater when mass producing systems using NAND flash memory.

본 발명은 이상과 같은 문제점을 해결하기 위해서, 초기 배드 블럭에 대한 정보를 리드 온리 영역에 기록하고, 새로이 발생하는 배드 블럭에 대한 정보를 기 록할 영역을 별도로 구비함으로써, 배드 블럭 정보가 지워지는 것을 방지할 수 있는 난드 타입의 플래시 메모리를 제공하는 것을 목적으로 한다.In order to solve the above problems, the bad block information is erased by separately recording the information on the initial bad block in the lead-only area and having a separate area for recording the information on the newly generated bad block. An object of the present invention is to provide a flash memory of the NAND type that can be prevented.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 난드 플래시 메모리는, 적어도 하나 이상의 배드 비트(bad bits)를 포함하는 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area), 및, 데이터 읽기 및 쓰기가 가능한 리드 앤 라이트 영역(Read and Write area)을 포함한다. According to an embodiment of the present disclosure, a NAND flash memory may include a read only area in which information about a bad block including at least one bad bit is recorded, And a read and write area capable of reading and writing data.

바람직하게는, 상기 리드 앤 라이트 영역은, 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역을 포함할 수 있다.Preferably, the lead-and-write area may include at least one bad block information lead-and-write area for recording information on a bad block generated in use.

보다 바람직하게는, 상기 리드 온리 영역 및 상기 배드 블럭 정보 리드 앤 라이트 영역 중 적어도 하나는, 각 블럭을 구성하는 페이지 상에서 스페어 영역(spare area)에 위치할 수 있다.More preferably, at least one of the lead only area and the bad block information lead and write area may be located in a spare area on the page constituting each block.

한편, 본 발명의 또 다른 실시 예에 따른 플래시 메모리는, 호스트 장치와 인터페이스하기 위한 인터페이스부, 및, 적어도 하나 이상의 배드 비트(bad bits)를 포함한 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area)과, 상기 호스트 장치에 의해 데이터 리드 및 라이트가 수행되는 리드 앤 라이트 영역(Read and Write area)을 구비한 난드 플래시 어레이(array)부를 포함한다.Meanwhile, a flash memory according to another embodiment of the present invention may include an interface unit for interfacing with a host device, and a read-only area in which information on a bad block including at least one bad bit is recorded. and a NAND flash array unit having a read area and a read and write area in which data reading and writing is performed by the host device.

바람직하게는, 상기 난드 플래시 어레이부의 리드 앤 라이트 영역은, 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역을 포함할 수 있다.Preferably, the read and write area of the NAND flash array unit may include at least one bad block information read and write area for recording information on the bad block generated during use.

이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the present invention.

도 1은 본 발명의 일 실시 예에 따른 난드 플래시 메모리의 구성을 나타내는 모식도이다. 도 1에 따르면, 본 난드 플래시 메모리(100)는 리드 온리 영역(Read only area : 110) 및 리드 앤 라이트 영역(Read and Write area : 120)을 포함한다.1 is a schematic diagram illustrating a configuration of a NAND flash memory according to an embodiment of the present invention. According to FIG. 1, the NAND flash memory 100 includes a read only area 110 and a read and write area 120.

리드 온리 영역(110)은 데이터 읽기만이 가능한 영역을 의미한다. 이 영역에는 난드 플래시 메모리(100) 출시 과정에서 체크된 배드 블럭에 대한 정보인 초기 배드 블럭 정보가 기록된다. 구체적으로는, 난드 플래시 메모리(100) 출시에 앞서 각 블럭을 스캐닝하여 배드 블럭을 탐색한다. 그리고 나서, 탐색된 배드 블럭의 위치 등에 대한 정보를 각 블럭 내의 소정 영역에 기록한 후, 해당 영역을 리드 온리 영역(110)으로 처리한다. 리드 온리 영역(110)으로 처리하는 방법의 일 예로, 난드 플래시 메모리(100)에 구비된 단자 중 데이터를 지우거나 쓰기 위한 신호를 입력받는 단자와 리드 온리 영역(110) 간의 연결을 차단하는 방법이 있다. 이에 따라, 해당 영역 상에서는 물리적으로 데이터 읽기 작업만이 가능해진다. 데이터 읽기만이 가능하기 때문에, 초기 배드 블럭 정보는 난드 플래시 메모리(100) 사용자에 의해 지워질 가능성이 없다.The lead only area 110 refers to an area where only data can be read. In this area, initial bad block information, which is information about a bad block checked during the release process of the NAND flash memory 100, is recorded. Specifically, before the NAND flash memory 100 is released, the bad blocks are searched by scanning each block. Then, the information on the searched bad block position and the like is recorded in a predetermined area in each block, and then the area is processed as the lead only area 110. As an example of a method of processing the lead only area 110, a method of blocking a connection between a terminal receiving a signal for erasing or writing data among the terminals provided in the NAND flash memory 100 and the lead only area 110 is blocked. have. As a result, only the data read operation is possible on the corresponding area. Since only data reading is possible, the initial bad block information is unlikely to be erased by the user of the NAND flash memory 100.

리드 앤 라이트 영역(120)은 데이터 읽기 및 쓰기가 가능한 영역을 의미한다. 리드 앤 라이트 영역(120)은 난드 플래시 메모리(100)와 연결된 호스트 장치(예를 들어, CPU나 마이컴 등)에 의해 블럭 단위로 데이터 읽기 및 쓰기 작업이 수 행된다. The read and write area 120 refers to an area in which data can be read and written. The read and write area 120 reads and writes data in block units by a host device (for example, a CPU or a microcomputer) connected to the NAND flash memory 100.

한편, 리드 앤 라이트 영역(120) 상에는 난드 플래시 메모리(100) 사용과정에서 발생하는 배드 블럭에 대한 정보가 기록되는 영역이 별도로 마련된다. 본 명세서에서는 이러한 영역을 배드 블럭 정보 리드 앤 라이트 영역으로 명명한다. 배드 블럭이 새로이 발생하게 되면, 호스트 장치에 의해 배드 블럭 정보 리드 앤 라이트 영역에 기록된 배드 블럭 정보가 업데이트된다.Meanwhile, an area in which information about a bad block generated in the process of using the NAND flash memory 100 is recorded is provided on the read and write area 120. In this specification, such an area is referred to as a bad block information lead and write area. When a bad block is newly generated, bad block information recorded in the bad block information lead-and-write area is updated by the host device.

도 2는 도 1의 난드 플래시 메모리(100)에서 배드 블럭 정보가 기록되는 영역의 위치를 구체적으로 설명하기 위한 모식도이다. 도 2에 따르면, 난드 플래시 메모리(100)는 복수개의 블럭(210_1 ~ 210_n)으로 구분되며, 각 블럭은 다시 복수개의 페이지(Page 1 ~ Page y)로 구분된다. 도 2에서는 첫번째 블럭(210_1) 상의 첫번째 페이지(211)는 복수개의 섹터(211_1 ~ 211_x)로 구분되며, 마지막 섹터(211_x) 뒤에는 스페어 영역(spare area : 211_sa)이 마련된다. FIG. 2 is a schematic diagram for specifically describing a position of an area in which bad block information is recorded in the NAND flash memory 100 of FIG. 1. According to FIG. 2, the NAND flash memory 100 is divided into a plurality of blocks 210_1 to 210_n, and each block is divided into a plurality of pages (Page 1 to Page y). In FIG. 2, the first page 211 on the first block 210_1 is divided into a plurality of sectors 211_1 to 211_x, and a spare area 211_sa is provided after the last sector 211_x.

배드 블럭 정보가 기록되는 리드 온리 영역은 스페어 영역(211_sa) 내에 마련될 수 있다. 또한, 배드블럭정보 리드 앤 라이트 영역도 스페어 영역(211_sa)내에 별도로 마련될 수 있다. The lead only area in which the bad block information is recorded may be provided in the spare area 211_sa. In addition, the bad block information lead and write area may be separately provided in the spare area 211_sa.

도 3은 본 발명의 또 다른 실시 예에 따른 플래시 메모리의 구성을 나타내는 모식도이다. 도 3에 따르면, 본 플래시 메모리는 인터페이스부(310) 및 난드 플래시 어레이(320)를 포함한다. 인터페이스부(310)는 노어(NOR) 플래시 메모리와 같은 방식으로 호스트 장치와 인터페이싱하는 역할을 수행하는 부분이다. 난드 플래시 어레이(320)는 도 1의 난드 플래시 메모리와 같은 구성을 가진다. 구체적으로는, 난드 플래시 어레이(320)는 각각 복수개의 페이지를 포함하는 복수개의 블럭으로 구분된다. 도 3과 같이 NOR 방식으로 호스트 장치와 인터페이스를 하고, NAND 방식으로 데이터를 저장하는 구조의 플래시 메모리를 원 낸드(ONE NAND) 플래시 메모리라고 명명한다.3 is a schematic diagram illustrating a configuration of a flash memory according to another embodiment of the present invention. According to FIG. 3, the flash memory includes an interface unit 310 and a NAND flash array 320. The interface unit 310 is a part that interfaces with the host device in the same manner as a NOR flash memory. The NAND flash array 320 has the same configuration as the NAND flash memory of FIG. 1. Specifically, the NAND flash array 320 is divided into a plurality of blocks each including a plurality of pages. As shown in FIG. 3, a flash memory having an interface with a host device in a NOR method and storing data in a NAND method is called a one NAND flash memory.

도 3에서는 미도시되었으나, 인터페이스부(310)는 호스트 인터페이스(host interface), 버퍼램(buffer RAM), 스테이트 머신(state machine), 내부 레지스터(internal registers), 에러 정정 로직(error correction logic) 등과 같은 구성요소를 포함할 수 있다. 인터페이스부(310)의 구성 및 각 구성요소의 기능에 대해서는 공지된 바 있으므로, 이에 대한 도시는 생략하고 각 구성요소의 기능에 대해서만 간략하게 설명한다.Although not shown in FIG. 3, the interface unit 310 may include a host interface, a buffer RAM, a state machine, internal registers, error correction logic, and the like. It may contain the same components. Since the configuration of the interface unit 310 and the function of each component have been known, the description thereof will be omitted and only the function of each component will be briefly described.

버퍼램은 난드 플래시 어레이(320)에 저장된 데이터를 임시로 옮겨와서 호스트 인터페이스를 통해 외부의 CPU 또는 마이컴과 같은 호스트 장치로 전달하거나, 호스트 인터페이스를 통해 수신된 데이터를 임시로 저장한 후 난드 플래시 어레이(320)에 기록하는 역할을 한다. 난드 방식의 플래시 메모리에서는 블럭 단위로 데이터 읽기/쓰기가 수행되기 때문에, 노어 방식에 비해 속도가 떨어진다는 단점이 있었다. 원 낸드 플래시 메모리에서는 이러한 단점을 해소하기 위해 버퍼램을 구비한다. The buffer RAM temporarily transfers data stored in the NAND flash array 320 to a host device such as an external CPU or a microcomputer through a host interface, or temporarily stores data received through the host interface, and then a NAND flash array. It serves to record (320). In the NAND flash memory, since data read / write is performed in units of blocks, it has a disadvantage in that the speed is slower than that of the NOR method. One NAND flash memory is equipped with a buffer RAM to solve this disadvantage.

에러 정정 로직은 버퍼램에 기록된 데이터 상태를 체크하여 ECC 정보를 산출하는 역할을 한다. 기록 작업 시 정상적으로 기록이 종료된 경우에도 난드 플래시 어레이(320)의 전기적 특성으로 인해 데이터 읽기 시에 1 비트 에러가 발생하는 경 우가 있다. ECC 정보는 이러한 1 비트 에러를 보정하기 위한 것이다. The error correction logic checks the data state recorded in the buffer RAM and calculates ECC information. Even when recording is normally completed during the writing operation, there is a case where a 1-bit error occurs when reading data due to the electrical characteristics of the NAND flash array 320. The ECC information is for correcting this 1 bit error.

스테이트 머신은 에러 정정 로직으로부터 산출된 ECC 정보를 통해 데이터의 상태를 체크한다. 즉, 데이터 읽기 작업에서 실시간으로 계산된 ECC와 스페어 영역에 기록된 ECC 정보를 연산해서 1bit 에러를 보정할 수 있다. 또한, 스테이트 머신은 플래시 메모리 내의 각 구성요소들의 동작을 제어하는 역할을 한다. 내부 레지스터는 호스트 인터페이스를 통해 수신되는 커맨드 등을 저장하는 역할을 한다. The state machine checks the state of the data through the ECC information calculated from the error correction logic. That is, the 1-bit error can be corrected by calculating the ECC calculated in real time in the data read operation and the ECC information recorded in the spare area. In addition, the state machine is responsible for controlling the operation of each component in the flash memory. Internal registers store commands and the like received through the host interface.

난드 플래시 어레이(320)는 리드 온리 영역(330) 및 리드 앤 라이트 영역(340)을 포함한다. 도 1의 난드 플래시 메모리(100)와 마찬가지로 리드 온리 영역(330)에는 초기 배드 블럭 정보가 기록된다.The NAND flash array 320 includes a lead only region 330 and a lead and write region 340. Similar to the NAND flash memory 100 of FIG. 1, initial bad block information is recorded in the read-only area 330.

리드 앤 라이트 영역(340)은 인터페이스부(310)를 통해 외부 호스트 장치로부터 전달되는 데이터를 쓰거나, 외부 호스트 장치에 의해 데이터가 읽혀지는 영역이다. 리드 앤 라이트 영역(340)에는 사용과정에서 발생하는 배드블럭에 대한 정보를 기록하기 위한 배드 블럭 정보 리드 앤 라이트 영역(341)이 포함된다. 배드 블럭 정보 리드 앤 라이트 영역(341)은 복수 개로 구현될 수 있다.The lead and write area 340 is an area in which data transmitted from an external host device is written through the interface unit 310 or data is read by the external host device. The lead-and-write area 340 includes a bad block information lead-and-write area 341 for recording information on bad blocks generated during use. The bad block information read and write area 341 may be implemented in plural numbers.

도 4는 도 3의 플래시 메모리 상에서 각 페이지에 구비된 스페어 영역의 구성을 나타내는 모식도이다. 도 4에 따르면, 스페어 영역은 부트 코드 넘버, 워드 어드레스(word address), 바이트 어드레스 별로 구분된다. 도 4에서 워드 어드레스가 8000h인 영역에 초기 배드 블럭 정보가 기록된다. 초기 배드 블럭 정보가 기록되는 부분은 리드 온리 영역(330)으로 처리된다. 4 is a schematic diagram illustrating a configuration of a spare area included in each page in the flash memory of FIG. 3. According to FIG. 4, the spare area is divided according to a boot code number, a word address, and a byte address. In FIG. 4, initial bad block information is recorded in an area where the word address is 8000h. The portion where the initial bad block information is recorded is processed into the lead only area 330.

그 밖의 스페어 영역은 리드 앤 라이트 영역으로 처리된다. 리드 앤 라이트 영역 중 워드 어드레스가 8003h인 영역은 현재 또는 미래에 사용되는 것을 대비하기 위해 마련된 메모리 영역이다. 또한, 워드 어드레스가 8007h인 영역은 사용자가 자유롭게 사용할 수 있도록 마련된 메모리 영역이다. 사용과정에서 발생하는 배드 블럭에 대한 정보는 이러한 메모리 영역들에 기록될 수 있다. 사용과정에서 생성되는 배드 블럭 정보를 기록하는 영역 이외의 스페어 영역에는 에러 정정 로직에 의해 산출된 ECC 정보 등이 기록될 수 있다. The other spare areas are treated as lead and light areas. Among the read and write areas, the word address 8003h is a memory area prepared for being used now or in the future. In addition, the area where the word address is 8007h is a memory area provided for free use by the user. Information about bad blocks that occur during use may be recorded in these memory areas. ECC information calculated by the error correction logic may be recorded in the spare area other than the area in which the bad block information generated in the use process is recorded.

이와 같이, 본 발명에 따른 난드 플래시 메모리 및 원 난드 플래시 메모리에서는, 초기 배드 블럭 정보가 기록된 영역은 리드 온리 영역으로 처리하는 한편, 사용과정에서 새로이 생성되는 배드 블럭 정보를 기록하기 위한 영역을 리드 앤 라이트 영역 내에 별도로 마련하여 두고 사용자가 업데이트시킬 수 있도록 한다.As described above, in the NAND flash memory and the one NAND flash memory according to the present invention, the area in which the initial bad block information is recorded is treated as a lead only area, and the area for recording the bad block information newly generated in use is read. It is provided separately in the 'n' light area so that the user can update it.

이상 살펴본 바와 같이, 본 발명에 따르면, 초기 배드 블럭 정보는 리드 온리 영역 상에 기록된다. 또한, 사용과정에서 새로이 생성되는 배드 블럭 정보를 기록할 수 있는 영역을 리드 앤 라이트 영역 내에 별도로 마련해 둔다. 이에 따라, 초기 배드 블럭 정보를 안전하게 보존하면서, 사용자가 사용과정에서 탐색되는 배드 블럭 정보를 편리하게 업데이트 할 수 있도록 한다. As described above, according to the present invention, the initial bad block information is recorded on the lead only area. In addition, an area in which a bad block information newly generated during use is recorded is provided in the lead and write area separately. Accordingly, while maintaining the initial bad block information safely, the user can conveniently update the bad block information found in the use process.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들 은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the above-described specific embodiment, the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

Claims (5)

적어도 하나 이상의 배드 비트(bad bits)를 포함하는 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area); 및,A read only area in which information about a bad block including at least one bad bit is recorded; And, 데이터 읽기 및 쓰기가 가능한 리드 앤 라이트 영역(Read and Write area);을 포함한 난드(NAND) 플래시 메모리.NAND flash memory, including read and write areas for reading and writing data. 제1항에 있어서,The method of claim 1, 상기 리드 앤 라이트 영역은,The lead and light region, 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역;을 포함하는 것을 특징으로 하는 난드(NAND) 플래시 메모리.And at least one bad block information lead-and-write area for recording information on a bad block generated in a use process. 제2항에 있어서,The method of claim 2, 상기 리드 온리 영역 및 상기 배드 블럭 정보 리드 앤 라이트 영역 중 적어도 하나는,At least one of the lead only area and the bad block information lead and write area may include: 각 블럭을 구성하는 페이지 상에서 스페어 영역(spare area)에 위치하는 것을 특징으로 하는 난드(NAND) 플래시 메모리.NAND flash memory, characterized in that located in the spare area (spare area) on the page constituting each block. 호스트 장치와 인터페이스하기 위한 인터페이스부; 및,An interface unit for interfacing with the host device; And, 적어도 하나 이상의 배드 비트(bad bits)를 포함한 배드 블럭에 대한 정보가 기록된 리드 온리 영역(Read only area)과, 상기 호스트 장치에 의해 데이터 리드 및 라이트가 수행되는 리드 앤 라이트 영역(Read and Write area)을 구비한 난드 플래시 어레이(array)부;를 포함하는 것을 특징으로 하는 플래시 메모리.A read only area in which information about a bad block including at least one bad bit is recorded, and a read and write area in which data reading and writing is performed by the host device; NAND flash array (array) having a; flash memory comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 난드 플래시 어레이부의 리드 앤 라이트 영역은, The lead and write area of the NAND flash array unit is 사용과정에서 발생하는 배드 블럭에 대한 정보를 기록하기 위한 적어도 하나 이상의 배드 블럭 정보 리드 앤 라이트 영역;을 포함하는 것을 특징으로 하는 플래시 메모리.And at least one bad block information lead-and-write area for recording information on bad blocks generated during use.
KR1020050078999A 2005-08-26 2005-08-26 NAND type flash memory for recording bad block information KR100692982B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078999A KR100692982B1 (en) 2005-08-26 2005-08-26 NAND type flash memory for recording bad block information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078999A KR100692982B1 (en) 2005-08-26 2005-08-26 NAND type flash memory for recording bad block information

Publications (2)

Publication Number Publication Date
KR20070024249A true KR20070024249A (en) 2007-03-02
KR100692982B1 KR100692982B1 (en) 2007-03-12

Family

ID=38098989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078999A KR100692982B1 (en) 2005-08-26 2005-08-26 NAND type flash memory for recording bad block information

Country Status (1)

Country Link
KR (1) KR100692982B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923989B1 (en) * 2007-06-01 2009-10-28 삼성전자주식회사 Flash memory device remapping bad blocks and bad bolck remapping method thereof
US7916540B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
KR101507912B1 (en) * 2013-11-25 2015-04-07 에스케이텔레콤 주식회사 Memory apparatus and control method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015053B1 (en) 2013-02-20 2019-08-27 삼성전자주식회사 Nonvolatile memory device and data processing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206186B1 (en) * 1996-10-09 1999-07-01 윤종용 Data recovering equipment of rewritable nonvolatile memory and method thereof
KR19980077451A (en) * 1997-04-18 1998-11-16 윤종용 Nonvolatile Semiconductor Memory Devices
JP2003022693A (en) * 2001-07-09 2003-01-24 Mitsubishi Electric Corp Semiconductor memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7916540B2 (en) 2007-05-17 2011-03-29 Samsung Electronics Co., Ltd. Non-volatile memory devices and systems including bad blocks address re-mapped and methods of operating the same
KR100923989B1 (en) * 2007-06-01 2009-10-28 삼성전자주식회사 Flash memory device remapping bad blocks and bad bolck remapping method thereof
KR101507912B1 (en) * 2013-11-25 2015-04-07 에스케이텔레콤 주식회사 Memory apparatus and control method thereof

Also Published As

Publication number Publication date
KR100692982B1 (en) 2007-03-12

Similar Documents

Publication Publication Date Title
JP4079506B2 (en) Method for controlling nonvolatile semiconductor memory system
JP4165990B2 (en) MEMORY CONTROLLER, FLASH MEMORY SYSTEM PROVIDED WITH MEMORY CONTROLLER, AND METHOD FOR WRITEING DATA TO FLASH MEMORY
US6760255B2 (en) Flash EEPROM system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6917547B2 (en) Non-volatile semiconductor memory device
US8612791B2 (en) Method of selective power cycling of components in a memory device independently by turning off power to a memory array or memory controller
US9280460B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
TWI662410B (en) Data storage device and methods for processing data in the data storage device
CN109062827B (en) Flash memory control device, flash memory control system, and flash memory control method
US20040083334A1 (en) Method and apparatus for managing the integrity of data in non-volatile memory system
US20060198202A1 (en) Flash memory backup system and method
US9176865B2 (en) Data writing method, memory controller, and memory storage device
US9235534B2 (en) Data protecting method, memory controller and memory storage apparatus
US9304900B2 (en) Data reading method, memory controller, and memory storage device
JP2008527586A (en) Group and align on-chip data
JPWO2007119267A1 (en) Memory controller for flash memory
TWI633428B (en) Data storage device and methods for processing data in the data storage device
US9213631B2 (en) Data processing method, and memory controller and memory storage device using the same
US20100217917A1 (en) System and method of finalizing semiconductor memory
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
TWI486765B (en) Memory management method, memory controller and memory storage device using the same
CN113885808B (en) Mapping information recording method, memory control circuit unit and memory device
KR100692982B1 (en) NAND type flash memory for recording bad block information
JP2007293917A (en) Method for controlling memory system
JP4661369B2 (en) Memory controller
US10824368B2 (en) Data storing method, memory control circuit unit and memory storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee