KR20070023868A - Method for forming semiconductor device - Google Patents

Method for forming semiconductor device Download PDF

Info

Publication number
KR20070023868A
KR20070023868A KR1020050078164A KR20050078164A KR20070023868A KR 20070023868 A KR20070023868 A KR 20070023868A KR 1020050078164 A KR1020050078164 A KR 1020050078164A KR 20050078164 A KR20050078164 A KR 20050078164A KR 20070023868 A KR20070023868 A KR 20070023868A
Authority
KR
South Korea
Prior art keywords
forming
trench
mask pattern
semiconductor substrate
semiconductor device
Prior art date
Application number
KR1020050078164A
Other languages
Korean (ko)
Inventor
서원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050078164A priority Critical patent/KR20070023868A/en
Publication of KR20070023868A publication Critical patent/KR20070023868A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Abstract

A method for forming a semiconductor device is provided to using a TCR(top corner rounding)-type STI structure while controlling generation of a horn in etching a recess gate region, by forming a mask pattern for forming an isolation layer in a trench formation process, by oxidizing the surface of the semiconductor substrate to form a buffer oxide layer and by rounding the upper corner of an active region while using a nitride layer spacer. A mask pattern for forming an isolation layer is formed on a semiconductor substrate(100), composed of a pad oxide layer and a pad nitride layer. The surface of the semiconductor substrate exposed by the mask pattern is oxidized. A spacer is formed on the sidewall of the mask pattern. An isolation trench is formed by using as a mask a mask pattern having the spacer wherein the sidewall of the isolation trench is vertical. After the trench is filled with an oxide layer, the spacer, the mask pattern and the oxide layer are removed until the semiconductor substrate is exposed so that an isolation layer is formed in which the upper part of the sidewall of the trench is rounded. A recess gate is formed in an active region(110) of a semiconductor device including the isolation layer.

Description

반도체 소자의 형성 방법{METHOD FOR FORMING SEMICONDUCTOR DEVICE}Method of forming a semiconductor device {METHOD FOR FORMING SEMICONDUCTOR DEVICE}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들.2A to 2C are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들.3A to 3G are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

본 발명은 반도체 소자의 제조 방법에 있어서 RCAT(Recess Channel Array Transistor)구조를 적용하는 STI(Shallow Trench Isolation) 형성에 관한 것으로, RCAT 구조의 반도체 소자를 형성하는데 있어서 혼(Horn)발생에 의한 소자 특성의 열화 문제 때문에 TCR(Top Corner Rounding)형 STI 구조를 취하지 못하는 문제를 해결하기 위하여, 트렌치 형성 공정에 있어서 소자분리막 형성용 마스크 패턴을 형성한 후 반도체 기판 표면을 산화시켜 버퍼 산화막을 형성하고, 마스크 패턴의 측벽에 질화막 스페이서를 형성하여 활성영역의 상부 모서리 부분이 라운딩 되도록 함으로써, RCAT 구조를 사용하면서도 TCR을 형성할 수 있도록 하는 반도체 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the formation of shallow trench isolation (STI) applying a recess channel array transistor (RCAT) structure in a method of manufacturing a semiconductor device. Device characteristics due to horn generation in forming a semiconductor device having an RCAT structure In order to solve the problem of failing to take the top corner rounding (TCR) type STI structure due to the deterioration problem of the transistor, in the trench forming process, after forming a mask pattern for forming an isolation layer, the surface of the semiconductor substrate is oxidized to form a buffer oxide film, and The present invention relates to a method of forming a semiconductor device in which a nitride spacer is formed on a sidewall of a pattern so that an upper edge portion of an active region is rounded, thereby forming a TCR while using an RCAT structure.

반도체 소자가 고집적화됨에 따라 리프레쉬 특성 저하 및 PMOS 디그래데이션(Degradation)과 같은 문제들이 발생하여 TCR형의 STI 구조를 사용하여 이를 극복하였다. 또한, 게이트의 선폭이 좁아지면서 채널 길이의 감소로 반도체 소자의 특성이 저하되는 문제가 있다. 특히, 100nm 이하 공정에서 이런 문제가 큰 영향을 미치게 되는데, 이를 극복하기 위하여 RCAT 구조의 리세스 게이트를 사용하게 되었다. 리세스 게이트는 게이트 예정 영역의 채널 영역인 활성영역 반도체 기판을 소정 깊이 식각하여 게이트와 활성영역과 게이트 사이의 접촉면적을 증가시킴으로써 게이트 채널 길이를 증가시킬 수 있는 기술이다.As semiconductor devices have been highly integrated, problems such as degradation of refresh characteristics and PMOS degradation have occurred, and the TCR type STI structure has been overcome. In addition, as the line width of the gate is narrowed, there is a problem that the characteristics of the semiconductor device are degraded due to the decrease in the channel length. In particular, this problem is greatly affected in the sub-nm process, and to overcome this problem, the recess gate of the RCAT structure is used. The recess gate is a technique capable of increasing the gate channel length by etching the active region semiconductor substrate, which is the channel region of the gate predetermined region, by increasing the contact area between the gate and the active region and the gate.

그런데, RCAT 구조를 사용하는 반도체 소자에 TCR을 형성할 경우 혼 발생문제가 심화되는 문제가 있다. 여기서, 혼은 리세스 게이트 구조에서 실리콘과 산화막의 식각 선택비에 의해 발생하는 것으로 펀치(Punch) 및 험프(Hump) 등 반도체 소자의 전기적 특성을 열화시키는 원인이 되는데 TCR 형의 STI를 사용하는 반도체 소자에 적용될 경우 이 문제가 더 심각하게 나타나는 현상이 발생한다. However, when a TCR is formed in a semiconductor device using an RCAT structure, a problem of horn generation is intensified. Here, the horn is caused by the etch selectivity of silicon and oxide in the recess gate structure, which causes deterioration of the electrical characteristics of semiconductor devices such as punch and hump. When applied to devices, this problem is more severe.

도 1a 내지 도 1d는 종래기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.1A to 1D are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(20) 및 패드 질화막(30)을 형성한다.Referring to FIG. 1A, a pad oxide film 20 and a pad nitride film 30 are formed on a semiconductor substrate 10.

도 1b를 참조하면, 패드 질화막(30)을 식각하여 소자분리막 형성용 마스크 패드 질화막 패턴(35)을 형성한다.Referring to FIG. 1B, the pad nitride layer 30 is etched to form a mask pad nitride layer pattern 35 for forming an isolation layer.

도 1c를 참조하면, 패드 질화막 패턴(35)을 식각 마스크로 패드 산화막(20) 및 반도체 기판(10)을 식각하여 소자분리막 형성용 트렌치(70)를 형성한다. 여기서, 트렌치(70)는 혼 발생을 방지하기 위하여 트렌치 측벽이 거의 수직이 되도록 식각한다.Referring to FIG. 1C, the pad oxide layer 20 and the semiconductor substrate 10 are etched using the pad nitride layer pattern 35 as an etch mask to form a trench 70 for forming an isolation layer. Here, the trench 70 is etched such that the trench sidewalls are substantially vertical to prevent horn generation.

도 1d를 참조하면, 트렌치(70)를 매립하는 산화막을 형성한 후 패드 산화막 패턴(25) 및 패드 질화막 패턴(35)을 제거하여 소자분리막(80)을 형성하고 활성영역(15)을 정의한다.Referring to FIG. 1D, after forming the oxide layer filling the trench 70, the pad oxide layer pattern 25 and the pad nitride layer pattern 35 are removed to form the device isolation layer 80 and define the active region 15. .

도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.2A to 2C are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art.

도 2a를 참조하면, 상기 도 1a 내지 도 1c의 단계에서와 같은 공정으로 소자분리막 형성용 트렌치(70)를 형성하되, 트렌치(70) 식각시 TCR 형성 공정을 진행하여 트렌치(70)의 상부가 라운딩 되도록 한다. Referring to FIG. 2A, the trench 70 for forming an isolation layer is formed by the same process as in the steps of FIGS. 1A to 1C, but the upper portion of the trench 70 is formed by performing a TCR forming process when the trench 70 is etched. Make it round.

도 2b를 참조하면, 소자분리막(80)을 형성하고 활성영역(15)을 정의한다. 이때, 소자분리막(80)은 ⓐ 영역에서 보는 바와 같이 활성영역(15) 상부 모서리 부분에도 형성된다. Referring to FIG. 2B, an isolation layer 80 is formed and an active region 15 is defined. In this case, the device isolation layer 80 is also formed on the upper edge portion of the active region 15 as shown in region ⓐ.

도 2c를 참조하면, RCAT 구조를 형성하기 위하여 활성영역(15)을 리세스 한다. 이때, ⓑ 영역에서 보이는 바와 같이 소자분리막(80) 및 반도체 기판(10)의 식각 선택비에 의하여 혼이 발생이 더욱더 심화된다.Referring to FIG. 2C, the active region 15 is recessed to form an RCAT structure. At this time, as shown in the ⓑ region, the horn is further generated by the etching selectivity of the device isolation layer 80 and the semiconductor substrate 10.

상술한 바와 같이, TCR형의 STI를 형성하면서 RCAT 구조를 적용하는데 있어 혼이 발생이 심각해지고, 혼 발생에 의한 반도체 소자의 특성이 열화되는 문제가 있다.As described above, when the RCAT structure is applied while forming the SCR of the TCR type, the horn is seriously generated, and the characteristics of the semiconductor device due to the horn are deteriorated.

본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로, 트렌치 형성 공정에 있어서 소자분리막 형성용 마스크 패턴을 형성한 후 반도체 기판 표면을 산화시켜 버퍼 산화막을 형성하고, 마스크 패턴의 측벽에 질화막 스페이서를 형성하여 상기 버퍼 산화막에 의해서 활성영역의 상부 모서리 부분이 라운딩 되도록 함으로써, 후속 공정에서 RCAT를 적용하더라도 TCR형 STI구조에서의 혼 발생이 방지되고, 반도체 소자의 특성이 열화되는 것을 방지할 수 있는 반도체 소자의 형성 방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the above problems of the prior art, and in the trench formation process, after forming a mask pattern for forming a device isolation film, the surface of the semiconductor substrate is oxidized to form a buffer oxide film, and to form a nitride spacer on the sidewall of the mask pattern. The upper edge portion of the active region is rounded by the buffer oxide film, so that horn generation in the TCR type STI structure can be prevented even if RCAT is applied in a subsequent process, and the semiconductor device can be prevented from deteriorating in characteristics. It is an object to provide a method of forming an element.

이상의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 형성 방법은,The method for forming a semiconductor device according to the present invention for achieving the above object,

(a) 반도체 기판 상에 패드 산화막 및 패드 질화막으로 구비된 소자분리막 형성용 마스크 패턴을 형성하는 단계와,(a) forming a mask pattern for forming an isolation layer formed of a pad oxide film and a pad nitride film on a semiconductor substrate;

(b) 상기 마스크 패턴에 의해 노출된 상기 반도체 기판 표면을 산화시키는 단계와,(b) oxidizing the surface of the semiconductor substrate exposed by the mask pattern;

(c) 상기 마스크 패턴의 측벽에 스페이서를 형성하는 단계와,(c) forming spacers on sidewalls of the mask pattern;

(e) 상기 스페이서를 구비하는 마스크 패턴을 마스크로 소자분리용 트렌치를 형성하되, 트렌치 측벽이 수직이 되도록 하는 단계 및(e) forming a device isolation trench using a mask pattern including the spacers as a mask, wherein the trench sidewalls are vertical;

(f) 상기 트렌치를 매립하는 산화막을 형성한 후 상기 반도체 기판이 노출될 때까지 상기 스페이서, 마스크 패턴 및 상기 산화막을 제거하여 트렌치 측벽 상부가 라운딩된 모양의 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.(f) forming an isolation layer having an upper portion of the trench sidewall by removing the spacers, the mask pattern and the oxide layer until the semiconductor substrate is exposed after forming the oxide layer filling the trench. It features.

아울러, 상기 트렌치 측벽 상부가 라운딩된 모양의 소자분리막을 구비하는 반도체 소자의 활성영역에 리세스 게이트 영역을 형성하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include forming a recess gate region in an active region of the semiconductor device including a device isolation layer having a rounded upper portion of the trench sidewalls.

이하, 첨부된 도면을 참고로 하여 본 발명에 따른 반도체 소자의 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3g는 본 발명에 따른 반도체 소자의 형성 방법을 도시한 단면도들이다.3A to 3G are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 3a를 참조하면, 반도체 기판(100) 상에 패드 산화막(120) 및 패드 질화막(130)을 형성한다.Referring to FIG. 3A, a pad oxide film 120 and a pad nitride film 130 are formed on the semiconductor substrate 100.

도 3b를 참조하면, 활성영역을 정의하는 마스크를 이용한 식각 공정으로 패드 질화막(130) 및 패드 산화막(120)을 식각하여 활성영역 상부를 차단하는 패드 산화막 패턴(125) 및 패드 질화막 패턴(135)으로 구비된 소자분리막 형성용 마스크 패턴(140)을 형성한다.Referring to FIG. 3B, the pad oxide layer pattern 125 and the pad nitride layer pattern 135 are formed to etch the pad nitride layer 130 and the pad oxide layer 120 to block the upper portion of the active region by an etching process using a mask defining an active region. A mask pattern 140 for forming an isolation layer is formed.

도 3c를 참조하면, 마스크 패턴(140)에 의해 노출된 반도체 기판(100) 표면을 산화시켜 버퍼 산화막(150)을 형성한다. 여기서, 버퍼 산화막(150)은 후속의 공정에서 활성영역 예정 영역의 상부 모서리를 라운딩시킨다. 또한, 후속의 질화막 제거 공정 시 실리콘 기판을 보호하는 버퍼층 역할을 한다.Referring to FIG. 3C, the surface of the semiconductor substrate 100 exposed by the mask pattern 140 is oxidized to form a buffer oxide film 150. Here, the buffer oxide film 150 rounds the upper edge of the predetermined region of the active region in a subsequent process. It also serves as a buffer layer to protect the silicon substrate during subsequent nitride removal processes.

도 3d를 참조하면, 반도체 기판(100) 전면에 스페이서용 질화막(160)을 형성 한다.Referring to FIG. 3D, a nitride nitride film 160 for spacers is formed on the entire surface of the semiconductor substrate 100.

도 3e를 참조하면, 전면식각 공정을 수행하여 마스크 패턴(140)의 측벽에 질화막 스페이서(165) 및 버퍼 산화막 패턴(155)을 형성한다.Referring to FIG. 3E, a nitride layer spacer 165 and a buffer oxide layer pattern 155 are formed on sidewalls of the mask pattern 140 by performing a front surface etching process.

도 3f를 참조하면, 그 측벽에 질화막 스페이서(165) 및 버퍼 산화막 패턴(155)을 구비하는 마스크 패턴(140)을 마스크로 소자분리용 트렌치(170)를 형성하되, 트렌치(170) 측벽이 수직이 되도록 한다.Referring to FIG. 3F, a trench 170 for device isolation is formed using a mask pattern 140 including a nitride spacer 165 and a buffer oxide layer pattern 155 on a sidewall thereof, and a sidewall of the trench 170 is vertical. To be

도 3g를 참조하면, 트렌치(170)를 매립하는 산화막을 형성하고, 평탄화 공정을 진행한 후, 질화막 스페이서(165) 및 버퍼 산화막 패턴(155)을 구비하는 마스크 패턴(140)을 제거여 소자분리막(180)을 형성한다. 여기서, ⓒ 영역에 도시된 바와 같이 버퍼 산화막 패턴(155)이 제거 되면서 활성영역(110) 상부 모서리 부분이 라운딩 된 상태로 노출되고 트렌치 측벽 상부가 라운딩된 형태의 소자분리막이 형성된다. Referring to FIG. 3G, after forming the oxide film filling the trench 170 and performing the planarization process, the mask pattern 140 including the nitride spacer 165 and the buffer oxide layer pattern 155 is removed to remove the device isolation layer. Form 180. Here, as shown in region ⓒ, the buffer oxide layer pattern 155 is removed to expose the upper edge portion of the active region 110 in a rounded state, and a device isolation layer having a rounded upper portion of the trench sidewall is formed.

다음에는, 반도체 기판(100)의 활성영역(120)에 대한 채널 예정 영역을 식각하여 리세스 게이트 영역(미도시)을 형성한다. Next, a channel predetermined region of the active region 120 of the semiconductor substrate 100 is etched to form a recess gate region (not shown).

이와 같은 방법으로, RCAT 구조 적용을 위한 반도체 소자의 형성 공정에 있어서 혼 발생을 방지하면서도 TCR 구조를 적용할 수 있다.In this manner, the TCR structure can be applied while preventing the generation of horn in the process of forming a semiconductor device for applying the RCAT structure.

이상에서 설명한 바와 같이 본 발명에 따른 반도체 소자의 형성방법은, 트렌치 형성 공정에 있어서 소자분리막 형성용 마스크 패턴을 형성한 후 반도체 기판 표면을 산화시켜 버퍼 산화막을 형성하고, 질화막 스페이서를 이용하여 활성영역의 상부 모서리 부분이 라운딩 되도록 함으로써, 리세스 게이트 영역 식각 시 혼 발생을 억제하면서도 TCR형 STI 구조를 적용하여 리프레쉬 특성 및 반도체 소자의 전기적 특성을 향상시킬 수 있는 효과를 제공한다.As described above, in the method of forming a semiconductor device according to the present invention, in the trench forming process, after forming a mask pattern for forming an isolation layer, the semiconductor substrate is oxidized to form a buffer oxide film, and an active region is formed using a nitride film spacer. By rounding the upper edge portion of the substrate, the TCR type STI structure is applied while suppressing horn generation during the etching of the recess gate region, thereby improving the refresh characteristics and the electrical characteristics of the semiconductor device.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (3)

(a) 반도체 기판 상에 패드 산화막 및 패드 질화막으로 구비된 소자분리막 형성용 마스크 패턴을 형성하는 단계;(a) forming a mask pattern for forming an isolation layer formed of a pad oxide film and a pad nitride film on a semiconductor substrate; (b) 상기 마스크 패턴에 의해 노출된 상기 반도체 기판 표면을 산화시키는 단계;(b) oxidizing the surface of the semiconductor substrate exposed by the mask pattern; (c) 상기 마스크 패턴의 측벽에 스페이서를 형성하는 단계;(c) forming spacers on sidewalls of the mask pattern; (e) 상기 스페이서를 구비하는 마스크 패턴을 마스크로 소자분리용 트렌치를 형성하되, 트렌치 측벽이 수직이 되도록 하는 단계; 및(e) forming a device isolation trench using a mask pattern including the spacers as a mask, wherein the trench sidewalls are vertical; And (f) 상기 트렌치를 매립하는 산화막을 형성한 후 상기 반도체 기판이 노출될 때까지 상기 스페이서, 마스크 패턴 및 상기 산화막을 제거하여 트렌치 측벽 상부가 라운딩된 모양의 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.(f) forming an isolation layer having an upper portion of the trench sidewall by removing the spacers, the mask pattern and the oxide layer until the semiconductor substrate is exposed after forming the oxide layer filling the trench. A method of forming a semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 (f) 단계에서 트렌치 측벽 상부가 라운딩된 모양의 소자분리막을 구비하는 반도체 소자의 활성영역에 리세스 게이트 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And forming a recess gate region in an active region of the semiconductor device having the device isolation layer having a rounded upper portion of the trench sidewall in step (f). 제 1 항에 있어서, The method of claim 1, 상기 (f) 단계의 산화막 제거 공정은 CMP 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 형성 방법.The oxide film removing step of the step (f) is performed by a CMP process.
KR1020050078164A 2005-08-25 2005-08-25 Method for forming semiconductor device KR20070023868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050078164A KR20070023868A (en) 2005-08-25 2005-08-25 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050078164A KR20070023868A (en) 2005-08-25 2005-08-25 Method for forming semiconductor device

Publications (1)

Publication Number Publication Date
KR20070023868A true KR20070023868A (en) 2007-03-02

Family

ID=38098677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078164A KR20070023868A (en) 2005-08-25 2005-08-25 Method for forming semiconductor device

Country Status (1)

Country Link
KR (1) KR20070023868A (en)

Similar Documents

Publication Publication Date Title
KR100546378B1 (en) Method of manufacturing transistor having recessed channel
KR100700332B1 (en) Method for fabricating the same of semiconductor device with recess gate of flask shape
KR100468771B1 (en) Method for manufacturing MOS transistor
KR20060030717A (en) Manufacturing method for semiconductor device
KR20070023868A (en) Method for forming semiconductor device
KR100905173B1 (en) Method for manufacturing semiconductor device
KR20070047042A (en) Method for fabrication the same of semiconductor device with recess gate of flask shape
KR20090087645A (en) Method of manufacturing semiconductor device having recess channel array transistor
KR20070017655A (en) Method for forming semiconductor device
KR20080002445A (en) Method for forming bulb type recess gate
KR20080071809A (en) Method of forming semiconductor device
US20160148878A1 (en) Semiconductor structure and semiconductor pattern structure
KR20050052643A (en) Method for fabricating a transistor having recessed channel
KR100579851B1 (en) Isolation Method for semiconductor device
KR100608375B1 (en) Method for forming gate in semiconductor device
KR100671609B1 (en) Method of manufacturing in a semiconductor device
KR100861280B1 (en) Method for manufacturing semiconductor device
KR20040082482A (en) Method for forming self align contact pad
KR100685575B1 (en) Method for forming step channel of semiconductor device
KR20080061998A (en) Method for forming the semiconductor device
KR101078725B1 (en) Semiconductor device and method of manufacturing the same
KR100549581B1 (en) Transistor and forming method thereof
KR100627518B1 (en) Method for fabricating semiconductor device
KR20090090712A (en) Merhod of manufacturing semiconductor device
KR20080001765A (en) Method for forming semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination