KR20070022032A - Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits - Google Patents
Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits Download PDFInfo
- Publication number
- KR20070022032A KR20070022032A KR1020067021792A KR20067021792A KR20070022032A KR 20070022032 A KR20070022032 A KR 20070022032A KR 1020067021792 A KR1020067021792 A KR 1020067021792A KR 20067021792 A KR20067021792 A KR 20067021792A KR 20070022032 A KR20070022032 A KR 20070022032A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- overcoat
- plug
- metallization
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01073—Tantalum [Ta]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
구리 상호 접속 금속화물을 갖는, 집적 회로(IC)의 콘택트 패드용의 금속 구조. 이 금속화물의 일부(301)가 상기 IC에 대한 콘택트 패드를 제공하도록 노출된다. 구리 금속화물의 노출된 부분 위에 도전성 장벽층(330)이 배치된다. 이 장벽층 위에, 본딩 가능한 금속의 플러그(350), 바람직하게는 약 0.4에서 1.4 ㎛ 사이 두께의 알루미늄이 배치된다. 보호 오버코트 층(320)이 상기 플러그를 둘러싸고 상기 플러그의 노출된 표면(322)이 상기 오버코트 층의 노출된 표면(320a)에 또는 그 아래에 있도록 두께(320b)를 갖는다. 선택적으로, 약 0.1에서 0.3 ㎛ 사이 폭의 상기 오버코트 층의 일부(321)가 상기 플러그의 둘레를 오버랩할 수 있다.A metal structure for a contact pad of an integrated circuit (IC) having a copper interconnect metallization. A portion 301 of this metallization is exposed to provide a contact pad for the IC. A conductive barrier layer 330 is disposed over the exposed portion of copper metallization. Above this barrier layer, a plug 350 of bondable metal, preferably aluminum, between about 0.4 and 1.4 μm thick is disposed. A protective overcoat layer 320 surrounds the plug and has a thickness 320b such that the exposed surface 322 of the plug is at or below the exposed surface 320a of the overcoat layer. Optionally, a portion 321 of the overcoat layer between about 0.1 and 0.3 μm wide may overlap the circumference of the plug.
집적 회로, 콘택트 패드, 상호 접속 금속화물(interconnecting metallization), 오버코트 Integrated Circuits, Contact Pads, Interconnecting Metallization, Overcoats
Description
본 발명은 일반적으로 전자 시스템 및 반도체 디바이스의 분야에 관한 것으로 보다 구체적으로는 구리 금속화(copper metallized) 집적 회로의 본드 패드 구조 및 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention generally relates to the field of electronic systems and semiconductor devices, and more particularly, to bond pad structures and methods of manufacturing copper metallized integrated circuits.
집적 회로(IC) 기술에서는, 순수 알루미늄 또는 도핑된 알루미늄이 40년 넘게 상호 접속 및 본드 패드를 위한 정선된 금속화물(metallization)이었다. 알루미늄의 주된 이점들은 증착(deposition) 및 패터닝의 용이성을 포함한다. 또한, 금, 구리, 또는 알루미늄으로 이루어진 와이어를 알루미늄 본드 패드에 본딩하는 기술은 높은 수준의 자동화, 소형화, 및 신뢰도로 개발되었다.In integrated circuit (IC) technology, pure aluminum or doped aluminum has been the metallization of choice for interconnects and bond pads for over 40 years. Main advantages of aluminum include ease of deposition and patterning. In addition, techniques for bonding wires made of gold, copper, or aluminum to aluminum bond pads have been developed with a high degree of automation, miniaturization, and reliability.
IC를 소형화하는 계속적인 추세에서, 활성 회로 소자들 간의 상호 접속의 RC 시상수가 성취 가능한 IC 속도-전력 곱을 지배하는 경우가 점점 증가하고 있다. 그 결과, 상호 접속 알루미늄의 비교적 높은 저항률이 이제는 구리와 같은 금속의 보다 낮은 저항률에 비하여 열등한 것으로 나타나고 있다. 또한, 일렉트로마이 그레이션(electromigration)에 대한 알루미늄의 현저한 민감도가 심각한 장애가 되고 있다. 그 결과, 이제 반도체 산업계에서는 구리의 보다 높은 전기 도전율 및 보다 낮은 일렉트로마이그레이션 민감도에 기초하여, 구리를 바람직한 상호 접속 금속으로서 이용하려는 강한 추세가 있다. 그러나, 성숙한 알루미늄 상호 접속 기술의 관점에서 볼 때, 이러한 구리로의 전환은 상당한 기술적 도전 과제이다.In the continuing trend to miniaturization of ICs, there is an increasing number of cases where the RC time constant of interconnection between active circuit elements dominates the IC speed-power product achievable. As a result, the relatively high resistivity of interconnected aluminum is now shown to be inferior to the lower resistivity of metals such as copper. In addition, the remarkable sensitivity of aluminum to electromigration is a serious obstacle. As a result, there is now a strong trend in the semiconductor industry to use copper as a preferred interconnect metal, based on its higher electrical conductivity and lower electromigration sensitivity. However, in terms of mature aluminum interconnect technology, this transition to copper is a significant technical challenge.
구리가 IC의 실리콘 기체(silicon base material) 내로 확산할 경우 실리콘 격자 내에 위치하는 구리 원자들의 캐리어 수명 치사 특성(carrier lifetime killing characteristic)으로부터 회로를 보호하기 위해서는 구리가 실리콘 기체 내로 확산하는 것을 막아야 한다. 구리로 이루어진 본드 패드의 경우, 제조 공정 흐름(manufacturing process flow) 중에 얇은 구리(I)산화물 막의 형성을 막아야 하는데, 왜냐하면 이들 막은 본딩 와이어, 특히 종래의 금-와이어 볼 본딩의 경우, 본딩 와이어의 신뢰할 만한(reliable) 부착을 심하게 방해하기 때문이다. 금속 알루미늄 위에 있는 알루미늄 산화막과는 대조적으로, 금속 구리 위에 있는 구리 산화막은 본딩 공정 시에 인가되는 열압착 및 초음파 에너지의 조합에 의해 쉽게 부서질 수 있다. 또 다른 어려움으로, 노출된(bare) 구리 본드 패드는 부식되기 쉽다.When copper diffuses into the silicon base material of the IC, copper must be prevented from diffusing into the silicon gas to protect the circuit from the carrier lifetime killing characteristics of the copper atoms located in the silicon lattice. Bond pads made of copper should prevent the formation of thin copper (I) oxide films during the manufacturing process flow, because these films are reliable for bonding wires, especially for conventional gold-wire ball bonding. Because it severely interferes with reliable attachment. In contrast to the aluminum oxide film on the metal aluminum, the copper oxide film on the metal copper can be easily broken by a combination of thermocompression and ultrasonic energy applied during the bonding process. In another difficulty, bare copper bond pads are susceptible to corrosion.
이러한 문제점들을 극복하기 위하여, 반도체 산업계는 깨끗한 구리 본드 패드 위에 알루미늄 층의 캡(cap)을 씌움으로써 종래의 금-와이어 볼 본딩에 의해 본딩될 알루미늄 패드의 전통적인 상황을 재현하는 구조를 채용하였다. 그러나, 상기 접근법은 몇 가지 단점을 갖고 있다. 첫째로, 알루미늄 캡의 제조 공정은 금속을 증착하고, 패터닝하고, 에칭하고, 세정(cleaning)하기 위한 부가적인 단계들을 필요로 하기 때문에 그 제조 비용이 원하는 것 이상이 된다. 둘째로, 캡은 신뢰할 만한 와이어 본딩을 가능케 하고 구리가 캡 금속을 통하여 확산하여 어쩌면 IC 트랜지스터들에 해를 끼치는 것을 막기에 족할 만큼 두꺼워야 한다.To overcome these problems, the semiconductor industry has employed a structure that reproduces the traditional situation of aluminum pads to be bonded by conventional gold-wire ball bonding by capping an aluminum layer on a clean copper bond pad. However, this approach has some disadvantages. Firstly, the manufacturing cost of the aluminum cap requires more steps to deposit, pattern, etch and clean the metal, so the manufacturing cost is more than desired. Secondly, the cap must be thick enough to allow reliable wire bonding and to prevent copper from diffusing through the cap metal and possibly damaging the IC transistors.
셋째로, 캡에 사용되는 알루미늄은 약하여(soft) 전기 테스트 시의 멀티프로브 콘택트들의 마킹(markings)에 의해 심하게 손상된다. 이러한 손상은 지속적으로 감소하는 본드 패드의 사이즈에서는 현저하게 되어 후속의 볼 본드 부착이 더 이상 신뢰할 수 없게 된다. 마지막으로, 주위의 오버코드 면 위에 알루미늄 층의 위로 돌출된(elevated) 높이는 금속 스크래치(scratches) 및 스미어(smears)의 위험성을 증대시킨다. 다수의 높은 입출력 회로들의 타이트한 본드 패드 피치에서, 알루미늄 스미어는 이웃 패드들 간의 용납할 수 없는 단락(short)을 나타낸다.Third, the aluminum used in the cap is soft and severely damaged by the markings of the multiprobe contacts in the electrical test. This damage is evident in the size of the bond pad, which is constantly decreasing, so that subsequent ball bond attachments are no longer reliable. Finally, the elevated height of the aluminum layer over the surrounding overcord face increases the risk of metal scratches and smears. At the tight bond pad pitch of many high input and output circuits, aluminum smears exhibit unacceptable shorts between neighboring pads.
<발명의 개시><Start of invention>
따라서 본드 패드 구조를 제조하는 저비용 방법, 업디퓨전(up-diffusion)의 완벽한 제어, 스미어링(smearing) 또는 스크래칭(scratching)의 위험 제거, 및 와이어를 이들 패드에 본딩하는 신뢰할 만한 방법을 조합하는 구리 상호 접속 금속화물(copper interconnection metallization)을 갖는 IC들에 적합한 야금(metallurgical) 본드 패드 구조에 대한 필요가 대두하였다. 이 본드 패드 구조는 상이한 IC 제품 패밀리들 및 광범위한 설계 및 공정 변화들에 적용되기에 족할 만큼 유연성이 있어야 한다. 바람직하게는, 이들 혁신들은 생산 주기(production cycle time)를 단축시키고 처리량(throughput)을 증가시키면서도 값 비싼 추가적인 제조 장비의 필요 없이 성취되어야 한다.Thus, copper combines a low-cost method of manufacturing bond pad structures, complete control of up-diffusion, elimination of smearing or scratching, and reliable methods of bonding wires to these pads. There is a need for a metallurgical bond pad structure suitable for ICs with copper interconnection metallization. This bond pad structure must be flexible enough to accommodate different IC product families and a wide range of design and process variations. Preferably, these innovations must be achieved without the need for expensive additional manufacturing equipment while shortening the production cycle time and increasing throughput.
본 발명의 일 실시예는 구리 상호 접속 금속화물을 갖는, 집적 회로(IC)의 콘택트 패드용의 금속 구조이다. 이 금속화물의 일부가 상기 IC에 대한 콘택트 패드를 제공하도록 노출된다. 구리 금속화물의 노출된 부분 위에 도전성 장벽층(barrier layer)이 배치된다. 이 장벽층 위에, 본딩 가능한 금속의 플러그, 바람직하게는 약 0.4에서 1.4 ㎛ 사이 두께의 알루미늄이 배치된다. 보호 오버코트 층(protective overcoat layer)이 상기 플러그를 둘러싸고 상기 플러그의 노출된 표면이 상기 오버코트 층의 노출된 표면에 또는 그 아래에 있도록 두께를 갖는다. 선택적으로, 약 0.1에서 0.3 ㎛ 사이 폭의 상기 오버코트 층의 일부가 상기 플러그의 둘레를 오버랩할 수 있다.One embodiment of the present invention is a metal structure for a contact pad of an integrated circuit (IC) having a copper interconnect metallization. A portion of this metallization is exposed to provide a contact pad for the IC. A conductive barrier layer is disposed over the exposed portion of the copper metallization. On this barrier layer, a plug of bondable metal, preferably aluminum, between about 0.4 and 1.4 μm thick is disposed. A protective overcoat layer surrounds the plug and has a thickness such that the exposed surface of the plug is at or below the exposed surface of the overcoat layer. Optionally, a portion of the overcoat layer between about 0.1 and 0.3 μm wide may overlap the circumference of the plug.
본 발명의 다른 실시예는 구리 상호 접속 금속화물을 갖는, 집적 회로의 콘택트 패드용의 금속 구조를 제조하는 웨이퍼-레벨 방법이다. 이 방법은 웨이퍼를 화학적-기계적으로 연마하여, 절연 재료 내에 매립된 상기 구리 금속화물의 패터닝된 콘택트 패드 영역들을 노출시키는 단계를 포함한다. 그 후 노출된 구리 금속화물을 포함하는 상기 웨이퍼 위에 장벽 금속층이 증착된다. 다음으로, 상기 장벽층 위에 본딩 가능한 금속층(바람직하게는 알루미늄)이 와이어 볼 본딩을 위해 충분한 두께로 증착된다. 다음으로, 상기 증착된 금속층들 양쪽 모두가 패터닝되어, 콘택트 패드 영역들 외부의 층 부분들은 제거되고 콘택트 패드 영역들 위의 층 부분들은 각 콘택트 패드 위에 본딩 가능한 금속 플러그를 형성하기 위해 남게 된다. 그 후 상기 패터닝된 층 부분들의 금속 플러그들을 포함하는, 상기 웨이퍼 위에 보호 오버코트의 층이 증착된다. 이 오버코트 층은 그것의 표면이 상기 본딩 가능한 금속층의 표면에 또는 그 위에 있도록 두께를 갖는다. 마지막으로, 상기 본딩 가능한 금속 플러그들이 노출되도록 상기 오버코트 층 내에 윈도우(window)들이 개구(open)된다.Another embodiment of the present invention is a wafer-level method of fabricating a metal structure for contact pads of an integrated circuit, having copper interconnect metallization. The method includes chemically-mechanically polishing a wafer to expose patterned contact pad regions of the copper metallization embedded in an insulating material. A barrier metal layer is then deposited over the wafer containing the exposed copper metallization. Next, a bondable metal layer (preferably aluminum) is deposited over the barrier layer to a thickness sufficient for wire ball bonding. Next, both of the deposited metal layers are patterned so that the layer portions outside the contact pad regions are removed and the layer portions over the contact pad regions remain to form a bondable metal plug over each contact pad. A layer of protective overcoat is then deposited over the wafer, including metal plugs of the patterned layer portions. This overcoat layer has a thickness such that its surface is on or above the surface of the bondable metal layer. Finally, windows are opened in the overcoat layer to expose the bondable metal plugs.
본 발명의 실시예들은 와이어-본딩된 IC 어셈블리, 반도체 디바이스 패키지, 표면 실장(surface mount) 및 칩 스케일(chip-scale) 패키지에 관련되어 있다. 하나의 기술적 이점은 본 발명이 알루미늄-스미어링(smearing) 또는 -스크래칭(scratching) 및 콘택트 패드들 간의 전기적 단락의 위험을 저감시키는 저비용 방법을 제공한다는 점이다. 따라서 높은 입출력 디바이스들의 어셈블리 수율이 상당히 향상될 수 있다. 추가적인 기술적 이점은 본 발명이 전기적 단락으로 인한 수율 손실의 위험 없이 칩 콘택트 패드들의 피치의 축소를 용이하게 한다는 점이다. 또 다른 기술적 이점은 어셈블리를 보다 작은 치수로 축소하여, IC 소형화의 진행 추세를 지원하는 기회를 포함한다.Embodiments of the invention relate to wire-bonded IC assemblies, semiconductor device packages, surface mount, and chip-scale packages. One technical advantage is that the present invention provides a low cost method of reducing the risk of aluminum-smearing or scratching and electrical shorts between contact pads. Therefore, the assembly yield of high input / output devices can be significantly improved. A further technical advantage is that the present invention facilitates the reduction of the pitch of the chip contact pads without the risk of yield loss due to electrical shorts. Another technical benefit includes the opportunity to shrink the assembly to smaller dimensions, supporting the trend of IC miniaturization.
본 발명의 특정 실시예들에 의해 대표되는 기술적 이점들은 본 발명의 바람직한 실시예들에 대한 이하의 설명을 첨부 도면들 및 부속된 청구항들에 제시된 신규 특징들과 함께 고찰할 때 명백해질 것이다.The technical advantages represented by the specific embodiments of the present invention will become apparent when considering the following description of the preferred embodiments of the present invention in conjunction with the novel features set forth in the accompanying drawings and the appended claims.
도 1은 공지 기술에 따른 구리 금속화물을 갖는 집적 회로(IC)의 콘택트 패드의 개략 단면을 도시한다. 본딩 가능한 금속이 웨이퍼 표면 위에 돌출(elevate)된 부가층(additional layer)으로서 부가되어 있다.1 shows a schematic cross section of a contact pad of an integrated circuit (IC) with copper metallization according to the known art. Bondable metal is added as an additional layer which is elevated on the wafer surface.
도 2는 공지 기술에서의 구리 금속화 IC의 2개의 와이어-본딩된 콘택트 패드들의 개략 단면을 예시한다. 돌출된 본딩 가능한 금속층들이 스크래칭되고 스미어링되어 전기적 단락을 일으켰다.2 illustrates a schematic cross section of two wire-bonded contact pads of a copper metallization IC in the known art. The protruding bondable metal layers were scratched and smeared to cause an electrical short.
도 3은 구리 금속화물을 갖는 IC의 콘택트 패드를 도시하는 본 발명의 일 실시예의 개략 단면으로, 콘택트 패드가 본딩 가능한 금속 플러그를 갖고 있다.3 is a schematic cross-sectional view of an embodiment of the present invention showing a contact pad of an IC having a copper metallization, having a metal plug to which the contact pad can be bonded.
도 4는 본 발명에 따른 본드 패드 금속화물의 단면으로, 본딩 가능한 금속 플러그에 볼 본드가 부착되어 있다.4 is a cross-sectional view of the bond pad metallization according to the present invention, in which a ball bond is attached to a bondable metal plug.
도 5는 본 발명의 다른 실시예에 따른 디바이스 제조 공정 흐름의 블록도이다.5 is a block diagram of a device manufacturing process flow in accordance with another embodiment of the present invention.
본 발명에 의해 제공되는 이점들은 본 발명의 실시예를, 상호 접속 금속으로서 구리를 이용하는, 집적 회로(IC) 칩의 콘택트 패드를 와이어-본딩하는 종래의 방법과 비교함으로써 가장 잘 이해될 수 있다. 종래 구조의 일례가 도 1에 도시되어 있다. 100으로 포괄적으로 지시된 IC 콘택트 패드의 개략 단면도에서, 101은 실리콘 이산화물, 로우-k(low-k) 유전체, 또는 IC에서 관례적으로 사용되는 임의의 다른 적당한 절연체로 이루어질 수 있는 레벨간 유전체(intra-level dielectric)이다. 102는 상층 레벨 IC 구리 금속화물(두께는 전형적으로 200에서 500 nm 사이)을 나타내는 것으로, 다른 IC 재료들 내로 확산하는 것을 막기 위해 장벽층들(103a 및 103b)(전형적으로 탄탈 질화물이고, 두께는 전형적으로 10 내지 30 nm)에 의해 에워싸여 있다. 본질적으로 방습성의(moisture-impermeable) 오버코트 층(104)(전형적으로 500에서 1000 nm 사이의 실리콘 질화물, 실리콘 산질화물(oxynitride), 또는 실리콘 이산화물, 단층 또는 다층) 내에는 콘택트를 확립하기 위해 구리 금속화물(102)을 노출시킨, 일반적으로 40에서 70 ㎛ 사이 폭의, 콘택트 윈도우(110)가 있다. 장벽층(103b)은 윈도우 둘레 주위의 오버코트(104)를 오버랩하여 금속화물 폭(111)을 생성하고, 따라서 이 금속화물 폭은 윈도우(110)(전형적으로 약 45 내지 75 ㎛ 직경)보다 크다. 이 동일한 폭(111)이, 알루미늄 또는 구리-알루미늄 합금인, 본딩 가능한 금속층(120)에도 적용된다. 신뢰할 만한 와이어 본딩을 위하여, 층(120)은 전형적으로 700 nm와 1000 nm 사이의 두께를 갖는다.The advantages provided by the present invention can be best understood by comparing embodiments of the present invention to conventional methods of wire-bonding contact pads of integrated circuit (IC) chips, using copper as interconnect metal. An example of a conventional structure is shown in FIG. In the schematic cross-sectional view of an IC contact pad, generally designated 100, 101 is an interlevel dielectric (which may be made of silicon dioxide, a low-k dielectric, or any other suitable insulator customarily used in ICs). intra-level dielectric). 102 represents the upper level IC copper metallization (thickness typically between 200 and 500 nm), with
패터닝된 알루미늄 층(120)의 이 적지 않은(considerable) 높이(121)는 알루미늄의 우발적인 스크래칭 또는 스미어링에 대한 상당한 위험성을 나타낸다. 알루미늄 패터닝 후의 전형적인 어셈블리 공정 흐름에는 다수의 웨이퍼 및 칩 핸들링 단계들이 있다. 가장 중요한 단계들은 백그라인딩(back-grinding)하는 단계와; 웨이퍼를 웨이퍼 제조 공장(fab)으로부터 어셈블리 공장(assembly facility)으로 운반하는 단계와; 웨이퍼를 소잉(sawing)하기 위해 테이프 상에 배치하는 단계와; 웨이퍼를 소잉하고 린싱(rinsing)하는 단계와; 각각의 칩을 리드프레임 상에 부착하는 단계와; 와이어 본딩하는 단계와; 본딩된 칩을 몰딩 컴파운드(molding compound) 내에 봉입(encapsulating)하는 단계를 포함한다. 이들 공정 단계들의 각각에서, 및 그 공정 단계들 사이에, 우발적인 스크래칭 또는 스미어링이 발생할 수 있다.This
근접해 있는(거리 230) 2개의 본딩 패드(201 및 202)를 통한 단면도인 도 2에 일례가 개략적으로 지시되어 있다. 패드(201)의 알루미늄 층(210) 및 패드(202)의 알루미늄 층(220)이 스크래칭되어 알루미늄이 240에서 함께 스미어링되어 있다. 그 결과, 본드 패드들(250 및 251)이 전기적 단락을 형성한다.An example is schematically indicated in FIG. 2, which is a sectional view through two
반도체 웨이퍼의 일부(300)의 개략 단면을 예시하는 도 3에 본 발명의 일 실시예가 도시되어 있다. 레벨간 절연 재료(310)는, 예를 들어, 로우-k 유전 재료, 실리콘 이산화물, 또는 유전 재료들의 적층물(stack)로 이루어진다. 도 3은 절연체(310) 내에 매립된, 구리 또는 구리 합금으로 이루어진 IC 상호 접속 금속화물의 패터닝된 상부층의 부분들을 더 보여준다. 콘택트 패드를 제공하도록 의도된 구리층의 부분(311), 및 스크라이브 스트리트(scribe street)를 정착(anchor)시키도록 의도된 부분(312)이 구체적으로 예시되어 있다. 구리층의 두께는 바람직하게는 0.2 내지 0.5 ㎛의 범위에 있다. 구리 금속화물은 절연체(310) 또는 다른 집적 회로 재료들 내로 확산하는 것을 막기 위해 장벽층들(313a 및 313b)에 의해 각각 에워싸여 있고; 장벽층들(313a 및 313b)은 바람직하게는 탄탈 질화물로 이루어지고 두께는 약 10 내지 30 nm이다. 본드 패드 구리층(311)은 (전형적으로 30 내지 60 ㎛의 범위에 있는) 폭(301)을 갖는다.One embodiment of the present invention is shown in FIG. 3, which illustrates a schematic cross-section of a portion 300 of a semiconductor wafer. The interlevel
도 3이 지시하는 바와 같이, 구리층(311)의 노출된 표면(상부 표면)(311a), 및 스크라이브 스트리트 금속화물의 노출된 표면(상부 표면)(312a)은 유전 재료(310)의 상부 표면(310a)과 동일 레벨에 있다. 이 균일함의 이유는 화학적-기계적 연마 단계(아래 참조)를 포함하는 제조 방법이다.As indicated in FIG. 3, the exposed surface (top surface) 311a of the
구리에 대한 저저항(low-resistance) 옴 접촉(ohmic contact)을 확립하기 위하여, 도 3에 지시된 바와 같이, 구리 위에 하나 이상의 도전성 장벽층(330)이 증착된다. 단일 층인 경우, 탄탈 질화물이 바람직한 선택이다. 2개의 층인 경우, 제1 장벽층은 바람직하게는 티탄, 탄탈, 텅스텐, 몰리브덴, 크롬 및 그의 합금들로부터 선택되고; 그 층은 구리로부터 산소를 "제거(gettering)"함으로써 구리에 대한 양호한 옴 접촉을 확립할 목적으로 노출된 구리(311) 위에 증착된다. 일반적으로 니켈 바나듐인 제2 장벽층이 구리의 아웃디퓨전(outdiffusion)을 방지하기 위해 증착된다. 이 장벽층은 바람직하게는 0.02 내지 0.03 ㎛의 범위에 있는 두께를 갖는다. 도 3에서, 장벽층(330)은 구리 금속화물(311)과 동일한 폭(301)을 갖는 것으로 도시되어 있다. 이것이 바람직한 구조이기는 하지만, 장벽 폭이 다소 더 작거나 또는 더 큰, 디바이스 설계들이 있을 수 있다.In order to establish a low-resistance ohmic contact for copper, one or more conductive barrier layers 330 are deposited over copper, as indicated in FIG. In the case of a single layer, tantalum nitride is the preferred choice. In the case of two layers, the first barrier layer is preferably selected from titanium, tantalum, tungsten, molybdenum, chromium and alloys thereof; The layer is deposited over the exposed
장벽층(330)의 위에는, 와이어 볼 본딩에 적합한 두께를 갖는 본딩 가능한 금속의 층(350)이 있다. 바람직한 두께는 약 0.4 내지 1.4 ㎛의 범위에 있다. 이 적지 않은 두께 때문에, 층(350)은 종종 플러그로 불린다. 이 본딩 가능한 금속은 바람직하게는 알루미늄 또는 알루미늄-구리 합금과 같은 알루미늄 합금이다. 도 3에서, 이 플러그의 노출된 표면은 350a로 지시되어 있다. 동일한 두께의 알루미늄 층(351)이 도 3에서 스크라이브 스트리트 금속(312) 위에 도시되어 있다.Above the
위에서 언급한 바와 같이, 표면들(310a 및 311a)이 공통 레벨에 있으므로, 장벽층(330) 및 본딩 가능한 플러그(350)의 결합된 두께는 기하학적으로 이 공통 레벨 위쪽으로 튀어나오고(stick out); 도 3에 도시된 바와 같이, 그 레벨 위쪽의 이 결합된 높이는 360으로 지시되어 있다. 임의의 우발적인 스크래칭 또는 스미어링을 방지하기 위하여, 보호 오버코트 층(320)이 증착된다(상세 내용은 아래 참조). 바람직한 오버코트 재료들은 실제적으로 방습성(moisture impermeable) 또는 보습성(moisture retaining)이고, 기계적으로 견고하고; 예를 들면 실리콘 질화물, 실리콘 산질화물, 실리콘 탄화물의 하나 이상의 층, 또는 폴리이미드를 포함하는 절연 재료들의 적층물을 포함한다. 오버코트는 0.5 내지 1.5 ㎛의 범위에 있는, 바람직하게는 1.0 ㎛의 두께(320b)를 갖는다. 도 3에서, 오버코트 층(320)의 노출된 표면은 320a로 지시되어 있다.As mentioned above, since
본 발명에 따르면, 증착된 보호 오버코트 층(320)은 두께(320a)를 갖고 플러그(350)의 노출된 표면(350a)이 오버코트 층(320)의 노출된 표면(320a)에 또는 그 아래에 있도록 플러그(350)를 둘러싼다. 플러그(350)의 표면(350a)을 노출시키기 위해 오버코트(320) 내에 폭(322)의 윈도우가 개구된다. 바람직하게는, 폭(322)은 플러그(350)의 폭(301)보다 좁고; 따라서, 오버코드(320)의 일부(도 3에서 321로 지시됨)가 플러그(350)의 둘레를 오버랩한다. 알루미늄 층(351)에 대한 오버코트 층(320)에도 유사한 진술이 적용된다. 플러그 표면(350a), 및 층 표면(351a)은 오버코트 표면(320a)에 대하여 돌출되지 않고; 따라서, 플러그(350) 및 층(351)은 각각 우발적인 스크래치에 대하여 보호되어, 신뢰할 만한 볼 본딩을 위한 방해받지 않은 플러그 금속을 제공한다.According to the present invention, the deposited
도 4의 단면도는 소잉 공정(410에 의해 지시된 스크라이브 스트리트)에서 웨이퍼로부터 칩이 개별화(singulate)되고 볼 본드가 부착된 후의 도 3의 콘택트 패드를 개략적으로 예시한다. 금속 와이어(402)(바람직하게는 금)의 프리 에어 볼(free air ball)(401)(바람직하게는 금)이 플러그(403)(바람직하게는 알루미늄 또는 알루미늄 합금)의 방해받지 않은 표면(403a)에 가압-본딩(pressure-bond)되어 있다. 본딩 공정에서, 볼 및 플러그의 접촉 영역에 금속간 화합물(intermetallic compounds)(404)이 형성된다.The cross-sectional view of FIG. 4 schematically illustrates the contact pad of FIG. 3 after the chip is singulated from the wafer and the ball bond is attached in the sawing process (scribe street indicated by 410). The free air ball 401 (preferably gold) of the metal wire 402 (preferably gold) is an
본 발명의 다른 실시예는 구리 상호 접속 금속화물을 갖는, 집적 회로의 콘택트 패드용의 금속 구조를 제조하는 웨이퍼-레벨 방법이다. 그 공정 흐름은 도 5의 개략 블록도에 표시되어 있다. 이 방법은, 단계(501)에서 시작하여, 절연 재료 내에 매립된 구리 금속화물의 패터닝된 콘택트 패드 영역들을 노출시키기 위해 단계(502)에서 웨이퍼를 화학적-기계적으로 연마한다.Another embodiment of the present invention is a wafer-level method of fabricating a metal structure for contact pads of an integrated circuit, having copper interconnect metallization. The process flow is shown in the schematic block diagram of FIG. The method begins with
다음 공정 단계(503)에서는, 노출된 구리 금속화물을 포함하는, 웨이퍼 위에 장벽 금속층이 증착된다. 바람직한 장벽 금속 종류는 탄탈 또는 탄탈 질화물, 및 니켈 바나듐을 포함하고; 바람직한 장벽층 두께는 약 20에서 약 30 nm 사이이다. 단계(504)에서는, 장벽층 위에 본딩 가능한 금속층이 와이어 볼 봉딩을 위해 충분한 두께로 증착된다. 바람직한 본딩 가능한 금속 종류는 알루미늄 또는 알루미늄 합금을 포함하고, 바람직한 본딩 가능한 금속층 두께는 약 0.4에서 1.4 ㎛ 사이이다.In a
다음 공정 단계(505)에서는, 상기 증착된 금속층들 양쪽 모두가 패터닝되어, 콘택트 패드 영역들 외부의 층 부분들은 제거되고 콘택트 패드 영역들 위의 층 부분들은 콘택트 패드들 각각의 위에 본딩 가능한 금속 플러그를 형성하기 위해 남게 된다.In a
다음 공정 단계(506)에서는, 단계(505)에서 형성된 상기 패터닝된 층 부분들의 금속 플러그들을 포함하는, 상기 웨이퍼 위에 보호 오버코트의 층이 증착된다. 이 오버코트는 바람직하게는 실리콘 질화물, 실리콘 산질화물, 실리콘 이산화물, 실리콘 탄화물, 또는 다른 보습 화합물들의 하나 이상의 층을 포함한다. 이 오버코트 층은 그것의 노출된 표면이 상기 본딩 가능한 금속층의 노출된 표면에 또는 그 위에 있도록 두께를 갖는다. 바람직한 오버코트 두께는 약 0.6 내지 1.5 ㎛의 범위에 있다.In a
공정 단계(507)에서는, 상기 본딩 가능한 금속 플러그들이 노출되도록 상기 오버코트 층 내에 윈도우들이 개구된다. 이 윈도우들은 약 0.1에서 0.3 ㎛ 사이의 폭을 갖는 오버코트 프레임이 상기 본드 패드 영역의 둘레 주위에 남겨져, 우발적인 스크래치에 대한 추가적인 보호를 플러그에 제공하도록 사이즈가 정해질 수 있다. 이러한 방법은 단계(508)에서 공정을 종료한다.In
이 발명은 예시적인 실시예들을 참조하여 설명되었지만, 이 설명은 제한적인 의미로 해석되어서는 안 된다. 예시적인 실시예들의 각종 변형 및 조합은 물론, 본 발명의 다른 실시예들은 이 설명을 참조한 숙련된 당업자들에게는 명백할 것이다. 따라서 첨부된 청구항들은 임의의 그러한 변형 및 실시예들을 두루 포함하는 것으로 의도된다.Although the present invention has been described with reference to exemplary embodiments, this description should not be interpreted in a limiting sense. Various modifications and combinations of the exemplary embodiments, as well as other embodiments of the present invention, will be apparent to those skilled in the art with reference to this description. Accordingly, the appended claims are intended to cover any such modifications and embodiments.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020067021792A KR20070022032A (en) | 2004-03-23 | 2005-03-23 | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/806,519 | 2004-03-23 | ||
KR1020067021792A KR20070022032A (en) | 2004-03-23 | 2005-03-23 | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070022032A true KR20070022032A (en) | 2007-02-23 |
Family
ID=43653843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067021792A KR20070022032A (en) | 2004-03-23 | 2005-03-23 | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070022032A (en) |
-
2005
- 2005-03-23 KR KR1020067021792A patent/KR20070022032A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060094228A1 (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
US7351651B2 (en) | Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits | |
US6730982B2 (en) | FBEOL process for Cu metallizations free from Al-wirebond pads | |
US9153555B2 (en) | Method of wire bonding over active area of a semiconductor circuit | |
US7470997B2 (en) | Wirebond pad for semiconductor chip or wafer | |
JP5559775B2 (en) | Semiconductor device and manufacturing method thereof | |
US6927493B2 (en) | Sealing and protecting integrated circuit bonding pads | |
US20030020163A1 (en) | Bonding pad structure for copper/low-k dielectric material BEOL process | |
US7521801B2 (en) | Semiconductor device | |
US7061114B2 (en) | Structure and method for contact pads having a protected bondable metal plug over copper-metallized integrated circuits | |
JP2001015516A (en) | Semiconductor device and manufacture thereof | |
US20080111244A1 (en) | Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion | |
TWI395275B (en) | Chip package and method for fabricating the same | |
US20050224987A1 (en) | Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits | |
KR20070022032A (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
US11830806B2 (en) | Semiconductor structure and method of manufacturing the same | |
WO2005062367A1 (en) | I/o sites for probe test and wire bond | |
EP1490906A1 (en) | Beol process for cu metallizations free from al-wirebond pads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |