KR20070016056A - Voltage comparator having hysteresis characteristics - Google Patents

Voltage comparator having hysteresis characteristics Download PDF

Info

Publication number
KR20070016056A
KR20070016056A KR1020060028621A KR20060028621A KR20070016056A KR 20070016056 A KR20070016056 A KR 20070016056A KR 1020060028621 A KR1020060028621 A KR 1020060028621A KR 20060028621 A KR20060028621 A KR 20060028621A KR 20070016056 A KR20070016056 A KR 20070016056A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
transistors
reference voltage
unit
Prior art date
Application number
KR1020060028621A
Other languages
Korean (ko)
Other versions
KR100735495B1 (en
Inventor
공정철
하창우
민병운
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060028621A priority Critical patent/KR100735495B1/en
Priority to JP2006159583A priority patent/JP4181587B2/en
Priority to TW095123548A priority patent/TWI325691B/en
Priority to US11/428,340 priority patent/US7417471B2/en
Publication of KR20070016056A publication Critical patent/KR20070016056A/en
Application granted granted Critical
Publication of KR100735495B1 publication Critical patent/KR100735495B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B09DISPOSAL OF SOLID WASTE; RECLAMATION OF CONTAMINATED SOIL
    • B09BDISPOSAL OF SOLID WASTE NOT OTHERWISE PROVIDED FOR
    • B09B3/00Destroying solid waste or transforming solid waste into something useful or harmless
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02CCRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/0084Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating garbage, waste or sewage
    • B02C18/0092Disintegrating by knives or other cutting or tearing members which chop material into fragments specially adapted for disintegrating garbage, waste or sewage for waste water or for garbage
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02CCRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • B02C18/16Details
    • B02C18/18Knives; Mountings thereof
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02CCRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C18/00Disintegrating by knives or other cutting or tearing members which chop material into fragments
    • B02C18/06Disintegrating by knives or other cutting or tearing members which chop material into fragments with rotating knives
    • B02C18/16Details
    • B02C18/24Drives
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B02CRUSHING, PULVERISING, OR DISINTEGRATING; PREPARATORY TREATMENT OF GRAIN FOR MILLING
    • B02CCRUSHING, PULVERISING, OR DISINTEGRATING IN GENERAL; MILLING GRAIN
    • B02C2201/00Codes relating to disintegrating devices adapted for specific materials
    • B02C2201/06Codes relating to disintegrating devices adapted for specific materials for garbage, waste or sewage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/20Waste processing or separation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/52Mechanical processing of waste for the recovery of materials, e.g. crushing, shredding, separation or disassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Food Science & Technology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 히스테리시스 특성을 갖는 전압비교회로에 관한 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 이점이 있다.The present invention relates to a voltage comparator having hysteresis characteristics, and by adding a reference voltage changer composed of a small number of elements inside a circuit, it is possible to design a voltage comparator which is stable against input noise, and also has a magnitude of hysteresis voltage. Can be set accurately, and the magnitude of the hysteresis voltage can be easily changed by changing the resistance value.

본 발명에 의한 히스테리시스 특성을 갖는 전압비교회로는, 기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및 상기 비교부로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함한다.According to an embodiment of the present invention, there is provided a voltage comparator having a hysteresis characteristic, including: a comparator for comparing a reference voltage and an input voltage with each other and outputting a high level or low level signal; And a reference voltage changer configured to change the reference voltage when a low level output signal is generated from the comparator.

전압비교회로, 기준전압변경부, 기준전압, 히스테리시스, 노이즈 Voltage comparator, reference voltage change section, reference voltage, hysteresis, noise

Description

히스테리시스 특성을 갖는 전압비교회로{VOLTAGE COMPARATOR HAVING HYSTERESIS CHARACTERISTICS}Voltage comparison with hysteresis characteristics {VOLTAGE COMPARATOR HAVING HYSTERESIS CHARACTERISTICS}

도 1은 종래 기술에 의한 전압비교회로의 회로도1 is a circuit diagram of a voltage comparison circuit according to the prior art

도 2는 종래 기술에 의한 전압비교회로의 동작과정 및 그에 따른 출력신호를 나타낸 도면2 is a view showing an operation process and output signal according to the voltage comparison circuit according to the prior art

도 3은 종래 기술에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면3 is a view showing an output signal according to the input noise into the voltage comparison circuit according to the prior art

도 4는 본 발명에 의한 전압비교회로의 회로도4 is a circuit diagram of a voltage comparison unit according to the present invention;

도 5는 본 발명에 의한 전압비교회로의 히스테리시스 특성을 나타낸 도면5 is a view showing the hysteresis characteristics of the voltage comparison in accordance with the present invention

도 6은 본 발명에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면6 is a view showing an output signal according to the input noise into the voltage comparison circuit according to the present invention

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

400 : 비교부 401 : 스위칭부400: comparison unit 401: switching unit

401a: 제 1 트랜지스터 401b: 제 2 트랜지스터401a: first transistor 401b: second transistor

401c: 제 3 트랜지스터 401d: 제 4 트랜지스터401c: third transistor 401d: fourth transistor

402 : 신호출력부 402a: 제 5 트랜지스터 402: signal output section 402a: fifth transistor

402b: 제 6 트랜지스터 405 : 전압강하수단402b: sixth transistor 405: voltage drop means

405a: 제 7 트랜지스터 405b: 제 8 트랜지스터405a: seventh transistor 405b: eighth transistor

408 : 바이어스 전류부 409 : 제 2 저항408: bias current portion 409: second resistor

410 : 제 3 저항 411 : 기준전압 변경부410: third resistor 411: reference voltage changing unit

412 : 제 9 트랜지스터 413 : 제 1 저항412: ninth transistor 413: first resistor

414 : 제 10 트랜지스터 E : 입력 노이즈414: tenth transistor E: input noise

Vref: 기준전압 Vref´: 변경된 기준전압Vref: reference voltage Vref´: changed reference voltage

본 발명은 히스테리시스 특성을 갖는 전압비교회로에 관한 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 히스테리시스 특성을 갖는 전압비교회로에 관한 것이다.The present invention relates to a voltage comparator having hysteresis characteristics, and by adding a reference voltage changer composed of a small number of elements inside a circuit, it is possible to design a voltage comparator which is stable against input noise, and also has a magnitude of hysteresis voltage. It can be set accurately, and the voltage comparator having hysteresis characteristics that can easily change the magnitude of the hysteresis voltage through the change of the resistance value.

일반적으로, 전압비교회로는 입력전압과 기준전압을 비교하고 그 차를 증폭하여 하이(High) 또는 로우(Low) 출력한다. 종래의 전압비교회로는 출력에 노이즈(Noise) 보상 기능이 없어서 별도의 아날로그 또는 디지털 보상회로를 추가하여 사용하였다.In general, a voltage comparator compares an input voltage with a reference voltage, amplifies the difference, and outputs a high or low output. In the conventional voltage comparator, there is no noise compensation function at the output, so a separate analog or digital compensation circuit is added.

이때, 상기 노이즈 문제를 해결하기 위해 상기 전압비교회로에 추가되는 회로로는 히스테리시스 특성을 가지는 슈미터 트리거(Schmitt Trigger) 회로가 있으나, 슈미터 트리거회로는 그 특성상 양의 문턱전압(Positive Threshold Voltage, Vth+) 및 음의 문턱전압(Negative Threshold Voltage, Vth-)을 결정하는데 있어서, 공정의 변화에 민감하다는 단점을 가지고 있다.At this time, a circuit added to the voltage comparator in order to solve the noise problem includes a Schmitt Trigger circuit having hysteresis characteristics. And in determining a negative threshold voltage (Vth-), it is disadvantageous in that it is sensitive to process changes.

따라서, 요즘은 전압비교회로 자체에 히스테리시스 특성을 가지도록 설계하고 있다.Therefore, these days, voltage comparison is designed to have hysteresis characteristics in itself.

히스테리시스 특성을 가지는 전압비교회로는 입력전압과 기준전압을 비교한 후 입력전압이 기준전압보다 높으면 하이 또는 로우의 신호를 출력함으로써, 입력신호를 비교하는데 사용된다.A voltage comparator having hysteresis characteristics is used to compare input signals by comparing an input voltage with a reference voltage and then outputting a high or low signal when the input voltage is higher than the reference voltage.

여기서, 히스테리시스 특성이란 상기의 출력이 변하는 포인트가 두군데, 즉 상위 기준 전압과 하위 기준 전압을 가지는 것을 말한다.Here, the hysteresis characteristic means that there are two points at which the output changes, that is, the upper reference voltage and the lower reference voltage.

노이즈에 강한 전압비교회로를 구현하기 위해서는, 히스테리시스 특성을 가지도록 설계되어야 하기 때문에, 히스테리시스 특성이 공정에 따라 달라지게 되면 전압비교회로 자체에서 오류가 발생하며, 이에 따라 반도체 전체의 신뢰성에 문제가 생기게 된다.In order to implement a voltage comparator that is resistant to noise, it must be designed to have hysteresis characteristics. Therefore, if the hysteresis characteristic varies depending on the process, an error occurs in the voltage comparator itself, which causes problems in the reliability of the entire semiconductor. do.

도 1은 종래 기술에 의한 전압비교회로(100)의 회로도로서, 도 1에서 도시한 바와 같이, 종래 기술에 의한 전압비교회로(100)는 상기 입력전압(Vin)으로 구동되 는 제 1 ,2 트랜지스터(101, 102)와, 상기 기준전압(Vref)으로 구동되는 제 3, 4 트랜지스터(103, 104)와, 상기 제 2, 3 트랜지스터(102, 103) 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단(105)과, 상기 제 2 트랜지스터(102) 및 접지단자와 연결되고 상기 전압강하수단(105)에 의하여 발생된 전압으로 구동되는 제 5 트랜지스터(106)와, 상기 제 5 트랜지스터(106) 및 접지단자와 연결되고 전원전압에 의해 구동되는 제 6 트랜지스터;(107) 및 상기 제 1, 4, 5, 6 트랜지스터(101, 104, 106, 107) 및 상기 제 2, 3 트랜지스터(102, 103)의 공통단자에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부(108)로 구성되어 있다. 1 is a circuit diagram of a voltage comparison circuit 100 according to the prior art. As shown in FIG. 1, the voltage comparison circuit 100 according to the prior art is driven by the input voltage Vin. The voltage drop is connected to the transistors 101 and 102, the third and fourth transistors 103 and 104 driven by the reference voltage Vref, the second and third transistors 102 and 103, and the ground terminal. A voltage drop means 105, a fifth transistor 106 connected to the second transistor 102 and a ground terminal and driven by a voltage generated by the voltage drop means 105, and the fifth transistor ( 106 and a sixth transistor connected to a ground terminal and driven by a power supply voltage; 107 and the first, fourth, fifth, and sixth transistors 101, 104, 106, and 107 and the second and third transistors 102. It is connected to the common terminal of the 103, consisting of a bias current unit 108 for maintaining a constant amount of current There is.

여기서, 상기 제 1 내지 4 트랜지스터(101~104)는 PNP 트랜지스터이고, 상기 제 5 및 제 6 트랜지스터(106, 107)는 NPN 트랜지스터로 이루어져 있다.The first to fourth transistors 101 to 104 are PNP transistors, and the fifth and sixth transistors 106 and 107 are NPN transistors.

또한, 상기 전압강하수단(105)은, 전류미러 관계에 있는 제 7, 8 트랜지스터(105a, 105b)로 구성되어 있으며, 상기 제 7, 8 트랜지스터(105a, 105b)은 NPN 트랜지스터로 이루어져 있다.The voltage drop means 105 is composed of seventh and eighth transistors 105a and 105b in a current mirror relationship, and the seventh and eighth transistors 105a and 105b are NPN transistors.

상기와 같은 구성을 가진 종래 기술에 의한 전압비교회로(100)가 입력전압(Vin)과 기준전압(Vref)을 비교하여 하이 또는 로우 레벨의 신호를 출력할 때, 그 과정에 대해서는 도 2가 설명하고 있으며, 이에 대해 상세히 살펴보면 다음과 같다.When the voltage comparison circuit 100 according to the related art having the above-described configuration outputs a signal having a high or low level by comparing the input voltage Vin and the reference voltage Vref, FIG. If you look at this in detail as follows.

도 2는 종래 기술에 의한 전압비교회로의 동작과정 및 그에 따른 출력신호를 나타낸 도면으로서, (a)는 상기 전압비교회로의 시간에 따른 입력전압(Vin) 및 기 준전압을 나타낸 것이며, (b)는 상기 전압비교회로의 시간에 따른 출력신호(Vout)를 나타낸 것이다.2 is a view showing the operation of the voltage comparison circuit according to the prior art and the resulting output signal, (a) shows the input voltage (Vin) and the reference voltage over time to the voltage comparison circuit, (b Denotes the output signal Vout over time to the voltage comparison unit.

먼저, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우, 즉 A 구간인 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(102)는 턴 온 되고, 제 3 트랜지스터(103)는 턴 오프 되어 상기 전압비교회로(100)의 바이어스 전류 I1a는 I2a로 흐르게 되며, 이에 따라, 상기 전압강하수단(105)에서 전압강하가 발생하게 되어 상기 제 5 트랜지스터(106)의 이미터에 일정 크기의 전압이 인가된다. 이때, 상기 전압의 크기는 상기 제 5 트랜지스터(106)의 문턱전압의 크기보다 크므로 상기 제 5 트랜지스터(106)는 턴 온이 된다.First, when the input voltage Vin is smaller than the reference voltage Vref, that is, in the A section, the second transistor 102 is turned on and the third transistor 103 is turned off due to the characteristics of the PNP transistor. The bias current I 1a of the comparison circuit 100 flows to I 2a , whereby a voltage drop occurs in the voltage drop means 105 so that a voltage having a predetermined magnitude is applied to the emitter of the fifth transistor 106. Is approved. In this case, since the magnitude of the voltage is greater than the magnitude of the threshold voltage of the fifth transistor 106, the fifth transistor 106 is turned on.

따라서, 상기 제 6 트랜지스터(107)의 이미터에는 상기 제 5 트랜지스터(106)의 컬렉터-이미터 전압이 인가되며, 이 전압은 통상적으로 0.1V 내외이어서 상기 제 6 트랜지스터(107)의 문턱전압의 크기에 미치지 못하므로, 상기 제 6 트랜지스터(107)는 턴 오프 된다.Accordingly, the collector-emitter voltage of the fifth transistor 106 is applied to the emitter of the sixth transistor 107, and the voltage is typically about 0.1V so that the threshold voltage of the sixth transistor 107 is applied. Since it does not reach the size, the sixth transistor 107 is turned off.

따라서, 상기 전압비교회로(100)의 출력단자에는 전원전압(VDD)이 인가하게 되며, 이에 따라 (b)에서 도시한 바와 같이, 하이('High') 레벨의 신호가 출력된다.Accordingly, the power supply voltage VDD is applied to the output terminal of the voltage non-converting circuit 100, and as a result, a signal having a 'high' level is output as shown in (b).

한편, 입력전압(Vin)이 기준전압(Vref)보다 클 경우, 즉, B 구간인 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(102)는 턴 오프 되고, 제 3 트랜지스터(103)는 턴 온 되어 상기 전압비교회로(100)의 바이어스 전류 I1a는 I3a로 흐르게 되며, 이에 따라, 상기 전압강하수단(105)에는 전압강하가 발생하지 않게 되어 상기 제 5 트랜지스터(106)를 턴 온 시킬 수 있는 이미터 전압이 인가되지 않으므로 상기 제 5 트랜지스터(106)는 턴 오프 된다.On the other hand, when the input voltage Vin is greater than the reference voltage Vref, that is, in the period B, the second transistor 102 is turned off and the third transistor 103 is turned on due to the characteristics of the PNP transistor. The bias current I 1a of the voltage comparator 100 flows to I 3a , so that the voltage drop does not occur in the voltage drop means 105 so that the fifth transistor 106 can be turned on. The fifth transistor 106 is turned off because no emitter voltage is applied.

따라서, 상기 제 6 트랜지스터(107)의 이미터에는 상기 전압비교회로(100)의 전원전압(VDD)이 인가되고, 이에 따라, (b)에서 도시한 바와 같이, 상기 제 6 트랜지스터(107)는 턴 온이 되어 상기 전압비교회로(100)의 출력단자에는 로우('Low') 레벨의 신호가 출력된다.Therefore, the power supply voltage VDD of the voltage comparison circuit 100 is applied to the emitter of the sixth transistor 107. Accordingly, as shown in (b), the sixth transistor 107 is applied to the emitter of the sixth transistor 107. When turned on, a low level signal is output to the output terminal of the voltage comparison circuit 100.

도 3은 종래 기술에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면으로서, (a)는 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 노이즈(Noise)가 발생 될 때의 입력전압(Vin) 및 기준전압(Vref)을 나타낸 것이며, (b)는 상기 노이즈가 발생 될 때의 출력신호를 나타낸 것이다.3 is a view showing an output signal according to input noise into a voltage comparison circuit according to the prior art, (a) is when the noise is generated in a section where the input voltage (Vin) is greater than the reference voltage (Vref) The input voltage Vin and the reference voltage Vref are shown, and (b) shows the output signal when the noise is generated.

도 3에서 도시한 바와 같이, 상술한 바와 같은 종래의 전압비교회로에 있어서는, 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 상기 입력전압(Vin)에 노이즈(C)가 발생되었다 할지라도 전압비교회로의 출력은 로우(Low) 레벨을 유지하여야만 안정적인 전압비교회로라 할 수 있지만, 종래의 전압비교회로는 상기 노이즈(C)에 대해서도 반응하여 하이(High) 레벨의 신호를 출력시킨다는 점에서 입력 노이즈에 대해 불안정하다는 문제점이 있었다.As shown in FIG. 3, in the conventional voltage comparison path as described above, noise C may be generated at the input voltage Vin in a section in which the input voltage Vin is greater than the reference voltage Vref. Although the output to the voltage comparator is a stable voltage comparator only when the low level is maintained, the conventional voltage comparator outputs a high level signal in response to the noise (C). There was a problem that the input noise was unstable.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함으로써, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있을 뿐 아니라, 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 저항값의 변화를 통해 히스테리시스 전압의 크기를 간단하게 변경할 수 있는 히스테리시스 특성을 갖는 전압비교회로를 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and by adding a reference voltage changer composed of a small number of elements inside the circuit, it is possible not only to design a stable voltage comparator with respect to input noise, but also the magnitude of the hysteresis voltage. It is possible to accurately set and to provide a voltage comparator having hysteresis characteristics that can easily change the magnitude of the hysteresis voltage through the change of the resistance value.

상기 목적을 달성하기 위한 본 발명에 의한 히스테리시스 특성을 갖는 전압비교회로는, 기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및 상기 비교부로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함한다.According to an embodiment of the present invention, there is provided a voltage comparator having a hysteresis characteristic, including: a comparator for comparing a reference voltage and an input voltage to output a high level or low level signal; And a reference voltage changer configured to change the reference voltage when a low level output signal is generated from the comparator.

여기서, 상기 비교부는, 상기 입력전압 및 기준전압으로 구동되는 스위칭부; 상기 스위칭부 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단; 상기 전압강하수단과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부; 및 상기 스위칭부 및 신호출력부에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부;를 포함하는 것을 특징으로 한다.Here, the comparison unit, the switching unit driven by the input voltage and the reference voltage; Voltage drop means connected to the switching unit and the ground terminal to generate a voltage drop; A signal output unit connected to the voltage drop unit to output a high level or low level signal through an output terminal; And a bias current unit connected to the switching unit and the signal output unit to maintain a constant current amount.

이때, 상기 스위칭부는, 상기 입력전압으로 구동되는 제 1, 2 트랜지스터; 및 상기 기준전압으로 구동되는 제 3, 4 트랜지스터;를 포함하는 것을 특징으로 한다.In this case, the switching unit, the first and second transistors driven by the input voltage; And third and fourth transistors driven at the reference voltage.

또한, 상기 신호출력부는, 상기 제 2 트랜지스터 및 접지단자와 연결되고, 상기 전압강하수단에 의해 발생된 전압으로 구동되는 제 5 트랜지스터; 및 상기 제 5 트랜지스터 및 접지단자와 연결되고, 전원전압에 의해 구동되는 제 6 트랜지스터;를 포함하는 것을 특징으로 한다.The signal output unit may further include: a fifth transistor connected to the second transistor and the ground terminal and driven by a voltage generated by the voltage drop means; And a sixth transistor connected to the fifth transistor and the ground terminal and driven by a power supply voltage.

또한, 상기 스위칭부의 상기 제 1 내지 4 트랜지스터는 PNP 트랜지스터이고, 상기 신호출력부의 상기 제 5 및 제 6 트랜지스터는 NPN 트랜지스터인 것을 특징으로 한다.The first to fourth transistors of the switching unit are PNP transistors, and the fifth and sixth transistors of the signal output unit are NPN transistors.

또한, 상기 전압강하수단은, 전류미러 관계에 있는 제 7, 8 트랜지스터로 구성되는 것을 특징으로 한다.The voltage drop means is composed of seventh and eighth transistors in a current mirror relationship.

이때, 상기 제 7, 8 트랜지스터는 NPN 트랜지스터로 구성되는 것을 특징으로 한다.In this case, the seventh and eighth transistors are characterized by being composed of NPN transistors.

한편, 상기 기준전압 변경부는, 상기 제 3 트랜지스터 및 제 4 트랜지스터와 연결되는 제 9 트랜지스터; 상기 제 9 트랜지스터와 직렬로 연결되는 제 1 저항; 및 상기 제 1 저항 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터의 공통단자에 연결되는 제 10 트랜지스터;를 포함하는 것을 특징으로 한다.The reference voltage changing unit may include a ninth transistor connected to the third transistor and the fourth transistor; A first resistor connected in series with the ninth transistor; And a tenth transistor connected to the first resistor and the ground terminal and connected to the common terminal of the fifth and sixth transistors.

한편, 상기 비교부는, 상기 입력전압이 기준전압보다 작을 경우에 상기 제 2, 5 트랜지스터는 턴 온 되고 상기 제 3, 6 트랜지스터는 턴 오프 되어, 출력단자를 통해 하이 레벨의 신호를 출력하는 것을 특징으로 한다.On the other hand, when the input voltage is less than the reference voltage, the second and fifth transistors are turned on and the third and six transistors are turned off, and outputs a high level signal through an output terminal. It is done.

이때, 상기 기준전압 변경부의 상기 제 10 트랜지스터는 턴 오프 되는 것을 특징으로 한다.In this case, the tenth transistor of the reference voltage changing unit is turned off.

한편, 상기 비교부는, 상기 입력전압이 기준전압보다 클 경우에 상기 제 3, 6 트랜지스터는 턴 온 되고 제 2, 5 트랜지스터는 턴 오프 되어, 출력단자를 통해 로우 레벨의 신호를 출력하는 것을 특징으로 한다.On the other hand, when the input voltage is greater than the reference voltage, the third and sixth transistors are turned on and the second and fifth transistors are turned off to output a low level signal through an output terminal. do.

이때, 상기 기준전압 변경부의 상기 제 9, 10 트랜지스터는 턴 온 되는 것을 특징으로 한다.In this case, the ninth and tenth transistors of the reference voltage change unit are turned on.

한편, 상기 기준전압 변경부의 상기 제 1 저항은 저항값을 변화시킬 수 있는 가변 저항인 것을 특징으로 한다.The first resistor of the reference voltage changing unit may be a variable resistor capable of changing a resistance value.

또한, 상기 신호출력부의 제 6 트랜지스터를 보호하기 위하여 상기 제 5 트랜지스터의 컬렉터와 상기 제 10 트랜지스터의 베이스 사이에 제 2 저항을 연결하고, 상기 제 5 트랜지스터의 컬렉터와 상기 제 6 트랜지스터의 베이스 사이에 제 3 저항을 연결하는 것을 특징으로 한다.In addition, in order to protect the sixth transistor of the signal output unit, a second resistor is connected between the collector of the fifth transistor and the base of the tenth transistor, and between the collector of the fifth transistor and the base of the sixth transistor. The third resistor is connected.

이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예에 대하여 보다 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 전압비교회로의 회로도로서, 도 4에서 도시한 바와 같이, 본 발명에 의한 전압비교회로는 기준전압(Vref)과 입력전압(Vin)을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부(400) 및 상기 비교부(400)로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압(Vref)을 변경하는 기준전압 변경부(411)로 구성되어 있다.FIG. 4 is a circuit diagram of a voltage comparator according to the present invention. As shown in FIG. And a reference voltage changing unit 411 for changing the reference voltage Vref when a low level output signal is generated from the comparing unit 400.

여기서, 상기 비교부(400)는, 상기 입력전압(Vin) 및 기준전압(Vref)으로 구동되는 스위칭부(401)와, 상기 스위칭부(401) 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단(405)과, 상기 전압강하수단(405)과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부(402)와 상기 스위칭부(401) 및 신호출력부(402)에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부(408)로 구성되어 있다. Here, the comparison unit 400 is connected to the switching unit 401 driven by the input voltage Vin and the reference voltage Vref, and the voltage connected to the switching unit 401 and the ground terminal to generate a voltage drop. A signal output unit 402 and the switching unit 401 and the signal output unit 402 connected to the dropping means 405 and the voltage dropping means 405 to output a high level or low level signal through an output terminal. Is configured as a bias current unit 408 to maintain a constant current amount.

이때, 상기 스위칭부(401)는, 상기 입력전압(Vin)으로 구동되는 제 1, 2 트랜지스터(401a, 401b)와 상기 기준전압(Vref)으로 구동되는 제 3, 4 트랜지스터(401c, 401d)로 구성되어 있다.In this case, the switching unit 401 is the first and second transistors 401a and 401b driven by the input voltage Vin and the third and fourth transistors 401c and 401d driven by the reference voltage Vref. Consists of.

또한, 상기 신호출력부(402)는, 상기 제 2 트랜지스터(401b) 및 접지단자와 연결되고, 상기 전압강하수단(405)에 의해 발생된 전압으로 구동되는 제 5 트랜지스터(402a) 및 상기 제 5 트랜지스터(402a) 및 접지단자와 연결되고, 전원전압(VDD)에 의해 구동되는 제 6 트랜지스터(402b)로 이루어져 있다.In addition, the signal output unit 402 is connected to the second transistor 401b and the ground terminal, and is driven by the voltage generated by the voltage drop means 405 and the fifth transistor 402a and the fifth. The sixth transistor 402b is connected to the transistor 402a and the ground terminal and driven by a power supply voltage VDD.

이때, 상기 제 1 내지 4 트랜지스터(401a~401d)는 PNP 트랜지스터이고, 상기 제 5 및 제 6 트랜지스터(402a, 402b)는 NPN 트랜지스터로 이루어져 있다. In this case, the first to fourth transistors 401a to 401d are PNP transistors, and the fifth and sixth transistors 402a and 402b are NPN transistors.

또한, 상기 전압강하수단(405)은, 전류미러 관계에 있는 제 7, 8 트랜지스터(405a, 405b)로 구성되어 있으며, 상기 제 7, 8 트랜지스터(405a, 405b)은 NPN 트랜지스터로 이루어져 있다.The voltage drop means 405 is composed of seventh and eighth transistors 405a and 405b in a current mirror relationship, and the seventh and eighth transistors 405a and 405b are NPN transistors.

한편, 상기 기준전압 변경부(411)는, 상기 제 3 트랜지스터(403) 및 제 4 트랜지스터(404)와 연결되는 제 9 트랜지스터(412), 상기 제 9 트랜지스터(412)와 직 렬로 연결되는 제 1 저항(413) 및 상기 제 1 저항(413) 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터(406, 407)의 공통단자에 연결되는 제 10 트랜지스터(414)로 구성되어 있다.The reference voltage changing unit 411 may include a ninth transistor 412 connected to the third transistor 403 and a fourth transistor 404, and a first transistor connected in series with the ninth transistor 412. And a tenth transistor 414 connected to a resistor 413, the first resistor 413, and a ground terminal, and connected to a common terminal of the fifth and sixth transistors 406 and 407.

여기서, 상기 제 1 저항(413)은 저항값을 변화시킬 수 있는 가변 저항이며, 상기 가변 저항의 저항값을 변화시킴으로써 후술할 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 또한, 히스테리시스 전압의 크기를 간단하게 변경할 수도 있다.Here, the first resistor 413 is a variable resistor that can change the resistance value, and by changing the resistance value of the variable resistor, it is possible to accurately set the magnitude of the hysteresis voltage to be described later, and also to simplify the magnitude of the hysteresis voltage. It can also be changed.

또한, 상기 제 6 트랜지스터(402b)에 인가되는 전압이 상기 제 6 트랜지스터(402b)의 문턱 전압(보통 0.7V)보다 크기만 하면 상기 제 6 트랜지스터(402b)는 턴 온 된다. 따라서, 전원전압(VDD) 모두가 상기 제 6 트랜지스터(402b) 이미터에 인가될 경우, 상기 제 6 트랜지스터(402b)의 규격전압보다 큰 전압이 인가되므로 상기 제 6 트랜지스터(402b)는 손상될 우려가 있다. 이에 따라, 상기 제 5 트랜지스터(402a)의 컬렉터와 상기 제 10 트랜지스터(414)의 베이스 사이에 제 2 저항(409)을 연결하고, 상기 제 5 트랜지스터(402a)의 컬렉터와 상기 제 6 트랜지스터(402b)의 베이스 사이에 제 3 저항(410)을 연결하여 상기 제 6 트랜지스터(402b)의 이미터에 과전압이 걸리는 것을 미연에 방지할 수도 있다.In addition, the sixth transistor 402b is turned on if the voltage applied to the sixth transistor 402b is greater than the threshold voltage (usually 0.7V) of the sixth transistor 402b. Therefore, when all of the power supply voltages VDD are applied to the emitter of the sixth transistor 402b, a voltage greater than the standard voltage of the sixth transistor 402b is applied, so that the sixth transistor 402b may be damaged. There is. Accordingly, a second resistor 409 is connected between the collector of the fifth transistor 402a and the base of the tenth transistor 414, and the collector of the fifth transistor 402a and the sixth transistor 402b. The third resistor 410 may be connected between the bases of the transistors) to prevent an overvoltage from being applied to the emitter of the sixth transistor 402b.

상기와 같은 구성을 가진 본 발명에 의한 전압비교회로가 입력전압(Vin)과 기준전압(Vref)을 비교하여 하이 또는 로우레벨의 신호를 출력할 때, 그 과정에 대해서 상세히 살펴보면 다음과 같다When the voltage comparator according to the present invention having the above configuration outputs a high or low level signal by comparing the input voltage Vin and the reference voltage Vref, the process will be described in detail as follows.

먼저, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(401b)는 턴 온 되고, 제 3 트랜지스터(401c)는 턴 오프 되어 상기 전압비교회로의 바이어스 전류 I1b는 I2b로 흐르게 되며, 이에 따라, 상기 전압강하수단(405)에서 전압강하가 발생하게 되어 상기 제 5 트랜지스터(402a)의 이미터에 일정 크기의 전압이 인가된다. 이때, 상기 전압의 크기는 상기 제 5 트랜지스터(402a)의 문턱전압의 크기보다 크므로 상기 제 5 트랜지스터(402a)는 턴 온이 된다.First, when the input voltage Vin is smaller than the reference voltage Vref, the second transistor 401b is turned on and the third transistor 401c is turned off due to the characteristics of the PNP transistor, so that the bias current I to the voltage comparator. 1b flows into I 2b , whereby a voltage drop occurs in the voltage drop means 405, and a voltage having a predetermined magnitude is applied to the emitter of the fifth transistor 402a. At this time, since the magnitude of the voltage is greater than the magnitude of the threshold voltage of the fifth transistor 402a, the fifth transistor 402a is turned on.

따라서, 상기 제 6 트랜지스터(402b)의 이미터에는 상기 제 5 트랜지스터(402a)의 컬렉터-이미터 전압이 인가되며, 이 전압은 통상적으로 0.1V 내외이어서 상기 제 6 트랜지스터(402b)의 문턱전압의 크기에 미치지 못하므로, 상기 제 6 트랜지스터(402b)는 턴 오프 된다. 이때, 상기 제 6 트랜지스터(402b)의 이미터 와 상기 제 10 트랜지스터의 이미터(414)가 연결되어 있으므로, 상기 제 5 트랜지스터(402a)의 컬렉터-이미터 전압은 상기 제 10 트랜지스터(414)의 이미터에도 인가되며 이에 따라 상기 제 10 트랜지스터(414)도 턴 오프 된다. 따라서, 입력전압(Vin)이 기준전압(Vref)보다 작은 경우에 상기 기준전압 변경부(411)는 상기 전압비교회로에 아무런 영향을 끼치지 않는다.Accordingly, the collector-emitter voltage of the fifth transistor 402a is applied to the emitter of the sixth transistor 402b, and the voltage is typically about 0.1V, so that the threshold voltage of the sixth transistor 402b Since it does not reach the size, the sixth transistor 402b is turned off. In this case, since the emitter of the sixth transistor 402b and the emitter 414 of the tenth transistor are connected, the collector-emitter voltage of the fifth transistor 402a is the same as that of the tenth transistor 414. It is also applied to the emitter and thus the tenth transistor 414 is also turned off. Therefore, when the input voltage Vin is smaller than the reference voltage Vref, the reference voltage changing unit 411 does not affect the voltage comparison path at all.

한편, 입력전압(Vin)이 기준전압(Vref)보다 클 경우, PNP 트랜지스터의 특성상 제 2 트랜지스터(401b)는 턴 오프 되고, 제 3 트랜지스터(401c)는 턴 온 되어 상기 전압비교회로의 바이어스 전류 I1b는 I3b로 흐르게 되며, 이에 따라, 상기 전압 강하수단(405)에는 전압강하가 발생하지 않게 되어 상기 제 5 트랜지스터(402a)를 턴 온 시킬 수 있는 이미터 전압이 인가되지 않으므로 상기 제 5 트랜지스터(402a)는 턴 오프 된다.On the other hand, when the input voltage Vin is greater than the reference voltage Vref, the second transistor 401b is turned off and the third transistor 401c is turned on due to the characteristics of the PNP transistor, so that the bias current I to the voltage comparator. 1b flows to I 3b , and thus, the voltage drop does not occur to the voltage drop means 405, and thus the emitter voltage for turning on the fifth transistor 402a is not applied. 402a is turned off.

따라서, 상기 제 6 트랜지스터(402b)의 이미터에는 상기 전압비교회로의 전원전압(VDD)이 인가되고, 이에 따라, 상기 제 6 트랜지스터(402b)는 턴 온이 되어 상기 전압비교회로의 출력단자에는 로우(Low) 레벨의 신호가 출력된다. Accordingly, the power supply voltage VDD is applied to the emitter of the sixth transistor 402b, so that the sixth transistor 402b is turned on so that the output terminal of the sixth transistor 402b is turned on. A low level signal is output.

이때, 상기 제 6 트랜지스터(402b)의 이미터와 상기 제 10 트랜지스터(414)의 이미터는 연결되어 있으므로 상기 제 10 트랜지스터(414)의 이미터에도 전원전압이(VDD) 인가되며, 이에 따라 상기 제 10 트랜지스터(414)도 턴 온이 된다. In this case, since the emitter of the sixth transistor 402b and the emitter of the tenth transistor 414 are connected, a power supply voltage VDD is also applied to the emitter of the tenth transistor 414. Ten transistors 414 are also turned on.

따라서, 상기 제 9 트랜지스터(412), 제 1 저항(413), 제 10 트랜지스터(414)를 통해서 전류가 흐르게 되어 상기 제 3 트랜지스터(401c)의 이미터 전압은 상기 제 9 트랜지스터(412)의 이미터-베이스 전압(이하 VBE), 상기 제 1 저항(413) 양단에 걸리는 전압(이하 VR1), 상기 제 10 트랜지스터(414)의 컬렉터-베이스 전압(이하 Vsat)의 합으로 나타낼 수 있으며, 이때부터 기준전압이 VBE + VR1 + Vsat(이하 Vref´) 으로 변경된다. 즉, 도 5는 본 발명에 의한 전압비교회로의 히스테리시스 특성을 나타낸 도면이며, 도 6은 본 발명에 의한 전압비교회로의 입력 노이즈에 따른 출력신호를 나타낸 도면으로서, (a)는 입력전압(Vin)이 기준전압(Vref)보다 큰 구간에서 노이즈(Noise)가 발생 될 때의 입력전압(Vin) 및 기준전압(Vref)을 나타낸 것이며, (b)는 상기 노이즈가 발생 될 때의 출력신호를 나타낸 것이다. 상기 도 5에서 도시한 바와 같이, 출력신호가 하이 레벨에서 로우 레벨로 변할때의 기준전압은 종래의 기준전압인 Vref 이 되지만, 출력신호가 로우 레벨에서 하이 레벨로 변경되기 위한 기준전압은 Vref´ 가 된다. Accordingly, current flows through the ninth transistor 412, the first resistor 413, and the tenth transistor 414 so that the emitter voltage of the third transistor 401c is already generated in the ninth transistor 412. It can be expressed as a sum of a ter-base voltage (hereinafter, V BE ), a voltage across the first resistor 413 (hereinafter, V R1 ), and a collector-base voltage (hereinafter, Vsat) of the tenth transistor 414. From this point, the reference voltage is V BE + V R1 + Vsat (hereinafter referred to as Vref´). That is, FIG. 5 is a diagram illustrating hysteresis characteristics of a voltage comparison circuit according to the present invention, and FIG. 6 is a view illustrating an output signal according to input noise into a voltage comparison circuit according to the present invention. ) Shows the input voltage (Vin) and the reference voltage (Vref) when the noise is generated in the section where the reference voltage (Vref) is greater than, and (b) shows the output signal when the noise occurs will be. As shown in FIG. 5, the reference voltage when the output signal changes from the high level to the low level becomes Vref, which is a conventional reference voltage, but the reference voltage for changing the output signal from the low level to the high level is Vref '. Becomes

따라서, 일단 하이 레벨에서 로우 레벨로 출력신호가 변경되면, 이때부터 상기 입력전압(Vin)이 Vref´보다 작은 경우에 한하여 하이 레벨의 신호가 출력되며, 이에 따라 본 발명에 의한 전압비교회로는 히스테리시스 특성을 가지게 된다. 또한, 도 6에서 도시한 바와 같이, 히스테리시스 전압의 크기(Vref와 Vref´의 차이)보다 작은 노이즈(E)가 발생하는 경우에는 상기 노이즈(E)에 반응하지 않고 로우 레벨의 출력을 유지하게 된다.Therefore, once the output signal is changed from the high level to the low level, the signal of the high level is output from this time only when the input voltage Vin is smaller than Vref '. Have characteristics. In addition, as shown in FIG. 6, when the noise E smaller than the magnitude of the hysteresis voltage (difference between Vref and Vref ') occurs, the low level output is maintained without reacting to the noise E. FIG. .

상술한 바와 같이, 본 발명에 따른 히스테리시스 특성을 갖는 전압비교회로에 의하면, 적은 수의 소자로 구성된 기준전압 변경부를 회로 내부에 추가함에 따라, 입력 노이즈에 대해 안정적인 전압비교회로를 설계할 수 있는 효과가 있다.As described above, according to the voltage comparison circuit having a hysteresis characteristic according to the present invention, by adding a reference voltage changer composed of a small number of elements into the circuit, it is possible to design a stable voltage comparison path against input noise. There is.

또한, 가변 저항을 이용하여 기준전압 변경부를 구성함에 따라, 저항값의 변화를 통해 히스테리시스 전압의 크기를 정확하게 설정할 수 있으며, 히스테리시스 전압의 크기를 간단하게 변경할 수도 있는 효과가 있다.In addition, by configuring the reference voltage changer using a variable resistor, the magnitude of the hysteresis voltage can be accurately set by changing the resistance value, and the magnitude of the hysteresis voltage can be simply changed.

Claims (14)

기준전압과 입력전압을 서로 비교하여 하이레벨 또는 로우레벨의 신호를 출력하는 비교부; 및A comparison unit comparing a reference voltage and an input voltage with each other and outputting a high level or low level signal; And 상기 비교부로부터 로우 레벨의 출력신호가 발생될 때, 상기 기준전압을 변경하는 기준전압 변경부;를 포함하는 히스테리시스 특성을 갖는 전압비교회로.And a reference voltage changer for changing the reference voltage when a low level output signal is generated from the comparator. 제 1항에 있어서, 상기 비교부는,The method of claim 1, wherein the comparison unit, 상기 입력전압 및 기준전압으로 구동되는 스위칭부;A switching unit driven by the input voltage and the reference voltage; 상기 스위칭부 및 접지단자와 연결되어 전압강하를 발생시키는 전압강하수단;Voltage drop means connected to the switching unit and the ground terminal to generate a voltage drop; 상기 전압강하수단과 연결되어 출력단자를 통해 하이레벨 또는 로우레벨의 신호를 출력하는 신호출력부; 및A signal output unit connected to the voltage drop unit to output a high level or low level signal through an output terminal; And 상기 스위칭부 및 신호출력부에 연결되어 일정한 전류량을 유지하기 위한 바이어스 전류부;를 포함하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And a bias current unit connected to the switching unit and the signal output unit to maintain a constant amount of current. 제 2항에 있어서, 상기 스위칭부는, The method of claim 2, wherein the switching unit, 상기 입력전압으로 구동되는 제 1, 2 트랜지스터; 및First and second transistors driven by the input voltage; And 상기 기준전압으로 구동되는 제 3, 4 트랜지스터;를 포함하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And a third transistor and a fourth transistor driven by the reference voltage. 제 3항에 있어서, 상기 신호출력부는,The method of claim 3, wherein the signal output unit, 상기 제 2 트랜지스터 및 접지단자와 연결되고, 상기 전압강하수단에 의해 발생된 전압으로 구동되는 제 5 트랜지스터; 및A fifth transistor connected to the second transistor and the ground terminal and driven with a voltage generated by the voltage drop means; And 상기 제 5 트랜지스터 및 접지단자와 연결되고, 전원전압에 의해 구동되는 제 6 트랜지스터;를 포함하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And a sixth transistor connected to the fifth transistor and the ground terminal and driven by a power supply voltage. 제 4항에 있어서,The method of claim 4, wherein 상기 제 1 내지 4 트랜지스터는 PNP 트랜지스터이고, 상기 제 5 및 제 6 트랜지스터는 NPN 트랜지스터인 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.The first to fourth transistors are PNP transistors, and the fifth and sixth transistors are NPN transistors, characterized in that the hysteresis characteristics. 제 2항에 있어서, 상기 전압강하수단은, The method of claim 2, wherein the voltage drop means, 전류미러 관계에 있는 제 7, 8 트랜지스터로 구성되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.A voltage comparison inductor having hysteresis characteristics, comprising a seventh and eighth transistors in a current mirror relationship. 제 6항에 있어서,The method of claim 6, 상기 제 7, 8 트랜지스터는 NPN 트랜지스터로 구성되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And the seventh and eighth transistors are NPN transistors. 제 5항에 있어서, 상기 기준전압 변경부는,The method of claim 5, wherein the reference voltage changing unit, 상기 제 3 트랜지스터 및 제 4 트랜지스터와 연결되는 제 9 트랜지스터;A ninth transistor connected to the third transistor and a fourth transistor; 상기 제 9 트랜지스터와 직렬로 연결되는 제 1 저항; 및A first resistor connected in series with the ninth transistor; And 상기 제 1 저항 및 접지단자와 연결되고, 상기 제 5, 6 트랜지스터의 공통단자에 연결되는 제 10 트랜지스터;를 포함하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And a tenth transistor connected to the first resistor and the ground terminal and connected to a common terminal of the fifth and sixth transistors. 제 8항에 있어서, 상기 비교부는,The method of claim 8, wherein the comparison unit, 상기 입력전압이 기준전압보다 작을 경우에 상기 제 2, 5 트랜지스터는 턴 온 되고 상기 제 3, 6 트랜지스터는 턴 오프 되어, 출력단자를 통해 하이 레벨의 신호를 출력하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.When the input voltage is less than the reference voltage, the second and fifth transistors are turned on and the third and sixth transistors are turned off to output a high level signal through an output terminal. In voltage comparison. 제 9항에 있어서,The method of claim 9, 상기 기준전압 변경부의 상기 제 10 트랜지스터는 턴 오프 되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And the tenth transistor of the reference voltage changing unit is turned off. 제 8항에 있어서, 상기 비교부는,The method of claim 8, wherein the comparison unit, 상기 입력전압이 기준전압보다 클 경우에 상기 비교부의 상기 제 3, 6 트랜지스터는 턴 온 되고 제 2, 5 트랜지스터는 턴 오프 되어 출력단자를 통해 로우 레벨의 신호를 출력하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.When the input voltage is greater than the reference voltage, the third and sixth transistors of the comparator are turned on and the second and fifth transistors are turned off to output a low level signal through an output terminal. Having voltage comparison. 제 11항에 있어서,The method of claim 11, 상기 기준전압 변경부의 상기 제 9, 10 트랜지스터는 턴 온 되는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.And the ninth and tenth transistors of the reference voltage changing unit are turned on. 제 10항 또는 제 12항에 있어서,The method of claim 10 or 12, 상기 제 1 저항은 저항값을 변화시킬 수 있는 가변 저항인 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.The first resistor is a voltage comparator having hysteresis characteristics, characterized in that the variable resistance that can change the resistance value. 제 10항 또는 제 12항에 있어서, 상기 제 6 트랜지스터를 보호하기 위하여,The method according to claim 10 or 12, in order to protect the sixth transistor, 상기 제 5 트랜지스터의 컬렉터와 상기 제 10 트랜지스터의 베이스 사이에 제 2 저항을 연결하고, 상기 제 5 트랜지스터의 컬렉터와 상기 제 6 트랜지스터의 베이스 사이에 제 3 저항을 연결하는 것을 특징으로 하는 히스테리시스 특성을 갖는 전압비교회로.The second resistor is connected between the collector of the fifth transistor and the base of the tenth transistor, and the third resistor is connected between the collector of the fifth transistor and the base of the sixth transistor. Having voltage comparison.
KR1020060028621A 2005-08-02 2006-03-29 Voltage comparator having hysteresis characteristics KR100735495B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060028621A KR100735495B1 (en) 2005-08-02 2006-03-29 Voltage comparator having hysteresis characteristics
JP2006159583A JP4181587B2 (en) 2005-08-02 2006-06-08 Voltage comparison circuit with hysteresis characteristics
TW095123548A TWI325691B (en) 2005-08-02 2006-06-29 Voltage comparator having hysteresis characteristics
US11/428,340 US7417471B2 (en) 2005-08-02 2006-06-30 Voltage comparator having hysteresis characteristics

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050070553 2005-08-02
KR1020060028621A KR100735495B1 (en) 2005-08-02 2006-03-29 Voltage comparator having hysteresis characteristics

Publications (2)

Publication Number Publication Date
KR20070016056A true KR20070016056A (en) 2007-02-07
KR100735495B1 KR100735495B1 (en) 2007-07-04

Family

ID=41633123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028621A KR100735495B1 (en) 2005-08-02 2006-03-29 Voltage comparator having hysteresis characteristics

Country Status (1)

Country Link
KR (1) KR100735495B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973475B1 (en) 2008-03-03 2010-08-03 동 훈 김 Programmable Hysteresis Comparator having Zero Temperature Coefficient

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008554A (en) * 1991-10-25 1993-05-21 김광호 Comparator
JP3183187B2 (en) * 1996-09-03 2001-07-03 トヨタ自動車株式会社 Hysteresis comparator
KR0180462B1 (en) * 1996-10-21 1999-04-01 삼성전자주식회사 Hysterisis-type comparator
JP2001255948A (en) * 2000-03-08 2001-09-21 Nec Corp Adjustment device for comparator reference voltage
KR100873287B1 (en) * 2002-02-26 2008-12-11 매그나칩 반도체 유한회사 Comparator with Hysteresis Characteristics

Also Published As

Publication number Publication date
KR100735495B1 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
US6407537B2 (en) Voltage regulator provided with a current limiter
US6737905B1 (en) Clamp circuit
US20070030049A1 (en) Temperature detector circuit and oscillation frequency compensation device using the same
US20080284501A1 (en) Reference bias circuit for compensating for process variation
JP4181587B2 (en) Voltage comparison circuit with hysteresis characteristics
US7450359B1 (en) System and method for providing a temperature compensated under-voltage-lockout circuit
US8072342B2 (en) Overcurrent protection circuit
US7990207B2 (en) Constant voltage circuit, constant voltage supply system and constant voltage supply method
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
US9568933B2 (en) Circuit and method for generating a bandgap reference voltage
US20030011349A1 (en) Series regulator
JP4920305B2 (en) Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit
US8022686B2 (en) Reference circuit with reduced current startup
KR100735495B1 (en) Voltage comparator having hysteresis characteristics
WO2020165250A1 (en) Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations
CN112558680B (en) Linear regulator and control circuit thereof
US6781441B2 (en) Very small current generating circuit
US20060145671A1 (en) Circuit for preventing latch-up in DC-DC converter
US6175267B1 (en) Current compensating bias generator and method therefor
US7268622B2 (en) Analog preamplifier calibration
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
US8431882B2 (en) Light-receiving circuit and semiconductor device having same
US11967816B2 (en) Fault-protected analog and digital input/output interface
JP4179020B2 (en) Comparator circuit
JP3105716B2 (en) Current mirror circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee