KR20070010744A - Apparatus of etching a semiconductor substrate - Google Patents

Apparatus of etching a semiconductor substrate Download PDF

Info

Publication number
KR20070010744A
KR20070010744A KR1020050065590A KR20050065590A KR20070010744A KR 20070010744 A KR20070010744 A KR 20070010744A KR 1020050065590 A KR1020050065590 A KR 1020050065590A KR 20050065590 A KR20050065590 A KR 20050065590A KR 20070010744 A KR20070010744 A KR 20070010744A
Authority
KR
South Korea
Prior art keywords
ring
upper electrode
shield ring
electrode
plasma
Prior art date
Application number
KR1020050065590A
Other languages
Korean (ko)
Inventor
김남헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050065590A priority Critical patent/KR20070010744A/en
Publication of KR20070010744A publication Critical patent/KR20070010744A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

An apparatus for etching a semiconductor is provided to control reaction of a shield ring and plasma by inserting a lower circular plate into an opening of the shield ring and decreasing the thickness of a lower ring. An etch process is performed on a semiconductor substrate(W) in a process chamber(110). RF power is applied to an upper electrode(125) to transform reaction gas supplied to the process chamber into a plasma state. The substrate is supported by a lower electrode(140) to which RF power for transforming the reaction gas into a plasma state is applied. A shield ring(130) supports the upper electrode to maintain electrical insulation between the upper electrode and the process chamber, disposed on the circumference of the upper electrode. The shield ring has a lower surface located in a position not lower than the height of the lower surface of the upper electrode with respect to the lower electrode. The upper electrode includes incorporated upper and lower circular plates. The upper circular plate has a larger diameter than that of the lower circular plate. The lower edge surface of the upper circular plate comes in contact with the upper surface of the shield ring.

Description

반도체 식각 장치{APPARATUS OF ETCHING A SEMICONDUCTOR SUBSTRATE}Semiconductor Etching Equipment {APPARATUS OF ETCHING A SEMICONDUCTOR SUBSTRATE}

도 1은 종래 기술에 따른 반도체 식각 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a semiconductor etching apparatus according to the prior art.

도 2는 본 발명에 따른 반도체 식각 장치를 설명하기 위한 개략적인 구성도이다.2 is a schematic diagram illustrating a semiconductor etching apparatus according to the present invention.

도 3은 도 2에 도시된 식각 장치의 상부전극 및 쉴드 링의 결합 상태를 설명하기 위한 개략적인 사시도이다. FIG. 3 is a schematic perspective view illustrating a coupling state of an upper electrode and a shield ring of the etching apparatus illustrated in FIG. 2.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 식각 장치 110 : 공정 챔버100: etching apparatus 110: process chamber

115 : 쿨링 플레이트 120 : 고정부115: cooling plate 120: fixed part

125 : 상부전극 125a : 상부 원판125: upper electrode 125a: upper disc

125b : 하부 원판 130 : 쉴드 링125b: lower disc 130: shield ring

130a : 상부 링 130b : 하부 링130a: upper ring 130b: lower ring

132 : 개구부 140 : 하부전극132: opening 140: lower electrode

150 : 척 G1 : 제1 간격150: chuck G1: first interval

G2 : 제2 간격 W : 기판G2: Second Spacing W: Substrate

본 발명은 반도체 식각 장치에 관한 것으로, 보다 상세하게는 플라즈마를 이용하는 건식 식각 장치에 관한 것이다. The present invention relates to a semiconductor etching apparatus, and more particularly to a dry etching apparatus using a plasma.

최근 반도체 제품들의 경우, 경쟁력 확보를 위해 낮은 비용, 고품질을 위해 필수적으로 제품의 고집적화가 요구된다. 고집적화를 위해서는 트랜지스터 소자의 게이트 산화막 두께 및 채널 길이들을 얇고 짧게 하는 작업 등을 포함하는 스케일 다운이 수반되어지며, 그에 따라 반도체 제조 공정 및 반도체 제조 장치도 다양한 형태로 발전되어 지고 있는 추세이다.In the case of semiconductor products, high integration is essential for low cost and high quality to secure competitiveness. In order to achieve high integration, scale-down including thinning and shortening of gate oxide film thickness and channel length of a transistor device is accompanied, and accordingly, semiconductor manufacturing processes and semiconductor manufacturing apparatuses are being developed in various forms.

반도체 소자는 반도체 기판 상에 제조 공정을 반복적으로 진행하여 완성되며, 반도체 제조 공정은 확산 공정, 식각 공정, 포토리소그래피 공정 및 증착 공정 등으로 나눌수 있다.The semiconductor device is completed by repeatedly performing a manufacturing process on a semiconductor substrate, and the semiconductor manufacturing process may be divided into a diffusion process, an etching process, a photolithography process, a deposition process, and the like.

상기와 같은 공정 중 식각 공정은 크게 습식 식각과 건식 식각으로 나눌 수 있으며, 상기 습식 식각은 소자의 최소 선폭이 수백 내지 수십 마이크로의 LSI 소자에 범용으로 적용되었으나, 등방성 식각이 보이는 집적도의 한계 때문에 VLSI, ULSI 소자에서는 거의 사용되지 않고 건식 식각을 주로 사용하고 있다. The etching process of the above process can be largely divided into wet etching and dry etching, the wet etching is widely applied to the LSI device with a minimum line width of several hundred to several tens of microns, but VLSI It is rarely used in ULSI devices, and dry etching is mainly used.

상기 건식 식각 설비 중 플라즈마를 이용하여 반도체 기판을 초미세 가공하는 공정 설비는 공정 챔버에서 가스와 고주파 파워 등 각종 요소를 이용하여 공정을 진행할 때 외부와 완전히 차단된 초고진공을 요구하고 있다.Among the dry etching equipment, a process equipment for ultra-fabricating a semiconductor substrate using plasma requires ultra-high vacuum completely cut off from the outside when the process is performed using various elements such as gas and high frequency power in a process chamber.

이러한 공정 챔버에서 가스와 고주파 파워 등을 이용하여 식각 공정을 수행 하는 반도체 제조 장치에는 고주파 파워를 이용하여 공급되는 공정 가스를 플라즈마 상태로 변환시켜 반도체 기판 상의 마스크 패턴으로부터 노출되는 부위와 반응토록 하여 공정을 수행하는 것이 있다.In a semiconductor manufacturing apparatus that performs an etching process using gas and high frequency power in such a process chamber, a process gas supplied using high frequency power is converted into a plasma state to react with a portion exposed from a mask pattern on a semiconductor substrate. There is something to do.

이와 같은 식각 공정을 수행하기 위한 종래 반도체 식각 장치의 개략적인 구성도가 도 1에 도시되어 있다.A schematic configuration diagram of a conventional semiconductor etching apparatus for performing such an etching process is shown in FIG. 1.

도 1을 참조하면, 종래 반도체 식각 장치(10)는 공정 챔버(12) 내부의 상부와 하부에 서로 소정의 높이를 이격하여 상부전극(25)과 하부전극(40)을 구비하고, 상기 하부전극(40)은 상부에 반도체 기판(W)을 정전기력에 의해 척킹하는 척(50)을 포함하며, 상기 척(50)에는 상기 기판(W)이 안착되도록 한다. Referring to FIG. 1, the conventional semiconductor etching apparatus 10 includes an upper electrode 25 and a lower electrode 40 spaced apart from each other by a predetermined height in an upper portion and a lower portion of a process chamber 12. 40 includes a chuck 50 that chucks the semiconductor substrate W by an electrostatic force thereon, and allows the substrate W to be seated on the chuck 50.

또한, 상기 상부전극(25)의 상부에는 냉각을 위한 쿨링 플레이트(cooling plate, 15)가 구비되고, 상기 상부전극(25)을 고정시키기 위해 상기 상부전극(25) 및 쿨링 플레이트(15)의 외측면을 감싸는 쉴드 링(shield ring, 30)이 구비된다. In addition, a cooling plate 15 for cooling is provided on the upper electrode 25, and the outside of the upper electrode 25 and the cooling plate 15 to fix the upper electrode 25. A shield ring 30 is provided surrounding the side.

한편, 상기 상부전극(25) 및 쿨링 플레이트(15)를 고정시키기 위해 상기 상부전극(25) 및 쿨링 플레이트(15)의 외측면을 감싸도록 상기 쉴드 링(30)과 결합되는 고정부(20)가 더 구비될 수 있다.Meanwhile, the fixing part 20 coupled to the shield ring 30 to surround the outer surfaces of the upper electrode 25 and the cooling plate 15 to fix the upper electrode 25 and the cooling plate 15. May be further provided.

여기서, 상기 상부전극(25) 측의 가스 유입구(미도시)를 통해서는 소스 가스가 충전되도록 하고, 상기 상부전극(25)과 상기 하부전극(40)의 사이에는 고주파(RF) 전원이 인가되도록 한다.Here, a source gas is charged through a gas inlet (not shown) on the upper electrode 25 side, and a high frequency (RF) power is applied between the upper electrode 25 and the lower electrode 40. do.

따라서, 상기 척(50)에 상기 기판(W)을 안착시킨 상태에서 상기 가스 유입구를 통해 소스 가스가 유입되도록 하는 동시에, 상기 상부전극(25)과 상기 하부전극 (40)에 고주파 전원이 인가되도록 하면 상기 상부전극(25)과 상기 기판(W)의 사이에서는 플라즈마가 발생되면서 상기 플라즈마에 의해 상기 기판(W)에의 막질을 식각하게 되는 것이다.Accordingly, the source gas is introduced through the gas inlet while the substrate W is seated on the chuck 50, and high frequency power is applied to the upper electrode 25 and the lower electrode 40. When the plasma is generated between the upper electrode 25 and the substrate W, the film quality of the substrate W is etched by the plasma.

여기서, 상기 상부전극(25)의 저면과 외주면을 상기 쉴드 링(30)에 의해서 커버되게 하여, 상기 플라즈마로부터 상기 상부전극(25)을 보호하는 동시에 상기 플라즈마가 상기 기판(W)에 집중되도록 한다. 상기 쉴드 링(30)은 아킹(arcing)이 발생되지 않도록 절연성 재질인 실리콘 물질로 이루어진다.  Here, the bottom and outer peripheral surfaces of the upper electrode 25 are covered by the shield ring 30 to protect the upper electrode 25 from the plasma and to concentrate the plasma on the substrate W. . The shield ring 30 is made of a silicon material of an insulating material so that arcing does not occur.

하지만, 상기 쉴드 링(30)도 상기 식각 공정이 진행되면서 상기 플라즈마에 노출되어 있는 부분(A)이 식각되면서 원 아웃(worn-out)이 유발되기도 하고, 그로 인해 파티클을 발생시키면서 기판(W)를 오염시키는 문제가 있다.However, the shield ring 30 may also cause one-out when the portion A exposed to the plasma is etched as the etching process proceeds, thereby generating particles and thereby generating the substrate W. There is a problem of polluting.

특히, 상기 쉴드 링(30)은 상기 플라즈마에 노출되는 내측 단부(A)에서 식각이 가장 집중되므로 상기 식각 공정에 의해 상기 쉴드 링(30)의 사용 수명이 단축되는 비경제적이 문제점이 있다.In particular, since the etching of the shield ring 30 is most concentrated at the inner end portion A exposed to the plasma, there is an uneconomical problem that the service life of the shield ring 30 is shortened by the etching process.

따라서, 상기 식각 공정에 따른 상기 쉴드 링(30)의 식각량을 감소시켜 상기 기판(W)가 오염되는 것을 감소시키기 위해 상기 식각 장치(10)의 구조를 개선할 필요가 있다. Therefore, it is necessary to improve the structure of the etching apparatus 10 to reduce the contamination of the substrate W by reducing the etching amount of the shield ring 30 according to the etching process.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 플라즈마에 의한 식각 공정 시 발생되는 파티클을 감소시키기 위한 개선된 구조를 갖는 반도체 식각 장치를 제공하는 데 있다. An object of the present invention to solve the above problems is to provide a semiconductor etching apparatus having an improved structure for reducing the particles generated during the etching process by the plasma.

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 반도체 식각 장치는, 반도체 기판에 대한 식각 공정를 수행하기 위한 공정 챔버와, 상기 공정 챔버에 공급된 반응 가스를 플라즈마 상태로 변환시키기 위한 고주파 전원이 인가되는 상부전극과, 상기 기판을 지지하고, 상기 반응 가스를 플라즈마 상태로 변환시키기 위한 고주파 전원이 인가되는 하부전극과, 상기 상부전극의 둘레에 배치되어 상기 상부전극과 상기 공정 챔버 사이에서 전기적인 절연이 유지되도록 상기 상부전극을 지지하며 상기 하부전극에 대한 상기 상부전극의 하부면의 높이와 같거나 상기 높이보다 높게 위치되는 하부면을 갖는 쉴드 링을 포함한다.In order to achieve the above object, the semiconductor etching apparatus includes a process chamber for performing an etching process on a semiconductor substrate, and a high frequency power source for converting a reaction gas supplied to the process chamber into a plasma state. An upper electrode to be applied, a lower electrode to which the high frequency power for supporting the substrate and converting the reaction gas into a plasma state is applied, and disposed around the upper electrode to be electrically connected between the upper electrode and the process chamber. And a shield ring supporting the upper electrode so that insulation is maintained and having a lower surface which is positioned equal to or higher than the height of the lower surface of the upper electrode relative to the lower electrode.

여기서, 상기 상부전극은 일체로 형성된 상부 원판과 하부 원판을 포함하며, 상기 상부 원판은 상기 하부 원판보다 큰 직경을 가지며, 상기 상부 원판의 가장자리 하부면은 상기 쉴드 링의 상부면과 면접촉된다. Here, the upper electrode includes an upper disk and a lower disk formed integrally, the upper disk has a larger diameter than the lower disk, the lower surface of the edge of the upper disk is in surface contact with the upper surface of the shield ring.

또한, 상기 쉴드 링은 일체로 형성된 상부 링과 하부 링을 포함하며, 상기 상부 링과 하부 링은 실질적으로 동일한 외경을 갖고, 상기 상부 링은 상기 하부 링보다 큰 내경을 가지며, 상기 하부 링의 상부면은 상기 상부 원판의 가장자리 하부면과 면접촉된다. In addition, the shield ring includes an upper ring and a lower ring formed integrally, wherein the upper ring and the lower ring have substantially the same outer diameter, the upper ring has a larger inner diameter than the lower ring, and an upper portion of the lower ring. The surface is in surface contact with the lower surface of the edge of the upper disc.

상술한 바와 같은 본 발명의 일 실시예에 따르면, 상기 상부전극이 상기 쉴드 링에 삽입되도록 구조를 개선시킴으로써, 상기 쉴드 링과 상기 하부전극 사이에서의 간격은 종전보다 커지게 되고, 상기 상부전극의 외주면은 상기 쉴드 링의 내측 단부를 커버하게 된다. According to an embodiment of the present invention as described above, by improving the structure so that the upper electrode is inserted into the shield ring, the distance between the shield ring and the lower electrode is larger than before, and the The outer circumferential surface covers the inner end of the shield ring.

따라서, 종전과 달리 상기 쉴드 링의 하부면과 상기 하부전극 사이에서의 간격이 커지게 되고, 상기 하부 원판이 상기 쉴드 링의 개구부에 삽입됨으로써 상기 하부 링의 내측 단부가 상기 플라즈마에 노출되지 않는다. Therefore, unlike the past, the distance between the lower surface of the shield ring and the lower electrode is increased, and the lower disc is inserted into the opening of the shield ring so that the inner end of the lower ring is not exposed to the plasma.

이에 따라, 상기 플라즈마에 의한 상기 쉴드 링이 식각되는 것을 억제하여 상기 쉴드 링의 식각에 따른 파티클을 감소시킴으로써, 상기 파티클에 의한 상기 기판의 오염을 감소시킬 수 있다. Accordingly, by suppressing the shield ring is etched by the plasma to reduce the particles according to the etching of the shield ring, it is possible to reduce the contamination of the substrate by the particles.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 도면들에서, 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, like reference numerals refer to like elements.

도 2는 본 발명에 따른 반도체 식각 장치를 설명하기 위한 개략적인 구성도이고, 도 3은 도 2에 도시된 식각 장치의 상부전극 및 쉴드 링의 결합 상태를 설명하기 위한 개략적인 사시도이다.FIG. 2 is a schematic configuration diagram illustrating a semiconductor etching apparatus according to the present invention, and FIG. 3 is a schematic perspective view illustrating a coupling state of an upper electrode and a shield ring of the etching apparatus illustrated in FIG. 2.

도 2 및 3을 참조하면, 본 실시예에 따른 반도체 식각 장치(100)는 반도체 기판에 대한 식각 공정을 수행하기 위한 공간을 제공하는 공정 챔버(110)와, 상기 공정 챔버(110) 내부의 상부에 설치되어 고주파 전원이 인가되는 상부전극(125)과, 상기 상부전극(125) 상부에 설치되는 쿨링 플레이트(115)와, 상기 상부전극(125)을 상기 공정 챔버(110)와 절연시키기 위해 상기 상부전극(125)과 결합되는 쉴드 링(130)과, 상기 상부전극(125)을 고정시키기 위한 고정부(120)와, 상기 공정 챔버(110) 내부의 하부에 설치되어 고주파 전원이 인가되는 하부전극(140)을 포함한다. 상기 하부전극(140)은 상기 기판을 지지하기 위한 척(150)을 포함한다. 2 and 3, the semiconductor etching apparatus 100 according to the present exemplary embodiment includes a process chamber 110 that provides a space for performing an etching process on a semiconductor substrate, and an upper portion of the inside of the process chamber 110. The upper electrode 125 installed at the high frequency power source, the cooling plate 115 installed at the upper electrode 125, and the upper electrode 125 to insulate the process chamber 110. A shield ring 130 coupled to the upper electrode 125, a fixing part 120 for fixing the upper electrode 125, and a lower portion installed under the process chamber 110 to apply high frequency power. Electrode 140. The lower electrode 140 includes a chuck 150 for supporting the substrate.

상기 식각 장치(100)는 상기 공정 챔버(110)에서 반응 가스와 고주파 전원 등을 이용하여 식각 공정을 수행하는 반도체 제조 장치로서, 상기 고주파 전원을 이용하여 상기 반응 가스를 플라즈마 상태로 변환시키고, 상기 플라즈마를 이용하여 상기 기판 상에 형성된 막을 식각한다. The etching apparatus 100 is a semiconductor manufacturing apparatus that performs an etching process using a reaction gas and a high frequency power source in the process chamber 110. The etching apparatus 100 converts the reaction gas into a plasma state using the high frequency power source. The film formed on the substrate is etched using plasma.

이와 같이, 상기 플라즈마를 이용하여 상기 기판을 식각하는 반도체 제조 장치는 상기 공정 챔버(110)에서 상기 반응 가스와 고주파 전원 등 각종 요소를 이용하여 식각 공정을 진행할 때 외부와 완전히 차단된 초고진공을 요구한다. As such, the semiconductor manufacturing apparatus for etching the substrate using the plasma requires ultra-high vacuum that is completely cut off from the outside when the etching process is performed using various elements such as the reactive gas and the high frequency power in the process chamber 110. do.

상기 상부전극(125)은 고주파 전원으로부터 상기 공정 챔버(110)에 공급된 상기 반응 가스를 플라즈마 상태로 변환시키기 위한 고주파 전원이 인가된다. The upper electrode 125 is a high frequency power source for converting the reaction gas supplied to the process chamber 110 from the high frequency power source into a plasma state.

여기서, 상기 상부전극(125)은 상부 원판(125a)과 하부 원판(125b)이 일체로 형성된다. 상기 상부 원판(125a)의 직경은 상기 하부 원판(125b)의 직경보다 크고, 상기 상부 원판(125a)과 상기 하부 원판(125b)의 중심이 동일하도록 상기 상부 원판(125a)의 하부면과 상기 하부 원판(125b)의 상부면이 밀착 결합된다. 이로써, 상기 상부전극(125)은 상기 상부 원판(125a)의 가장자리 부위와 상기 하부 원판(125b)의 외주면 사이에서 단차를 갖는다. Here, the upper electrode 125 is formed integrally with the upper disk 125a and the lower disk 125b. The diameter of the upper disc 125a is larger than the diameter of the lower disc 125b, and the lower surface and the lower surface of the upper disc 125a are the same so that the center of the upper disc 125a and the lower disc 125b are the same. The upper surface of the disc 125b is tightly coupled. Thus, the upper electrode 125 has a step between an edge portion of the upper disc 125a and an outer circumferential surface of the lower disc 125b.

여기서, 상기 하부 원판(125b)은 상기 쉴드 링(130)의 중앙에 형성된 개구부(132)에 삽입된다. 이때, 상기 상부 원판(125a)의 가장자리 하부면은 상기 쉴드 링(130)의 상부면과 면접촉된다.Here, the lower disc 125b is inserted into the opening 132 formed at the center of the shield ring 130. At this time, the lower surface of the edge of the upper disk 125a is in surface contact with the upper surface of the shield ring 130.

상기 쿨링 플레이트(115)는 상기 플라즈마에 의해 가열된 상기 공정 챔버(110)를 냉각시키기 위한 역할을 수행한다. The cooling plate 115 serves to cool the process chamber 110 heated by the plasma.

상기 고정부(120)는 저면이 상기 쉴드 링(130)에 의해 지지되고, 외측면은 상기 쉴드 링(130)에 밀착 고정된다. 이때, 상기 쉴드 링(130)에 결합된 상기 고정부(120)는 상기 상부전극(125)의 상부와 상기 쿨링 플레이트(115)의 외측면을 각각 밀착시킴으로써 상기 상부전극(125)과 상기 쿨링 플레이트(115)를 고정시킨다. The fixing part 120 has a bottom surface supported by the shield ring 130, and an outer surface of the fixing part 120 is tightly fixed to the shield ring 130. At this time, the fixing part 120 coupled to the shield ring 130 is in close contact with the upper surface of the upper electrode 125 and the outer surface of the cooling plate 115, respectively, the upper electrode 125 and the cooling plate. Secure 115.

상기 하부전극(140)은 상기 기판을 지지하기 위한 척(150)을 포함하며, 상기 상부전극(125)과 소정의 간격을 두고, 상기 상부전극(125)과 마주보는 위치에 설치된다. 여기서, 상기 하부전극(140)에는 고주파 전원이 인가된다. 이에, 상기 상부전극(125) 및 하부전극(140)에 인가된 고주파 전원은 상기 반응 가스를 플라즈마 상태로 변환시킨다. 그리하여, 상기 상부전극(125) 및 하부전극(140) 사이에 플라즈마가 발생되고, 상기 플라즈마는 상기 척(150)에 의해 지지된 상기 기판의 막을 식각하게 된다. 상기 척(150)은 정전기력 또는 진공압을 선택적으로 이용하여 상기 기판을 흡착하여 지지한다. The lower electrode 140 includes a chuck 150 for supporting the substrate, and is disposed at a position facing the upper electrode 125 at a predetermined distance from the upper electrode 125. Here, a high frequency power is applied to the lower electrode 140. Accordingly, the high frequency power applied to the upper electrode 125 and the lower electrode 140 converts the reaction gas into a plasma state. Thus, a plasma is generated between the upper electrode 125 and the lower electrode 140, and the plasma etches the film of the substrate supported by the chuck 150. The chuck 150 adsorbs and supports the substrate by selectively using electrostatic force or vacuum pressure.

도시되지 않았지만, 상기 척(150)은 상기 기판이 상기 하부전극(140)의 고주파 전원 영역 부위에 위치되도록 상기 기판의 저면 가장자리 부위를 지지하는 포커스 링을 포함할 수 있다. 또한, 상기 척(150)은 상기 포커스 링을 둘러싸는 커버 링을 포함할 수 있다. 상기 커버 링은 외주면이 소정 각도로 경사지도록 형성되고 상기 기판의 가장자리 부분을 감싸줌으로써 반도체 제조 공정 중에 상기 기판이 유동되는 것을 방지할 수 있다. Although not shown, the chuck 150 may include a focus ring for supporting a bottom edge portion of the substrate such that the substrate is positioned at a high frequency power region of the lower electrode 140. In addition, the chuck 150 may include a cover ring surrounding the focus ring. The cover ring may be formed such that an outer circumferential surface is inclined at a predetermined angle and surrounds an edge portion of the substrate to prevent the substrate from flowing during the semiconductor manufacturing process.

상기 쉴드 링(130)은 상기 상부전극(125)의 둘레에 배치되어 상기 상부전극(125)과 상기 공정 챔버(110) 사이에서 전기적인 절연이 유지되도록 상기 상부전극(125)을 지지한다. 이때, 상기 쉴드 링(130)의 하부면은 상기 하부전극(140)에 대 한 상기 상부전극(125)의 하부면의 높이와 같거나 상기 높이보다 높게 위치되도록 구비된다. The shield ring 130 is disposed around the upper electrode 125 to support the upper electrode 125 to maintain electrical insulation between the upper electrode 125 and the process chamber 110. In this case, the lower surface of the shield ring 130 is provided to be equal to or higher than the height of the lower surface of the upper electrode 125 with respect to the lower electrode 140.

구체적으로, 상기 쉴드 링(130)은 상기 쉴드 링(130)의 하부면과 상기 하부전극(140) 사이에서의 제1 간격(G1)이 상기 상부전극(125)의 하부면과 상기 하부전극(140) 사이에서의 제2 간격(G2)과 같거나 상기 제2 간격(G2)보다 크도록 상기 상부전극(125)과 결합되도록 구비된다. Specifically, the shield ring 130 has a first gap G1 between the lower surface of the shield ring 130 and the lower electrode 140 has a lower surface of the upper electrode 125 and the lower electrode ( It is provided to be coupled to the upper electrode 125 to be equal to or greater than the second interval G2 between the 140.

따라서, 상기 제1 간격(G1)이 상기 제2 간격(G2)보다 작지 않도록 상기 쉴드 링(130) 및 상기 상부전극(125)의 구조는 개선될 필요가 있다.Therefore, the structure of the shield ring 130 and the upper electrode 125 needs to be improved so that the first gap G1 is not smaller than the second gap G2.

이와 같이, 상기 제1 간격(G1)이 상기 제2 간격(G2)보다 작지 않도록 상기 쉴드 링(130) 및 상기 상부전극(125)의 구조를 개선시키는 이유는, 상기 플라즈마가 형성되는 영역에서 상기 쉴드 링(130)도 식각되기 때문에 상기 쉴드 링(130)을 상기 하부전극(140)으로부터 크게 이격시켜 상기 플라즈마 형성 영역에서 멀어지게 함으로써 상기 플라즈마에 의해 식각되는 것을 억제하기 위함이다. As such, the reason why the structure of the shield ring 130 and the upper electrode 125 is improved so that the first gap G1 is not smaller than the second gap G2 may be increased in the region where the plasma is formed. Since the shield ring 130 is also etched, the shield ring 130 is spaced apart from the lower electrode 140 so as to be far from the plasma formation region, thereby suppressing the etching by the plasma.

이하, 상기 쉴드 링(130) 및 상기 하부전극(140)의 구조와 결합 상태에 관하여 구체적으로 살펴본다. Hereinafter, the structure and the coupling state of the shield ring 130 and the lower electrode 140 will be described in detail.

상기 쉴드 링(130)은 일체로 형성된 상부 링(130a)과 하부 링(130b)을 포함한다. 여기서, 상기 상부 링(130a)과 상기 하부 링(130b)은 실질적으로 동일한 외경을 갖고, 상기 상부 링(130a)은 상기 하부 링(130b)보다 큰 내경을 가지며, 상기 하부 링(130b)의 상부면은 상기 상부 원판(125a)의 가장자리 하부면과 면접촉되도록 형성된다.The shield ring 130 includes an upper ring 130a and a lower ring 130b integrally formed. Here, the upper ring 130a and the lower ring 130b have substantially the same outer diameter, the upper ring 130a has a larger inner diameter than the lower ring 130b, and an upper portion of the lower ring 130b. The surface is formed to be in surface contact with the lower surface of the edge of the upper disk (125a).

구체적으로, 상기 쉴드 링(130)은 상기 상부 링(130a)의 하부면과 상기 하부 링(130b)의 상부면이 일체로 결합된다. 여기서, 상기 상부 링(130a)의 내경은 상기 하부 링(130b)의 내경보다 크므로, 상기 상부 링(130a)의 상부면과 상기 하부 링(130b)의 상부면 사이에는 단차가 형성된다. Specifically, the shield ring 130 is integrally coupled to the lower surface of the upper ring 130a and the upper surface of the lower ring 130b. Here, since the inner diameter of the upper ring 130a is larger than the inner diameter of the lower ring 130b, a step is formed between the upper surface of the upper ring 130a and the upper surface of the lower ring 130b.

이에, 상기 하부 원판(125b)이 상기 쉴드 링(130)의 개구부(132)에 삽입된 때, 상기 하부 링(130b)의 상부면은 상기 상부 원판(125a)의 가장자리 하부면과 접하게 된다. Thus, when the lower disc 125b is inserted into the opening 132 of the shield ring 130, the upper surface of the lower ring 130b is in contact with the lower edge of the upper disc 125a.

여기서, 상기 하부 원판(125b)이 상기 개구부(132)에 삽입되어 상기 상부전극(125)과 상기 쉴드 링(130)이 결합된 경우, 상기 제1 간격(G1)이 상기 제2 간격(G2)보다 작지 않도록 하기 위해 상기 하부 원판(125b)의 두께(T2)는 상기 하부 링(130b)의 두께(T1)와 같거나 상기 하부 링(130b)의 두께(T1)보다 두껍게 형성된다.Here, when the lower disc 125b is inserted into the opening 132 so that the upper electrode 125 and the shield ring 130 are coupled, the first gap G1 is the second gap G2. In order not to be smaller, the thickness T2 of the lower disc 125b is equal to the thickness T1 of the lower ring 130b or thicker than the thickness T1 of the lower ring 130b.

이와 같이, 상기 쉴드 링(130)은 상기 상부전극(125)의 외주면을 둘러싸도록 구비됨으로써, 상기 상부전극(125)을 상기 플라즈마로부터 보호하는 동시에 상기 플라즈마가 상기 기판에 집중되도록 한다. As such, the shield ring 130 is provided to surround the outer circumferential surface of the upper electrode 125, thereby protecting the upper electrode 125 from the plasma and concentrating the plasma on the substrate.

여기서, 상기 쉴드 링(130)은 통상 아킹(arcing)이 발생되지 않도록 절연성 재질로 이루어진다. 예를 들어, 상기 쉴드 링(130)은 고순도의 재질적 특성을 가지면서 고온에서의 안정성이 높은 석영(quartz) 재질로 이루어지거나, 종래와 같이 실리콘 재질로 이루어질 수 있다. 이에 따라, 상기 쉴드 링(130)은 상기 상부전극(125)을 절연시키는 기능을 수행한다. Here, the shield ring 130 is usually made of an insulating material so that arcing does not occur. For example, the shield ring 130 may be made of a quartz material having high purity and high stability at high temperature, or may be made of a silicon material as in the prior art. Accordingly, the shield ring 130 insulates the upper electrode 125.

또한, 상기 하부 링(130b)의 두께(T1)는 종전보다 얇게 형성되는 것이 바람 직하다. 이는, 상기 하부 원판(125b)이 상기 개구부(132)에 삽입된 때 상기 제1 간격(G1)이 더욱 커지게 됨으로써 상기 상부전극(125)이 상기 플라즈마와 반응하는 것을 더욱 억제시킬 수 있기 때문이다. In addition, the thickness T1 of the lower ring 130b is preferably formed to be thinner than before. This is because the first electrode G1 becomes larger when the lower disc 125b is inserted into the opening 132, thereby further suppressing the reaction of the upper electrode 125 with the plasma. .

예를 들어, 상기 하부 링(130b)의 두께(T1)는 대략 2~4mm로 형성된다. 이는 종래 대략 5mm인 상기 하부 링(130b)의 두께(T1)가 더 얇아지도록 구조를 개선시킨 것이다.  For example, the thickness T1 of the lower ring 130b is approximately 2 to 4 mm. This is an improvement of the structure so that the thickness T1 of the lower ring 130b, which is about 5 mm, is thinner.

이에 따라, 상기 하부 링(130b)의 두께(T1)가 2~4mm로 형성된 경우, 상기 제1 간격(G1)은 종래와 같이 상기 하부 링(130b)의 두께(T1)가 5mm로 형성된 때보다 더욱 커지게 된다. Accordingly, when the thickness T1 of the lower ring 130b is formed to be 2 to 4 mm, the first gap G1 is formed when the thickness T1 of the lower ring 130b is formed to be 5 mm as in the related art. It gets bigger.

이와 같이, 상기 하부 원판(125b)이 상기 쉴드 링(130)의 개구부(132)에 삽입됨으로써, 종전에 비해 상기 제1 간격(G1)은 더욱 커지게 되고 상기 플라즈마에 의한 식각율이 가장 높은 상기 하부 링(130b)의 단부(B)는 상기 하부 링(130b)에 의해 커버된다. In this way, the lower disc 125b is inserted into the opening 132 of the shield ring 130, whereby the first gap G1 becomes larger than before, and the etching rate by the plasma is highest. End B of lower ring 130b is covered by lower ring 130b.

또한, 상기 하부 링(130b)의 두께(T1)가 종전에 비해 얇게 형성됨으써 상기 제1 간격(G1)은 더 커지게 된다. In addition, since the thickness T1 of the lower ring 130b is thinner than before, the first gap G1 becomes larger.

이와 더불어, 상기 하부 원판(125b)의 두께(T2)가 상기 하부 링(130b)의 두께(T1)보다 두꺼운 경우에는 상기 제1 간격은 더욱 더 커지게 되고 상기 하부 링(130b)의 단부(B)는 상기 개구부(132)에 삽입된 상기 하부 원판(125b)에 의해 더욱 더 커버된다. In addition, when the thickness T2 of the lower disc 125b is thicker than the thickness T1 of the lower ring 130b, the first gap becomes larger and the end B of the lower ring 130b is larger. ) Is further covered by the lower disc 125b inserted into the opening 132.

이에 따라, 종래에 비해 상기 제1 간격(G1)이 커지게 되고, 상기 하부 링 (130b)의 단부(B)가 상기 플라즈마에 노출되지 않게 됨으로써, 상기 플라즈마에 의한 식각 공정을 수행할 때 상기 쉴드 링(130)이 상기 플라즈마와 반응하는 것을 억제할 수 있다. 그리하여, 종래에 비해 상기 플라즈마에 의한 상기 쉴드 링(130)의 식각량을 감소시킴으로써, 상기 쉴드 링(130)의 식각에 의해 발생된 파티클로부터 상기 기판이 오염되는 것을 감소시킬 수 있다. As a result, the first gap G1 becomes larger than in the related art, and the end portion B of the lower ring 130b is not exposed to the plasma, thereby performing the etching process by the plasma. The ring 130 may be suppressed from reacting with the plasma. Thus, by reducing the etching amount of the shield ring 130 by the plasma compared to the conventional, it is possible to reduce the contamination of the substrate from the particles generated by the etching of the shield ring 130.

한편, 상기 쉴드 링(130)이 상기 플라즈마에 의해 식각되는 것을 억제시키기 위해, 상기 플라즈마에 노출되는 상기 쉴드 링(130) 부위에 내마모성 식각방지막이 코팅될 수 있다. Meanwhile, in order to suppress the shield ring 130 from being etched by the plasma, a wear-resistant etch stop layer may be coated on a portion of the shield ring 130 exposed to the plasma.

구체적으로, 상기 쉴드 링(130)이 상기 상부전극(125)과 결합된 경우 상기 플라즈마에 노출되는 상기 쉴드 링(130)의 외측면 및 저면과 상기 하부 링(130b)의 내측면에 상기 식각방지막이 코팅될 수 있다.Specifically, when the shield ring 130 is combined with the upper electrode 125, the etch barrier layer is formed on the outer and bottom surfaces of the shield ring 130 exposed to the plasma and the inner surface of the lower ring 130b. This can be coated.

여기서, 상기 식각방지막은 사파이어 박막인 것이 바람직하다. 상기 사파이어는 모스 경도가 9이므로 모스 경도가 7인 쿼츠보다 내마모성이 우수한 고경도 물질로서, 산화막 중에서는 제일 기계적 강도가 우수한 물질이다. 그리고, 쿼츠와 마찬가지로 고온에서 안정성이 높으며 절연성도 우수하므로 상기 쉴드 링(130)의 일부로서 채용하기에 적합한 재질이다. Here, the etching prevention film is preferably a sapphire thin film. Since the sapphire has a Mohs hardness of 9, the sapphire is a high hardness material having excellent abrasion resistance than quartz having a Mohs hardness of 7, and is the material having the highest mechanical strength among oxide films. And, like quartz, since the stability is high at high temperatures and the insulation is excellent, it is a material suitable for being employed as part of the shield ring 130.

또한, 상기 사파이어는 화학적으로도 매우 안정한 물질이기 때문에 반응성 이온빔 에칭을 이용하는 식각 장비의 쉴드 링(130)에 채용하더라도 그 표면이 쉽게 식각되지 않는 장점이 있다.In addition, since the sapphire is a chemically very stable material, even if the sapphire is employed in the shield ring 130 of the etching equipment using reactive ion beam etching, its surface is not easily etched.

따라서, 상기 쉴드 링(130)의 표면 중 상기 플라즈마에 노출되는 부분의 표 면에 사파이어 박막으로 된 식각방지막을 코팅하면, 상기 식각공정 진행시 상기 식각방지막이 상기 쉴드 링(130)의 표면을 식각으로부터 보호한다. 즉, 상기 쉴드 링(130)이 상기 플라즈마에 노출되어도 상기 식각방지막이 상기 쉴드 링(130)의 표면이 상기 플라즈마에 의해 식각되는 것을 방지한다. 그리하여, 상기 플라즈마에 의한 상기 쉴드 링(130)에서의 파티클 발생을 감소시킬 수 있다.Therefore, when the etching prevention film of the sapphire thin film is coated on the surface of the surface of the shield ring 130 exposed to the plasma, the etching prevention film etches the surface of the shield ring 130 during the etching process Protect from That is, even when the shield ring 130 is exposed to the plasma, the etch stop layer prevents the surface of the shield ring 130 from being etched by the plasma. Thus, the generation of particles in the shield ring 130 by the plasma can be reduced.

상기와 같은 본 발명의 바람직한 일 실시예에 따르면, 상기 하부 원판이 상기 쉴드 링의 개구부에 삽입되도록 구조가 개선되었고, 상기 하부 링의 두께는 종전보다 얇게 형성된다. According to a preferred embodiment of the present invention as described above, the structure is improved so that the lower disc is inserted into the opening of the shield ring, the thickness of the lower ring is formed thinner than before.

이에 따라, 상기 쉴드 링과 상기 하부전극 사이에서의 간격은 종전보다 커지게 되고 상기 하부 링의 단부는 상기 하부 원판에 의해 커버된다. 이로써, 상기 쉴드 링과 상기 플라즈마와의 반응을 억제할 수 있다. Accordingly, the gap between the shield ring and the lower electrode is larger than before, and the end of the lower ring is covered by the lower disc. As a result, the reaction between the shield ring and the plasma can be suppressed.

이에 따라, 상기 플라즈마에 의해 상기 쉴드 링이 식각되는 것을 억제하여 상기 쉴드 링의 식각에 따른 파티클을 감소시킴으로써, 상기 파티클에 의한 상기 기판의 오염을 감소시킬 수 있다. Accordingly, by suppressing the shield ring is etched by the plasma to reduce the particles according to the etching of the shield ring, it is possible to reduce the contamination of the substrate by the particles.

상기에서 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the preferred embodiment of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (3)

반도체 기판에 대한 식각 공정를 수행하기 위한 공정 챔버;A process chamber for performing an etching process on the semiconductor substrate; 상기 공정 챔버에 공급된 반응 가스를 플라즈마 상태로 변환시키기 위한 고주파 전원이 인가되는 상부전극;An upper electrode to which a high frequency power is applied to convert the reaction gas supplied to the process chamber into a plasma state; 상기 기판을 지지하고, 상기 반응 가스를 플라즈마 상태로 변환시키기 위한 고주파 전원이 인가되는 하부전극; 및A lower electrode supporting the substrate and to which a high frequency power is applied to convert the reaction gas into a plasma state; And 상기 상부전극의 둘레에 배치되어 상기 상부전극과 상기 공정 챔버 사이에서 전기적인 절연이 유지되도록 상기 상부전극을 지지하며, 상기 하부전극에 대한 상기 상부전극의 하부면의 높이와 같거나 상기 높이보다 높게 위치되는 하부면을 갖는 쉴드 링을 포함하는 반도체 식각 장치.Disposed around the upper electrode to support the upper electrode to maintain electrical insulation between the upper electrode and the process chamber, the upper electrode being equal to or higher than the height of the lower surface of the upper electrode relative to the lower electrode; And a shield ring having a bottom surface positioned thereon. 제1항에 있어서, 상기 상부전극은 일체로 형성된 상부 원판과 하부 원판을 포함하며, 상기 상부 원판은 상기 하부 원판보다 큰 직경을 가지며, 상기 상부 원판의 가장자리 하부면은 상기 쉴드 링의 상부면과 면접촉되는 것을 특징으로 하는 반도체 식각 장치.According to claim 1, wherein the upper electrode includes an integrally formed upper disk and lower disk, the upper disk has a larger diameter than the lower disk, the lower surface of the edge of the upper disk and the upper surface of the shield ring A semiconductor etching apparatus, characterized in that the surface contact. 제2항에 있어서, 상기 쉴드 링은 일체로 형성된 상부 링과 하부 링을 포함하며, 상기 상부 링과 하부 링은 실질적으로 동일한 외경을 갖고, 상기 상부 링은 상기 하부 링보다 큰 내경을 가지며, 상기 하부 링의 상부면은 상기 상부 원판의 가 장자리 하부면과 면접촉되는 것을 특징으로 하는 반도체 식각 장치.3. The shield of claim 2, wherein the shield ring includes an upper ring and a lower ring formed integrally, the upper ring and the lower ring have substantially the same outer diameter, and the upper ring has a larger inner diameter than the lower ring. And the upper surface of the lower ring is in surface contact with the lower surface of the edge of the upper disk.
KR1020050065590A 2005-07-20 2005-07-20 Apparatus of etching a semiconductor substrate KR20070010744A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050065590A KR20070010744A (en) 2005-07-20 2005-07-20 Apparatus of etching a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050065590A KR20070010744A (en) 2005-07-20 2005-07-20 Apparatus of etching a semiconductor substrate

Publications (1)

Publication Number Publication Date
KR20070010744A true KR20070010744A (en) 2007-01-24

Family

ID=38011911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050065590A KR20070010744A (en) 2005-07-20 2005-07-20 Apparatus of etching a semiconductor substrate

Country Status (1)

Country Link
KR (1) KR20070010744A (en)

Similar Documents

Publication Publication Date Title
JP4991286B2 (en) Method and apparatus for reducing substrate backside deposition during processing.
JP5660753B2 (en) High temperature cathode for plasma etching
WO2010032750A1 (en) Substrate processing apparatus and substrate placing table
US7897009B2 (en) Plasma processing apparatus
WO1998046808A1 (en) Processor
JP7381713B2 (en) Process kit sheath and temperature control
US11398397B2 (en) Electrostatic chuck and plasma processing apparatus including the same
KR20200033207A (en) A support
KR20030025007A (en) dry eatcher with shield ring
JP5808750B2 (en) Electrostatic chuck with inclined side walls
JPWO2009041214A1 (en) Plasma processing method and plasma processing apparatus
US11201039B2 (en) Mounting apparatus for object to be processed and processing apparatus
TW201503281A (en) Plasma processing device and electrostatic chuck thereof
US20170040199A1 (en) Semiconductor manufacturing apparatus and method for manufacturing semiconductor integrated circuit device
JP5893260B2 (en) Plasma processing apparatus and processing method
KR20070010744A (en) Apparatus of etching a semiconductor substrate
KR20050091854A (en) Focus ring of semiconductor wafer manufacturing device
JP2002184756A (en) Plasma processing apparatus
JPH1032192A (en) Plasma processing device
KR100714896B1 (en) Focus ring of dry etching apparatus
CN112542415B (en) Wafer processing apparatus and semiconductor processing station
JP2625756B2 (en) Plasma process equipment
US20220293397A1 (en) Substrate edge ring that extends process environment beyond substrate diameter
KR20230067256A (en) chuck assembly, manufacturing apparatus of semiconductor device including the same and manufacturing method of semiconductor device
US20210017645A1 (en) Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination