KR20070009091A - Socket device for testing a semi-conductor - Google Patents
Socket device for testing a semi-conductor Download PDFInfo
- Publication number
- KR20070009091A KR20070009091A KR1020050064090A KR20050064090A KR20070009091A KR 20070009091 A KR20070009091 A KR 20070009091A KR 1020050064090 A KR1020050064090 A KR 1020050064090A KR 20050064090 A KR20050064090 A KR 20050064090A KR 20070009091 A KR20070009091 A KR 20070009091A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- test
- socket device
- circuit element
- contact
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
- H01R13/02—Contact members
- H01R13/22—Contacts for co-operating by abutting
- H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
- H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
- H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명의 상세한 설명에서 사용되는 도면을 더욱 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 본 발명의 일실시예에 따른 테스트 소켓 장치의 단면 구조를 도시한 측단면도이다.1 is a side cross-sectional view showing a cross-sectional structure of a test socket device according to an embodiment of the present invention.
도 2는 테스트 소켓 장치와 반도체 칩 그리고 테스트 보드 간의 연결 구조를 도시한 분해 사시도이다.2 is an exploded perspective view illustrating a connection structure between a test socket device, a semiconductor chip, and a test board.
도 3은 도 1에 도시된 소켓 몸체와 회로 소자 간의 접속 형태를 설명하기 위한 도면이다.3 is a view for explaining a connection form between the socket body and the circuit element shown in FIG.
도 4는 도 1에 도시된 접촉부와 회로 소자 간의 연결 구조를 설명하기 위한 도면이다.FIG. 4 is a diagram for describing a connection structure between a contact unit and a circuit element illustrated in FIG. 1.
도 5는 본 발명의 실시 예에 따른 테스트 소켓 장치가 반도체 칩과 테스트 보드에 각각 접속된 경우로서 테스트 소켓 장치의 회로 소자로 칩 커패시터를 사용한 형태를 나타내는 회로 구성도이다. FIG. 5 is a circuit diagram illustrating a case in which a test socket device according to an embodiment of the present invention is connected to a semiconductor chip and a test board, respectively, and uses a chip capacitor as a circuit element of the test socket device.
*도면의 주요부분에 대한 부호의 설명** Description of symbols for main parts of the drawings *
101 : 테스트 소켓 장치 102 : 소켓 몸체101: test socket device 102: socket body
103 : 접촉부 104 : 회로 소자103
104a, 104b : 회로 소자의 전극 108a, 108b : 금속 단자104a, 104b: electrodes of the
111 : 칩 커패시터 112 : DC 전압(DC V)까지의 도달 시간111: chip capacitor 112: arrival time to the DC voltage (DC V)
본 발명은 소켓 장치에 관한 것으로서, 특히 반도체 칩의 정상 동작 여부를 테스트하기 위한 테스트 소켓 장치에 관한 것이다.The present invention relates to a socket device, and more particularly to a test socket device for testing the normal operation of the semiconductor chip.
반도체 칩의 패키지가 완료된 후에는 정상 동작 여부를 판별하기 위해 소정 테스트(test)가 수행된다. 반도체 칩의 테스트를 위해서는, 반도체 칩과 테스트 보드 간의 전기적 및 물리적 접속을 위한 소켓(이하, "테스트 소켓 장치"이라 칭함)이 사용된다. 이때, 상기 테스트 보드(Test Board)는 다수의 회로 소자가 복잡하게 구성되어 있는 매우 고가의 장치이다. 그리고, 상기 회로 소자는 상기 테스트 보드로부터 생성되는 테스트 신호(Test Signal)의 품질을 개선하거나 테스트 전압에 의해 발생 되는 노이즈를 감쇄시키는 역할을 한다. 또한, 측정자가 상기 회로 소자를 테스트 보드에 직접 설치함으로써 테스트 신호의 품질을 개선하거나 테스트 전압에 의해 발생 되는 노이즈를 제어하였다.After the package of the semiconductor chip is completed, a predetermined test is performed to determine whether the semiconductor chip is normally operated. For the test of the semiconductor chip, a socket (hereinafter referred to as a "test socket device") for electrical and physical connection between the semiconductor chip and the test board is used. In this case, the test board is a very expensive device in which a plurality of circuit elements are complicated. The circuit element serves to improve the quality of a test signal generated from the test board or to attenuate noise generated by a test voltage. In addition, the measurer directly installs the circuit element on the test board to improve the quality of the test signal or to control noise generated by the test voltage.
그러나 상기 회로 소자는 상기 테스트 보드에 땜납(Solder)으로 부착되어 있 고 또한, 솔더 볼(solder ball)이 매우 미세하여 비전문가들이 회로 소자의 교체가 용이하지 않다. 따라서, 측정자가 상기 테스트 보드에 회로 소자를 직접 부착하는 것은, 하드웨어적인 손상의 위험부담이 따르고, 테스트하고자 하는 반도체 칩마다 임의의 회로 소자를 테스트 보드에 일일이 연결해야 하므로, 테스트 과정에 번거로움이 따른다. However, the circuit element is soldered to the test board, and the solder ball is very fine so that it is not easy for non-experts to replace the circuit element. Therefore, it is cumbersome for the tester to directly attach a circuit element to the test board because there is a risk of hardware damage and an arbitrary circuit element must be connected to the test board for each semiconductor chip to be tested. Follow.
따라서, 테스트 보드에 별도의 회로 소자를 연결하지 않고도 반도체 칩의 테스트를 용이하게 수행할 수 있는 방안이 요구된다.Accordingly, there is a need for a method of easily testing a semiconductor chip without connecting a separate circuit element to a test board.
본 발명의 목적은 테스트 보드에 별도의 회로 소자를 연결하지 않더라도, 반도체 칩의 테스트를 수행할 수 있는 테스트 소켓 장치를 제공하는 것이다.It is an object of the present invention to provide a test socket device capable of performing a test of a semiconductor chip even without a separate circuit element connected to a test board.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 반도체 칩과 상기 반도체 칩의 구동을 테스트하는 테스트 보드(Test Board)를 전기적으로 연결시키는 테스트 소켓(Test Socket) 장치에 관한 것이다.One aspect of the present invention for achieving the above technical problem relates to a test socket device for electrically connecting a semiconductor chip and a test board for testing the driving of the semiconductor chip.
본 발명의 테스트 소켓 장치는 소켓 몸체, 접촉부 및 전기적 소자를 구비한다. 상기 소켓 몸체는 테스트하고자 하는 소정의 반도체 칩이 장착되는 부분으로서, 외부의 가압으로부터 상기 반도체 칩을 보호한다. 그리고 상기 반도체 칩이 본 발명의 테스트 소켓에 장착되도록 소정의 거치대를 상면의 일측에 형성한다. 상기 접촉부는 상기 소켓 몸체의 저면에 형성되어 상기 테스트 보드와 전기적으로 연결되기 위해 다수의 접촉핀을 구비한다. 상기 회로 소자(Electrical Element)는 상기 접촉부에 구비된 다수의 접촉핀들 중 적어도 하나와 전기적으로 연결된다.The test socket device of the present invention has a socket body, a contact and an electrical element. The socket body is a portion in which a predetermined semiconductor chip to be tested is mounted and protects the semiconductor chip from external pressurization. And a predetermined holder is formed on one side of the upper surface so that the semiconductor chip is mounted on the test socket of the present invention. The contact portion is formed on the bottom of the socket body and has a plurality of contact pins for electrically connecting with the test board. The electrical element is electrically connected to at least one of the plurality of contact pins provided in the contact portion.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like elements are intended to be represented by like reference numerals as much as possible. Detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 반도체 칩 테스트 소켓 장치를 상세히 설명한다. Hereinafter, the semiconductor chip test socket device of the present invention will be described in detail by explaining preferred embodiments of the present invention with reference to the accompanying drawings.
먼저, 본 명세서에서는, 본 발명의 테스트 소켓 장치에 장착되는 반도체 칩은 PGA(Pin Grid Array)타입의 패키지를 채용하는 것으로 기술된다. First, in the present specification, the semiconductor chip mounted in the test socket device of the present invention is described as adopting a package of a pin grid array (PGA) type.
그러나 설명의 편의를 위한 것이지, 본 발명의 테스트 소켓 장치가 PGA 타입의 반도체 칩에 한정되어 적용되는 것은 아니다. However, for convenience of description, the test socket device of the present invention is not limited to the PGA type semiconductor chip.
도 1은 본 발명의 일실시예에 따른 테스트 소켓 장치의 단면 구조를 도시한 측단면도이고, 도 2는 상기 테스트 소켓 장치와 반도체 칩 그리고 테스트 보드 간의 연결 구조를 도시한 분해 사시도이다.1 is a side cross-sectional view showing a cross-sectional structure of a test socket device according to an embodiment of the present invention, Figure 2 is an exploded perspective view showing a connection structure between the test socket device, the semiconductor chip and the test board.
도 1 및 도 2를 참조하면, 본 발명의 테스트 소켓 장치(101)는 소켓 몸체(102), 접촉부(103) 및 회로 소자(104)를 구비한다. 상기 소켓 몸체(102)는 테스트 하고자 하는 반도체 칩(107)을 외부의 가압으로부터 보호하고 상기 반도체 칩(107)이 장착될 수 있도록 상면 일측에 소정의 거치대(105)를 구비하여 상기 반도체 칩(107)의 이탈을 방지한다. 특히 상기 소켓 몸체(102)는 그 내부에 정해진 규격의 회로 소자(104)가 착탈이 가능하도록 소정의 크기와 형태로 공간부(M1)가 형성된다.1 and 2, the
상기 접촉부(103)은 다수의 접촉핀(103a)이 2차원의 정방형 배열로 형성된다. 상기 접촉핀(103a)의 상단(top)은 반도체 칩(107)의 프로브 핀(probe pin)(107a)과 전기적으로 접촉되고 하단(bottom)은 테스트 보드(106)에 구비된 소켓용 접속단자(도시되지 않음)와 전기적으로 접촉된다. 따라서, 반도체 칩(107)과 테스트 보드(106) 간에는 테스트 신호의 송수신 및 테스트 전압 공급이 가능하게 된다.The
상기 회로 소자(104)는 본 발명인 테스트 소켓 장치(101)의 핵심적인 구성요소로서, 소켓 몸체(102)의 내부에 적어도 하나 이상 구비되며 반도체 칩(107)과 테스트 보드(106) 간에 송수신되는 전기적 신호(테스트 신호)의 흐름에 관여한다. 또한, 바람직하게는 상기 회로 소자(104)는 저항 혹은 커패시터와 같은 수동소자로 구성하되 그 크기와 형상은 소켓 몸체(102)에 적재 가능한 칩 저항 내지 칩 커패시터 등으로 구성된다.The
도 3은 도 1에 도시된 소켓 몸체와 회로 소자 간의 접속 형태를 설명하기 위한 도면이다.3 is a view for explaining a connection form between the socket body and the circuit element shown in FIG.
도 3을 참조하면, 상기 회로 소자(104)는 바람직하게 전극(104a, 104b)이 형 성된 몰드 케이스 타입(mold case type)으로 제작되어 도 1에 도시된 상기 소켓 몸체(102)의 공간부(M1)와 착탈이 가능하도록 구성된다. 이 경우 상기 소켓 몸체(102)의 공간부(M1) 내측면에는 소정의 금속단자(108a, 108b)가 구비되어 상기 회로 소자(104)의 전극(104a,104b)과 전기적으로 접촉된다. Referring to FIG. 3, the
도 4는 도 1에 도시된 접촉부(103)와 회로 소자(104) 간의 연결 구조를 설명하기 위한 도면이다.4 is a view for explaining a connection structure between the
도 4를 참조하면, 소정의 도선(109a, 109b)이 상기 공간부(M1)내에 구비된 상기 금속 단자(108a, 108b)의 양극(108a)과 음극(108b)으로부터 각각 인출되어 상기 접촉부(103) 내의 다수의 접촉핀 중 적어도 두 개의 접촉핀(103a, 103b)과 전기적으로 연결된다. 그리고 상기 도선(109a, 109b)은 테스트 보드(106)가 전송하는 테스트 신호 및 테스트 전압을 상기 반도체 칩(107)의 지정된 프로브 핀(probe pin)으로 전송하기 위해 선택된 접촉핀(103a, 103b)들과 전기적으로 연결된다.Referring to FIG. 4, predetermined
이하에서는 경우 본 발명의 테스트 소켓의 동작 기능을 설명한다.Hereinafter, the operation of the test socket of the present invention will be described.
도 5는 본 발명의 실시 예에 따른 테스트 소켓 장치가 반도체 칩과 테스트 보드에 각각 접속된 경우로서 테스트 소켓 장치의 회로 소자로 칩 커패시터를 사용한 형태를 나타내는 회로 구성도이다. FIG. 5 is a circuit diagram illustrating a case in which a test socket device according to an embodiment of the present invention is connected to a semiconductor chip and a test board, respectively, and uses a chip capacitor as a circuit element of the test socket device.
먼저, 측정자가 반도체 칩(107)의 Vcc핀(도시되지 않음)과 Vss핀(도시되지 않음)에 DC 테스트 전압(110)을 인가하여 반도체 칩(107) 내부의 전류를 측정하여 칩 내부에 전원 배선의 안정성, 소모 전류 및 누설(Leakage)전류 등을 측정한다고 가정한다. 이때 테스트 보드(106)로부터 DC 전압의 인가시 순간적으로 반도체 칩 (107)의 전원회로(도시되지 않음)에 큰 전류의 변화가 생길 수 있고 이에 따른 전위차 노이즈(noise)가 발생한다. 따라서, 측정자는 테스트 보드(106)로부터 인가되는 DC 전압(110)의 전압 상승률(power slope)을 조절하기 위해 특정 용량의 칩 커패시터(111)를 도 3에 도시된 소켓 몸체(102)의 공간부(M1)에 장착한다. 이후 테스트 보드(106)로부터 인가되는 DC 전압(110)은 도 1 내지 도 4에 도신된 접촉핀 중 선택된 접촉핀을 통해 칩 커패시터(111)의 양극(+)과 음극(-)의 양단에 인가된다. First, the measurer applies a
따라서, 상기 테스트 보드(106)로부터 인가된 DC 전압(110)은 상기 칩 커패시터(111)의 충전 및 방전에 따른 최초 DC 전압(DC V)까지의 도달시간(112)이 증가하여 급격한 전압상승을 제어한다. 그러므로 안정된 DC 전압(113)을 상기 반도체 칩(107)에 공급함으로써 급격한 DC 전압(110)에 의한 테스트의 오동작을 막을 수 있다. 또한, 측정자는 칩 커패시터(111)의 다양한 용량을 도 1에 도시된 소켓 몸체(102) 내의 공간부(M1)에 장착하여 테스트함으로써, 테스트 전압의 입력특성을 용이하게 변화시키고 이를 바탕으로 보다 정확한 반도체 칩의 테스트가 용이하게 실시된다.Therefore, the
본 발명은 도면에 도시된 일실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서의 상세한 설명에서는 소켓 몸체(102)의 내부에 소정의 공간부(M1)를 형성하여 칩 커패시터(111)가 착탈되는 구조로 설명하고 있다. 그러나 상기 칩 커패시터(111)를 소켓 몸체(102)와 함께 몰딩하여 구성할 수도 있다. 또한, 상기 소켓 몸체(102)에 칩 저항(도시되지 않음)을 장착하여 테스트 보드(106)로부터 인가되는 테스트 전류를 조절하거나 테스트 전압 등을 강하시킬 수 있는 소정의 전기 회로의 구성 또한 가능하다 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. For example, in the detailed description of the present specification, a predetermined space portion M1 is formed inside the
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상 설명한 바와 같이 본 발명에 의하면, 반도체 칩의 테스트 보드에 별도의 회로 소자를 추가하지 않고도 다양한 종류의 반도체 칩을 용이하게 테스트할 수 있다. 또한, 본 발명에 의하면, 테스트 소켓 장치에 반도체 칩의 특성을 고려한 회로 소자를 장착함으로써 반도체 칩 테스트 보드의 불필요한 손상을 방지할 수 있다. 그리고 또한 본 발명의 테스트 소켓 장치 내부에 장착된 소정의 회로 소자에 의해 테스트 보드로부터 인가되는 테스트 신호 및 테스트 전압 등의 특성 변화를 용이하게 제어할 수 있다. As described above, according to the present invention, various kinds of semiconductor chips can be easily tested without adding a separate circuit element to the test board of the semiconductor chip. Further, according to the present invention, unnecessary damage to the semiconductor chip test board can be prevented by attaching a circuit element in consideration of the characteristics of the semiconductor chip to the test socket device. In addition, it is possible to easily control the change of characteristics such as a test signal and a test voltage applied from the test board by a predetermined circuit element mounted in the test socket device of the present invention.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050064090A KR20070009091A (en) | 2005-07-15 | 2005-07-15 | Socket device for testing a semi-conductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050064090A KR20070009091A (en) | 2005-07-15 | 2005-07-15 | Socket device for testing a semi-conductor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070009091A true KR20070009091A (en) | 2007-01-18 |
Family
ID=38010973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050064090A KR20070009091A (en) | 2005-07-15 | 2005-07-15 | Socket device for testing a semi-conductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070009091A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101131105B1 (en) * | 2010-12-16 | 2012-04-03 | 주식회사 세미콘테스트 | Semiconductor test apparatus |
-
2005
- 2005-07-15 KR KR1020050064090A patent/KR20070009091A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101131105B1 (en) * | 2010-12-16 | 2012-04-03 | 주식회사 세미콘테스트 | Semiconductor test apparatus |
WO2012081864A2 (en) * | 2010-12-16 | 2012-06-21 | 주식회사 세미콘테스트 | Semiconductor test apparatus |
WO2012081864A3 (en) * | 2010-12-16 | 2012-10-18 | 주식회사 세미콘테스트 | Semiconductor test apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10955451B2 (en) | Testing device, testing system, and testing method | |
US9110098B2 (en) | Probe card and testing apparatus | |
US6184576B1 (en) | Packaging and interconnection of contact structure | |
CN102472792B (en) | Ic current measurement device and ic current measurement adapter | |
KR20120012512A (en) | Test socket and test device having the same | |
US8106671B2 (en) | Socketless integrated circuit contact connector | |
JP6280913B2 (en) | Wiring board with filled vias to accommodate specially designed terminals | |
US7759950B2 (en) | Electronic component device testing apparatus | |
JPH0955273A (en) | Ic socket for bga package ic | |
US7924036B2 (en) | Contactor assembly for integrated circuit testing | |
KR20100098584A (en) | Test socket for semiconductor chip | |
KR20070009091A (en) | Socket device for testing a semi-conductor | |
US7777509B2 (en) | Method and apparatus for electrical testing | |
KR200478467Y1 (en) | test assembly | |
CN108735618B (en) | Method for testing and packaging device | |
CN109270299B (en) | Circuit rotating plate integrating thin film circuit board and spring needle | |
US20080265926A1 (en) | Test head | |
CN115248368A (en) | Test board and test mechanism | |
CN221631585U (en) | Multi-interface Darlington transistor array test circuit and device | |
KR100486531B1 (en) | Apparatus for testing ic package | |
US10114041B2 (en) | Ground loop reduction apparatus | |
KR100844486B1 (en) | Test socket for semiconductor chip | |
JP4657731B2 (en) | Semiconductor test socket | |
KR100560113B1 (en) | Tester for Electric Devices | |
JP2006170700A (en) | Probe calibration jig, probe card with probe calibration jig and semiconductor wafer measurement device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |