KR20070002786A - Method for fabricating cmos image sensor - Google Patents

Method for fabricating cmos image sensor Download PDF

Info

Publication number
KR20070002786A
KR20070002786A KR1020050058456A KR20050058456A KR20070002786A KR 20070002786 A KR20070002786 A KR 20070002786A KR 1020050058456 A KR1020050058456 A KR 1020050058456A KR 20050058456 A KR20050058456 A KR 20050058456A KR 20070002786 A KR20070002786 A KR 20070002786A
Authority
KR
South Korea
Prior art keywords
gate electrode
photoresist pattern
ion implantation
image sensor
photodiode
Prior art date
Application number
KR1020050058456A
Other languages
Korean (ko)
Inventor
이원호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050058456A priority Critical patent/KR20070002786A/en
Publication of KR20070002786A publication Critical patent/KR20070002786A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A method for manufacturing a CMOS image sensor is provided to reduce remarkably the generation of defects in a photodiode by removing the contaminant due to gate electrode etching in a photoresist pattern forming process. A gate conductive layer(206) and a photoresist pattern are formed on a semiconductor substrate(203). A gate electrode(207) is formed on the resultant structure by etching selectively the gate conductive layer using the photoresist pattern as an etch barrier. The photoresist pattern is striped off the resultant structure. Etch residues are removed by a cleaning process. An ion implantation mask(208) made of photoresist is formed on the resultant structure to align one side of the gate electrode.

Description

씨모스 이미지 센서의 제조 방법{METHOD FOR FABRICATING CMOS IMAGE SENSOR}Manufacturing method of CMOS image sensor {METHOD FOR FABRICATING CMOS IMAGE SENSOR}

도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도.1 is a circuit diagram showing a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor.

도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.

도 3a 및 도 3b는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도.3A and 3B are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to the present invention.

도 4는 포토다이오드를 형성하기 위한 이온주입 마스크를 나타낸 평면도.4 is a plan view showing an ion implantation mask for forming a photodiode.

도 5는 게이트 전극 상부 중 노출되는 영역에 따른 채널링 결함 및 블랙 시그널 결함을 나타낸 그래프.FIG. 5 is a graph showing channeling defects and black signal defects according to an exposed area of an upper portion of a gate electrode. FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

201 : p+형 기판 202 : p에피층201: p + type substrate 202: p epi layer

203 : 반도체 기판 204 : 소자분리막203: semiconductor substrate 204: device isolation film

205 : 게이트 절연막 206 : 게이트 전도막205: gate insulating film 206: gate conductive film

207 : 게이트 전극 208 : 이온주입 마스크207: gate electrode 208: ion implantation mask

209 : n형 불순물영역209 n-type impurity region

본 발명은 반도체 제조 기술에 관한 것으로 특히, 반도체 소자 제조 공정 중, 씨모스(CMOS) 이미지 센서(Image Sensor)의 제조 공정에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a manufacturing process of a CMOS image sensor during a semiconductor device manufacturing process.

일반적으로, 이미지 센서는 디지털 카메라, 휴대폰 등의 가정용 제품이나, 병원에서 사용되는 내시경, 지구를 돌고 있는 인공위성의 망원경에 이르기까지 매우 광범위한 분야에서 사용되고 있으며, 다양한 이미지 센서중, 씨모스 제조 기술로 생산되는 씨모스(CMOS) 이미지 센서는 광학적 이미지를 전기적 신호로 변환시키는 소자로서, 화소수 만큼 모스(MOS)트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하고 있다. 씨모스 이미지 센서는, 종래 이미지 센서로 널리 사용되고 있는 씨씨디(CCD) 이미지센서에 비하여 구동 방식이 간편하고 다양한 스캐닝 방식의 구현이 가능하며, 신호처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능할 뿐만 아니라, 호환성의 씨모스 기술을 사용하므로 제조 단가를 낮출 수 있고, 전력 소모 또한 크게 낮다는 장점을 지니고 있어서 휴대폰, PC, 감시 카메라 등의 저가, 저전력을 요하는 분야에 쓰이고 있다. In general, image sensors are used in a wide range of fields, from home products such as digital cameras and mobile phones, to endoscopes used in hospitals, and to satellite telescopes around the earth. The CMOS image sensor is a device that converts an optical image into an electrical signal, and employs a switching method in which a MOS transistor is formed by the number of pixels and the output is sequentially detected using the MOS transistor. The CMOS image sensor is simpler to drive than the CCD image sensor, which is widely used as a conventional image sensor, enables various scanning methods, and can integrate signal processing circuits onto a single chip. In addition to the use of compatible CMOS technology, the manufacturing cost can be lowered and the power consumption is significantly lower. Therefore, it is used in low cost and low power fields such as mobile phones, PCs and surveillance cameras.

도 1은 통상의 시모스 이미지센서에서 1개의 포토다이오드(PD)와 4개의 모스(MOS) 트랜지스터로 구성된 단위화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(10)와, 포토다이오드(10)에서 모아진 광전하를 플로팅확산영역(12)으로 운송하기 위한 트랜스퍼 트랜지스터(11)와, 원하는 값으로 플로팅 확산영역의 전위를 세팅하고 전하를 배출하여 플로팅 확산영역(12)를 리셋시키기 위한 리셋 트랜지스터 (13)와, 플로팅 확산영역의 전압이 게이트로 인가되어 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(14)와, 스위칭(Switching) 역할로 어드레싱(Addressing) 역할을 수행하는 셀렉트 트랜지스터(15)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(16)가 형성된 모습을 도시하고 있다.FIG. 1 is a circuit diagram illustrating a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor. And a transfer transistor 11 for transporting the photocharges collected from the photodiode 10 to the floating diffusion region 12, and setting the potential of the floating diffusion region to a desired value and discharging electric charges to discharge the floating diffusion region 12. The reset transistor 13 for resetting the < RTI ID = 0.0 > and < / RTI > a drive transistor 14 acting as a source follower buffer amplifier by applying the voltage of the floating diffusion region to the gate, And a select transistor 15 which performs an addressing role. Outside the unit pixel, a load transistor 16 is formed to read an output signal.

도 2는 종래 기술에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.2 is a cross-sectional view showing a manufacturing process of the CMOS image sensor according to the prior art.

도 2를 참조하여, p+형 기판(101)에 p에피층(102)이 형성된 반도체 기판(103)에 활성영역과 소자분리영역을 분리하는 소자분리막(104)을 형성한다. Referring to FIG. 2, an isolation layer 104 is formed on the semiconductor substrate 103 having the p epitaxial layer 102 formed on the p + type substrate 101 to separate the active region and the isolation region.

이때, 고농도의 p+형 기판(101) 상에 저농도의 p에피층(102)을 사용하는 이유는 첫째, 저농도의 p에피층(102)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(102)의 하부에 고농도의 p+형 기판(101)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문 이다.In this case, the reason for using the low concentration p epi layer 102 on the high concentration p + type substrate 101 is first, since the low concentration p epi layer 102 is present, the depletion region (depletion region) of the photodiode is large, Can be deeply increased to increase the photodiode's ability to collect photocharges, and secondly, having a high concentration of p + type substrate 101 underneath the p-type epilayer 102, neighboring units This is because the charge is quickly recombined before the charge is diffused to the pixel, thereby reducing the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.

또한, 상기 소자분리막(104)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.In addition, the device isolation layer 104 is formed through an STI process that hardly has a bird's beak and can reduce an area to be electrically separated between devices according to high integration of devices.

이어서, 상기 소자분리막(104)이 형성된 기판 상에 게이트 절연막(105), 게이트 전도막(106)을 순차적으로 증착한 후, 상기 게이트 절연막(105)과 게이 전도막(106)을 식각하기 위한 포토레지스트 패턴(107)을 형성한다.Subsequently, the gate insulating film 105 and the gate conductive film 106 are sequentially deposited on the substrate on which the device isolation film 104 is formed, and then the photo for etching the gate insulating film 105 and the gay conductive film 106. The resist pattern 107 is formed.

이어서, 상기 포토레지스트 패턴(108)을 식각장벽으로 상기 게이트 절연막(105)과 게이트 전도막(106)을 식각하여 게이트 전극을 형성하고, 상기 포토레지스트 패턴(107)은 제거하지 않고, 후속 포토다이오드를 형성하기 위한 n형 불순물의 이온주입시 상기 게이트 전극으로 상기 n형 불순물이 주입되는 것을 방지하는 방지막의 역할을 수행한다.Subsequently, the gate insulating layer 105 and the gate conductive layer 106 are etched using the photoresist pattern 108 as an etch barrier to form a gate electrode, and the photoresist pattern 107 is not removed and subsequent photodiodes are removed. When the ion implantation of the n-type impurity to form a to form a protective film to prevent the n-type impurity is injected into the gate electrode.

이어서, 상기 포토레지스트 패턴(107)을 포함하는 게이트 전극의 일부를 덮고, 상기 포토다이오드가 형성될 광감지영역을 오픈하는 이온주입 마스크(108)를 형성한다. Subsequently, an ion implantation mask 108 is formed to cover a portion of the gate electrode including the photoresist pattern 107 and open the photosensitive region in which the photodiode is to be formed.

이어서, 상기 이온주입 마스크(108)로 n형 불순물을 이온주입하여 상기 광감지영역의 기판에 n형 불순물영역(109)을 형성한다.Subsequently, n-type impurities are ion implanted into the ion implantation mask 108 to form an n-type impurity region 109 on the substrate of the light sensing region.

이때, 상기 게이트 전극(105, 106, 107)의 식각으로 인한 오염 물질에 대해 충분한 세정 공정을 수행치 못하고, 후속 상기 n형 불순물영역(109)을 형성하기 때문에 오염 물질이 상기 포토다이오드 상에 착상되는 결함이 발생하게 된다.At this time, the contaminant is not deposited on the photodiode because the n-type impurity region 109 is not formed and sufficient cleaning process is not performed on the contaminant due to the etching of the gate electrodes 105, 106, and 107. The defect will be generated.

또한, 상기 n형 불순물영역(109) 형성시 깊게 형성하기 위해 높은 이온주입 에너지를 가하게 되면, 상기 게이트 전극(105, 106, 107) 하부의 기판 표면에도 상기 불순물이 주입되어 채널링(Channeling) 결함이 발생하게 된다. In addition, when high ion implantation energy is applied to deeply form the n-type impurity region 109, the impurities are also implanted into the substrate surface under the gate electrodes 105, 106, and 107, thereby preventing channeling defects. Will occur.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 포토다이오드 표면에 오염물질이 착상되는 것을 방지하고, 블랙 시그널 결함의 해결 및 저조도 특성을 개선하는 씨모스 이미지 센서의 제조 방법을 제공하는 것을 그 목적으로 한다.The present invention has been proposed to solve the above problems of the prior art, and provides a method of manufacturing a CMOS image sensor which prevents contaminants from forming on the surface of the photodiode, solves black signal defects, and improves low light characteristics. It is for that purpose.

상기의 목적을 달성하기 위한 본 발명의 일측면에 따르면, 반도체 기판 상에 게이트 전도막을 증착한 후, 상기 게이트 전도막을 식각하기 위한 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각장벽으로 게이트 전도막을 식각하여 게이트 전극을 형성하는 단계, 상기 포토레지스트 패턴을 스크립하고, 세정에 의해 식각 잔류물을 제거하는 단계, 상기 게이트 전극 일측에 얼라인되어 상기 반도체 기판 내에 형성되는 포토다이오드를 형성하기 위한 이온주입 마스크를 형성하되, 상기 이온주입 마스크는 상기 게이트 전극 일측의 상기 게이트 전극 선폭 중 일부를 노출시키도록 형성하는 단계 및 불순물을 주입하여 포토다이오드를 형성하는 단계를 포함하는 씨모스 이미지 센서의 제조 방법이 제공된다.According to an aspect of the present invention for achieving the above object, after depositing a gate conductive film on a semiconductor substrate, forming a photoresist pattern for etching the gate conductive film, gate the photoresist pattern as an etch barrier Etching a conductive film to form a gate electrode, scripting the photoresist pattern, removing an etching residue by cleaning, and forming a photodiode aligned on one side of the gate electrode to be formed in the semiconductor substrate. Forming an ion implantation mask, wherein the ion implantation mask is formed to expose a portion of the gate electrode line width on one side of the gate electrode and implanting impurities to form a photodiode image sensor comprising the steps of A method is provided.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도 3a 및 도 3b는 본 발명에 따른 씨모스 이미지 센서의 제조 공정을 나타낸 단면도이다.3A and 3B are cross-sectional views illustrating a manufacturing process of the CMOS image sensor according to the present invention.

본 발명에 따른 씨모스 이미지 센서의 제조 공정은 우선, 도 3a에 나타낸 바와 같이, p+형 기판(201)에 p에피층(202)이 형성된 반도체 기판(203)에 활성영역과 소자분리영역을 분리하는 소자분리막(204)을 형성한다. In the manufacturing process of the CMOS image sensor according to the present invention, first, as shown in FIG. 3A, the active region and the device isolation region are separated from the semiconductor substrate 203 having the p epitaxial layer 202 formed on the p + type substrate 201. The device isolation film 204 is formed.

이때, 고농도의 p+형 기판(201) 상에 저농도의 p에피층(202)을 사용하는 이유는 첫째, 저농도의 p에피층(202)이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있고, 둘째, p형 에피층(202)의 하부에 고농도의 p+형 기판(201)을 갖게되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 이 전하가 빨리 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.In this case, the reason for using the low concentration p epi layer 202 on the high concentration p + type substrate 201 is first, since the low concentration p epi layer 202 is present, the depletion region of the photodiode is large, Can be deeply increased to increase the photodiode's ability to collect photocharges, and secondly, having a high concentration of p + type substrate 201 underneath the p-type epilayer 202, This is because the charge is quickly recombined before the charge spreads to the pixel, thereby reducing the random diffusion of the photocharge, thereby reducing the change in the transfer function of the photocharge.

또한, 상기 소자분리막(204)는 버즈 비크(Bird's Beak)가 거의 없어 소자의 고집적화에 따라 소자간에 전기적으로 분리시키는 영역을 축소시킬수 있는 STI 공정을 통하여 형성된다.In addition, the device isolation layer 204 is formed through an STI process having almost no Bird's Beak and thus reducing the area of electrical separation between devices due to the high integration of devices.

이어서, 상기 소자분리막(204)이 형성된 기판 상에 게이트 절연막(205), 게 이트 전도막(206)을 순차적으로 증착한 후, 상기 게이트 절연막(205)과 게이 전도막(206)을 식각하기 위한 포토레지스트 패턴을 형성한다.Subsequently, the gate insulating film 205 and the gate conductive film 206 are sequentially deposited on the substrate on which the device isolation film 204 is formed, and then the gate insulating film 205 and the gay conductive film 206 are etched. A photoresist pattern is formed.

이어서, 상기 포토레지스트 패턴을 식각장벽으로 상기 게이트 절연막(205)과 게이트 전도막(206)을 식각하여 게이트 전극(207)을 형성하고, 상기 포토레지스트 패턴을 제거한다.Subsequently, the gate insulating layer 205 and the gate conductive layer 206 are etched using the photoresist pattern as an etch barrier to form a gate electrode 207, and the photoresist pattern is removed.

이때, 상기 포토레지스트 패턴의 제거하기 위한 세정 공정시 상기 포토다이오드 상에 착상할 수 있는 오염 물질도 함께 제거 된다.At this time, during the cleaning process for removing the photoresist pattern, contaminants that may form on the photodiode are also removed.

다음으로, 도 3b에 도시된 바와 같이, 상기 게이트 전극(207)의 일부를 덮고, 상기 포토다이오드가 형성될 광감지영역을 오픈하는 이온주입 마스크(208)를 형성한다. Next, as illustrated in FIG. 3B, an ion implantation mask 208 is formed to cover a portion of the gate electrode 207 and open a photosensitive region in which the photodiode is to be formed.

이때, 상기 이온주입 마스크(208)로 상기 게이트 전극(207)의 일부를 덮음으로 인해 상기 게이트 전극(207) 상부 중 노출되는 부분은 0.001um~0.2um인 것이 바람직하다. In this case, the portion of the gate electrode 207 exposed due to covering the portion of the gate electrode 207 with the ion implantation mask 208 is preferably 0.001um ~ 0.2um.

이때, 상기 노출영역이 0.001um~0.1um일 경우는 블랙 시그널 결함을 해결하며, 상기 노출영역이 0.1um~0.2um일 경우는 저조도 특성의 개선효과를 얻는다.In this case, when the exposed area is 0.001um to 0.1um, the black signal defect is solved, and when the exposed area is 0.1um to 0.2um, an improvement effect of low light characteristics is obtained.

이어서, 상기 이온주입 마스크(208)로 n형 불순물을 이온주입하여 상기 광감지영역의 기판에 n형 불순물영역(209)을 형성한다.Subsequently, n-type impurities are ion-implanted with the ion implantation mask 208 to form an n-type impurity region 209 on the substrate of the light sensing region.

도 4는 포토다이오드를 형성하기 위한 이온주입 마스크를 나타낸 평면도이다.4 is a plan view illustrating an ion implantation mask for forming a photodiode.

도 4를 참조하면, 포토다이오드를 형성하기 위한 이온주입 마스크가 게이트 전극 상부 중 일부를 덮고 있는 것을 확인할 수 있다.Referring to FIG. 4, it can be seen that the ion implantation mask for forming the photodiode covers a part of the upper portion of the gate electrode.

이때, 상기 이온주입 마스크는 상기 게이트 전극 선폭 중 0.001um~0.2um를 노출(A)시키도록 형성하는 것이 바람직하다.In this case, the ion implantation mask is preferably formed to expose (A) 0.001um ~ 0.2um of the line width of the gate electrode.

그리고, 상기 이온주입 마스크는 점도가 높은 포토레지스트인 것이 바람직하다.The ion implantation mask is preferably a photoresist having a high viscosity.

즉, 상기 게이트 전극 상부 중 노출되는 영역(A)이 0.001um~0.2um일때, 상기 채널링 결함을 해결할 수 있는 것이다.That is, when the region A exposed from the upper portion of the gate electrode is 0.001um to 0.2um, the channeling defect can be solved.

도 5는 게이트 전극 상부 중 노출되는 영역에 따른 채널링 결함 및 블랙 시그널 결함을 나타낸 그래프이다. FIG. 5 is a graph illustrating channeling defects and black signal defects according to an exposed area of an upper portion of a gate electrode.

도 5를 참조하면, 좌측 y축은 블랙 시그널 결함을 나타낸 것이고, 우측 y축은 채널링 결함을 나타낸 것이다. 그리고 x축은 게이트 전극 상부 중 노출되는 영역을 나타낸 것이다.Referring to FIG. 5, the left y axis represents a black signal defect and the right y axis represents a channeling defect. The x-axis represents an exposed area of the upper portion of the gate electrode.

이때, 상기 게이트 전극 상부 중 노출되는 영역이 0.1um 이상이 되어 점점 증가할 수록 상기 채널링 결함(DN_CH_Y)의 수치는 점점 증가되는 것을 확인할 수 있다. In this case, it can be seen that the numerical value of the channeling defect DN_CH_Y increases gradually as the exposed area of the upper portion of the gate electrode becomes 0.1 μm or more.

즉, 본 발명에서는 상기 게이트 전극(207)을 식각하기 위한 포토레지스트 패턴을 제거할때, 상기 게이트 전극(207)의 식각으로 인해 발생한 오염물질도 함께 제거하여, 포토다이오드에 오염물질이 착상되는 결함을 해결한다.That is, in the present invention, when the photoresist pattern for etching the gate electrode 207 is removed, the contaminants generated by the etching of the gate electrode 207 are also removed to form contaminants on the photodiode. Solve it.

또한, 게이트 전극(207) 하부의 기판 표면에 발생하는 채널링 결함을 해결하기 위하여 이온주입 마스크(208) 형성시 상기 게이트 전극(207) 상부 중 노출되는 영역이 0.001um~0.2um로 형성한다.In addition, in order to solve channeling defects occurring on the substrate surface under the gate electrode 207, an exposed region of the upper portion of the gate electrode 207 is formed to be 0.001 μm to 0.2 μm when the ion implantation mask 208 is formed.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

이상에서 살펴본 바와 같이, 본 발명은 게이트 전극을 식각하기 위한 포토레지스트 패턴을 제거할때, 상기 게이트 전극의 식각으로 인해 발생한 오염물질도 함께 제거하여, 포토다이오드에 오염물질이 착상되는 결함을 해결한다.As described above, when the photoresist pattern for etching the gate electrode is removed, the present invention also removes contaminants generated by the etching of the gate electrode, thereby solving a defect in which contaminants are formed on the photodiode. .

또한, 포토다이오드를 형성하기 위한 이온주입 마스크 형성시 상기 게이트 전극 상부 중 노출되는 영역이 0.001um~0.2um로 형성하여 블랙 시그널 결함을 유발하는 채널링 결함을 해결한다.In addition, when the ion implantation mask for forming the photodiode is formed, the exposed region of the upper portion of the gate electrode is formed to be 0.001um to 0.2um to solve the channeling defect causing the black signal defect.

이때, 상기 노출영역이 0.001um~0.1um일 경우는 블랙 시그널 결함을 해결하며, 상기 노출영역이 0.1um~0.2um일 경우는 저조도 특성의 개선효과를 얻는다.In this case, when the exposed area is 0.001um to 0.1um, the black signal defect is solved, and when the exposed area is 0.1um to 0.2um, an improvement effect of low light characteristics is obtained.

Claims (3)

반도체 기판 상에 게이트 전도막을 증착한 후, 상기 게이트 전도막을 식각하기 위한 포토레지스트 패턴을 형성하는 단계;Depositing a gate conductive film on a semiconductor substrate, and then forming a photoresist pattern for etching the gate conductive film; 상기 포토레지스트 패턴을 식각장벽으로 게이트 전도막을 식각하여 게이트 전극을 형성하는 단계;Etching a gate conductive layer using the photoresist pattern as an etch barrier to form a gate electrode; 상기 포토레지스트 패턴을 스크립하고, 세정에 의해 식각 잔류물을 제거하는 단계;Scraping the photoresist pattern and removing etching residues by cleaning; 상기 게이트 전극 일측에 얼라인되어 상기 반도체 기판 내에 형성되는 포토다이오드를 형성하기 위한 이온주입 마스크를 형성하되, 상기 이온주입 마스크는 상기 게이트 전극 일측의 상기 게이트 전극 선폭 중 일부를 노출시키도록 형성하는 단계; 및Forming an ion implantation mask aligned with one side of the gate electrode to form a photodiode formed in the semiconductor substrate, wherein the ion implantation mask is formed to expose a portion of the gate electrode line width of one side of the gate electrode; ; And 불순물을 주입하여 포토다이오드를 형성하는 단계Implanting impurities to form a photodiode 를 포함하는 씨모스 이미지 센서의 제조 방법.Method of manufacturing a CMOS image sensor comprising a. 제1항에 있어서,The method of claim 1, 상기 이온주입 마스크는 상기 게이트 전극 선폭 중 0.001um~0.2um를 노출시키도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.The ion implantation mask is a semiconductor device manufacturing method, characterized in that formed to expose 0.001um ~ 0.2um of the line width of the gate electrode. 제1항에 있어서,The method of claim 1, 상기 이온주입 마스크는 점도가 높은 포토레지스트인 것을 특징으로 하는 반도체 소자의 제조 방법.The ion implantation mask is a method of manufacturing a semiconductor device, characterized in that the photoresist having a high viscosity.
KR1020050058456A 2005-06-30 2005-06-30 Method for fabricating cmos image sensor KR20070002786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058456A KR20070002786A (en) 2005-06-30 2005-06-30 Method for fabricating cmos image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058456A KR20070002786A (en) 2005-06-30 2005-06-30 Method for fabricating cmos image sensor

Publications (1)

Publication Number Publication Date
KR20070002786A true KR20070002786A (en) 2007-01-05

Family

ID=37869726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058456A KR20070002786A (en) 2005-06-30 2005-06-30 Method for fabricating cmos image sensor

Country Status (1)

Country Link
KR (1) KR20070002786A (en)

Similar Documents

Publication Publication Date Title
GB2334817A (en) Photodiodes for image sensors
US12021106B2 (en) Solid-state image sensor and electronic device
KR100558530B1 (en) CMOS Image Sensor And Method For Manufacturing The Same
KR100558529B1 (en) CMOS Image Sensor And Method For Manufacturing The Same
KR100741877B1 (en) CMOS Image Sensor and Method for Manufacturing the Same
KR20050018512A (en) CMOS image sensor and method for fabricating same
EP4123691A1 (en) Solid-state imaging element and electronic apparatus
JP2004241487A (en) Manufacturing method of solid-state imaging element
KR20070002786A (en) Method for fabricating cmos image sensor
KR20040058692A (en) CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof
KR20040058689A (en) Fabricating method of cmos image sensor
KR20010004105A (en) Image sensor and method for fabricating the same
KR100776126B1 (en) Method for fabricating semiconductor device
KR20060125177A (en) Cmos image sensor, and method for fabricating the same
CN100466303C (en) Photoelectric diode structure and method for making the same
KR100707080B1 (en) Cmos image sensor, and method for fabricating the same
KR20060122223A (en) Cmos image sensor, and method for fabricating the same
KR20060131007A (en) Cmos image sensor, and method for fabricating the same
KR20070000816A (en) Method for fabricating cmos image sensor
KR100797363B1 (en) Cmos image sensor, and method for fabricating the same
KR20070001535A (en) Method for fabricating cmos image sensor
KR20070071053A (en) Cmos image sensor, and method for fabricating the same
KR20000041453A (en) Image sensor having photodiode of large charge capacity and fabrication method thereof
KR100670510B1 (en) Method for fabricating cmos image sensor
KR20070001536A (en) Cmos image sensor, and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination