KR20070002665A - Flux capacitor of semiconductor devices - Google Patents

Flux capacitor of semiconductor devices Download PDF

Info

Publication number
KR20070002665A
KR20070002665A KR1020050058285A KR20050058285A KR20070002665A KR 20070002665 A KR20070002665 A KR 20070002665A KR 1020050058285 A KR1020050058285 A KR 1020050058285A KR 20050058285 A KR20050058285 A KR 20050058285A KR 20070002665 A KR20070002665 A KR 20070002665A
Authority
KR
South Korea
Prior art keywords
capacitor
flux
flux capacitor
semiconductor device
metal
Prior art date
Application number
KR1020050058285A
Other languages
Korean (ko)
Other versions
KR100695989B1 (en
Inventor
이성우
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050058285A priority Critical patent/KR100695989B1/en
Publication of KR20070002665A publication Critical patent/KR20070002665A/en
Application granted granted Critical
Publication of KR100695989B1 publication Critical patent/KR100695989B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A flux capacitor of a semiconductor device is provided to improve the integration degree and to enhance the capacitance by using a VPP(Vertical Parallel Plate). A flux capacitor of a semiconductor device is provided with a vertical parallel plate structure. A first port portion and a second port portion are provided with a planar structure of comb shape, so that the surface area of the flux capacitor is increased. The VPP structure is provided with at least two-layer of metal line and a via hole.

Description

반도체소자의 플럭스 캐패시터{Flux capacitor of semiconductor devices}Flux capacitor of semiconductor devices

도 1은 금속배선의 선폭에 따른 파라렐 와이퍼 플럭스 캐패시터 ( parallel wires Flux capacitor ) 의 측정 결과를 MIM 캐패시터와 비교한 그래프.1 is a graph comparing a measurement result of a parallel wires flux capacitor with a MIM capacitor according to a line width of a metal wiring.

도 2a 내지 도 2c 는 종래의 플럭스 캐패시터를 도시한 사시도.2A to 2C are perspective views showing a conventional flux capacitor.

도 3 은 플럭스 캐패시터의 동작원리를 도시한 개념도.3 is a conceptual diagram illustrating an operation principle of a flux capacitor.

도 4 및 도 5 는 본 발명의 실시예에 따른 플럭스 캐패시터를 도시한 평면도 및 단면도.4 and 5 are a plan view and a cross-sectional view showing a flux capacitor according to an embodiment of the present invention.

본 발명은 반도체소자의 플럭스 캐패시터에 관한 것으로, 높은 캐패시턴스 밀도 와 고주파 특성을 동시에 향상시키기 위한 기술에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flux capacitor of a semiconductor device, and more particularly to a technique for simultaneously improving high capacitance density and high frequency characteristics.

일반적으로, 캐패시터는 무선 주파수(RF) 블록뿐 만 아니라 샘플 앤드 홀드, 아날로그/디지털(A/D) 및 디지털/아날로그(D/A) 컨버터, 스위치형 캐패시터 및 연속시간 필터 등의 집적 회로의 필수 소자이다. In general, capacitors are essential for integrated circuits such as sample and hold, analog / digital (A / D) and digital / analog (D / A) converters, switched capacitors, and continuous-time filters, as well as radio frequency (RF) blocks. Element.

많은 이들의 응용에서, 캐패시터는 칩 면적의 많은 부분을 소비한다. 그래서, 캐패시터 면적 효율이 매우 중요하다. In many of these applications, capacitors consume a large portion of the chip area. Thus, capacitor area efficiency is very important.

아날로그 응용에서, 캐패시터에 대한 다른 소망의 특성은 인접하는 캐패시터의 근사한 매칭, 선형성, 작은 하부 플레이트(bottom-plate)와 기판 사이의 기생 캐패시터 및 절대값의 정확도(즉, 허용범위)이다. In analog applications, other desired properties for capacitors are the approximate matching, linearity of adjacent capacitors, and the accuracy (ie tolerance) of parasitic capacitors and absolute values between small bottom-plates and substrates.

RF 응용에서, 캐패시터는 관심있는 주파수에서 큰 품질 팩터(Q)가 필요하며, 또한 상당히 큰 자기 공진주파수가 필요하다. 그리고, 양호한 선형성과 큰 브레이크다운 전압은 양호한 RF 캐패시터에 대해 원하는 다른 2개의 특성이다.In RF applications, the capacitor requires a large quality factor Q at the frequency of interest, and also a fairly large self resonant frequency. And good linearity and large breakdown voltage are the other two characteristics desired for good RF capacitors.

도 1 은 금속배선의 선폭에 따른 파라렐 와이퍼 플럭스 캐패시터 ( parallel wires Flux capacitor ) 의 측정 결과를 MIM 캐패시터와 비교한 그래프로서, 파라렐 와이어 플럭스 캐패시터의 Q-값(value) 및 캐패시턴스 값을 MIM 캐패시터의 것과 비교한 것이다. FIG. 1 is a graph comparing a measurement result of a parallel wires flux capacitor with a MIM capacitor according to a wire width of a metal wire, and a Q-value and a capacitance value of a parallel wire flux capacitor are measured using a MIM capacitor. It is compared with that of.

도 1을 참조하면, 대략 4 GHz 이상에서는 플럭스 캐패시터 ( Flux capacitor ) 가 MIM 캐패시터보다 Q-값(value) 특성이 우수한 것을 확인 할 수 있습니다. Referring to FIG. 1, it can be seen that the flux capacitor has better Q-value characteristics than the MIM capacitor at approximately 4 GHz and above.

그리고, 금속배선 선폭 ( Metal line width ) 이 다른 파라렐 와이어 플럭스 캐패시터에서 금속배선 선폭이 좁을수록 기판과의 기생 캐패시터가 상대적으로 작기 때문에 Q-성능에서 이점을 얻을 수 있습니다.In addition, the narrower the line width of the Pararell wire flux capacitors with different metal line widths, the smaller the parasitic capacitors with the substrate, thus benefiting from Q-performance.

상기 그래프는 파라렐 와이어 타입 ( parallel wire type ) 의 플럭스 캐패시터에 관한 측정 결과로서, 본 발명을 위한 VPP 형태의 플럭스 캐패시터의 활용까지 확장 적용 가능하다. 참고로, 금속배선의 스페이스에 최소 디자인 룰을 적용하였기 때문에 수직 전기장에 의한 효과보다 수평 전기장의 효과가 더 비중이 크고, 수평 전기장만을 사용하는 VPP 타입의 플럭스 캐패시터까지 상기 결과를 적용할 수 있다. The graph is a measurement result of a parallel wire type flux capacitor, which can be extended to the use of a VPP type flux capacitor for the present invention. For reference, since the minimum design rule is applied to the space of the metal wiring, the effect of the horizontal electric field is greater than the effect of the vertical electric field, and the above results can be applied to the flux capacitor of the VPP type using only the horizontal electric field.

일반적으로, 캐패시터의 면적 효율을 향상시키기 위한 몇 가지 방법이 채택되어 왔다. In general, several methods have been adopted to improve the area efficiency of capacitors.

먼저, 캐패시터의 선형성과 품질 팩터(Q)가 중요하지 않은 응용 소자에서는, 접합 또는 게이트 산화막 캐패시터 등의 높은 캐패시턴스 밀도를 갖는 비선형 캐패시터가 장기간동안 사용되어 왔다. 그러나, 이들 캐패시터는 dc 바이어스를 필요로 하고 프로세스 및 온도에 크게 의존하는 단점이 있다. 또한, 데이터 컨버터 등과 같은 고정밀도 회로에서는 바이패스, 커플링 캐패시터 또는 RF 회로의 버랙터(varactor)로 제한되어 사용된다.First, in applications in which the linearity of the capacitor and the quality factor Q are not important, nonlinear capacitors having high capacitance densities such as junction or gate oxide capacitors have been used for a long time. However, these capacitors have the disadvantage of requiring dc bias and being highly dependent on process and temperature. In addition, in a high precision circuit such as a data converter, it is limited to a bypass of a bypass, coupling capacitor or RF circuit.

한편, 금속-금속 및 금속-폴리 캐패시터는 매우 양호한 선형성 및 품질 팩터(Q)를 갖는다. 그러나, 그들은 낮은 캐패시턴스 밀도라는 단점을 갖는다. 상기 낮은 캐패시턴스 밀도는 주로 도 2a에 도시된 수평 평행 플레이트 ( Horizontal Parallel Plate, HPP ) 구조체에서의 캐패시턴스를 결정하는 큰 금속-금속/금속-폴리 수직 간격으로부터 비롯된다.On the other hand, metal-metal and metal-poly capacitors have very good linearity and quality factor Q. However, they have the disadvantage of low capacitance density. The low capacitance density mainly comes from the large metal-metal / metal-poly vertical spacing that determines the capacitance in the Horizontal Parallel Plate (HPP) structure shown in FIG. 2A.

상기 큰 수직 간격은 다른 층의 디지털 금속라인 간의 과도한 크로스토크를 피하기 위해 횡 분리만큼 빨리 수축하지 않으므로, 평행 플레이트 캐패시터는 더 큰 부분 다이 면적을 소비한다. Since the large vertical spacing does not shrink as fast as lateral separation to avoid excessive crosstalk between the digital metal lines of the other layers, parallel plate capacitors consume a larger partial die area.

또한, 2개의 금속 또는 폴리층 사이의 절연체의 박층을 퇴적하는 것을 포함하는 추가의 프로세싱 단계가 어느 정도 수직 간격 문제를 완화할 수 있다하더라도, 많은 표준 실리콘 기반 기술에 이용될 수 없게 된다. 이러한 특정한 캐패시터 층이 이용된다 해도, 평행 플레이트 구조체는 반드시 가능한 최상의 캐패시턴스 밀도를 발생시키지 않는다. 상기 캐패시턴스 밀도는 횡 및 수직 전계 구성 요소를 활용하는 구조체에 의해 향상될 수 있다. In addition, although additional processing steps, including depositing a thin layer of insulator between two metal or poly layers, may alleviate the vertical spacing problem to some extent, it cannot be used in many standard silicon-based technologies. Although this particular capacitor layer is used, the parallel plate structure does not necessarily produce the best capacitance density possible. The capacitance density can be improved by a structure utilizing lateral and vertical electric field components.

상기 횡 및 수직 전계 구성 요소를 활용하는 구조체 중에서 잘 알려진 예로는 도 2b 도에 도시된 바와 같은 인터디지테이티드 ( interdigitated ) 평행 와이어 구조체가 있다. A well known example of a structure utilizing the transverse and vertical electric field components is an interdigitated parallel wire structure as shown in FIG. 2B.

최근, 단위면적당 보다 높은 캐패시턴스를 구하는 방법으로서, 몇 개의 새로운 구조체가 제안되었다. Recently, several new structures have been proposed as a method of obtaining higher capacitance per unit area.

이들 구조체는, 쿼지-프랙탈(quasi-fractal) 구조체, 비아를 이용하여 접속된 직물형 구조체(woven structure) 및 비아 상호접속이 없는 제2 직물형 구조체를 포함한다. These structures include quasi-fractal structures, woven structures connected using vias, and second woven structures without via interconnects.

새로운 구조체는 금속-금속/폴리 캐패시터를 둘 다 포함하는 HPP 구조체와 동일한 선형성을 나타낸다. 이때, 새로운 구조체 및 HPP 구조체의 다른 점은 오직 보다 높은 캐패시턴스 밀도이다. 기판에 대향하는 것과 같이 더 많은 필드 라인이 인접하는 금속 라인 상에서 끝나기 때문에, 이들 구조체들은 또한 더 낮은 하부 플레이트 캐패시턴스를 제공한다.The new structure exhibits the same linearity as the HPP structure including both metal-metal / poly capacitors. At this point, the only difference between the new structure and the HPP structure is the higher capacitance density. Since more field lines end on adjacent metal lines as opposed to the substrate, these structures also provide lower bottom plate capacitance.

이러한 이점에도 불구하고, 쿼지-프랙탈(quasi-fractal) 구조체와 직물형 구조체는 아날로그 회로의 신호 경로에서는 널리 이용되어 오지 않았다. Despite these advantages, quasi-fractal structures and fabric structures have not been widely used in the signal paths of analog circuits.

그 이유는 그들의 절대 캐패시터 값을 예측하는 것은 복잡하고 시간을 많이 소비하기 때문이다. The reason is that predicting their absolute capacitor values is complicated and time consuming.

또한, 쿼지-프랙탈형 구조체와 직물형 구조체가 인터디지테이티드 평행 와이어 구조체 등의 보다 더 규칙적인 구조체에 대해 항상 이점이 있다고 단정할 수 없다.In addition, it cannot be concluded that the quasi-fractal and woven structures are always advantageous for more regular structures, such as interdigitated parallel wire structures.

따라서, 상기 표준 HPP 구조체, 쿼지-프랙탈 구조체 및 직물형 구조체를 비교하여 높은 캐패시턴스 밀도와 우수한 매칭 특성을 나타내는 새로운 고효율의 캐패시터 구조체가 필요하다.Therefore, there is a need for a new high efficiency capacitor structure that compares the standard HPP structure, quasi-fractal structure, and woven structure to exhibit high capacitance density and good matching properties.

이를 위하여 형성한 것이 도 2c 에 도시된 수직 평형 플레이트 ( Vertical Parallel Plate, VPP ) 의 캐패시터 구조체이다. Formed for this purpose is a capacitor structure of a vertical parallel plate (VPP) shown in Figure 2c.

이때, 상기 VPP 구조체는 비아(13)로 상하부가 콘택된 다중 도전성 스트립(11)으로 형성된 다수의 수직 플레이트로 형성된 것이다. 상기 수직 플레이트의 각각은 서로 평행하며 인접하는 수직 플레이트로부터 소정의 횡거리에 위치한다.In this case, the VPP structure is formed of a plurality of vertical plates formed of multiple conductive strips 11 contacted with upper and lower portions by vias 13. Each of the vertical plates is parallel to each other and is located at a predetermined lateral distance from adjacent vertical plates.

여기서, 상기 도전성 스트립(11)은 금속 도전성 스트립 또는 다결정실리콘 스트립일 수 있다. 또한, 상기 비아(13)는 슬롯형 비아, 인터리브형 비아 또는 개별형 비아일 수 있다.The conductive strip 11 may be a metal conductive strip or a polysilicon strip. In addition, the vias 13 may be slotted vias, interleaved vias or discrete vias.

상기 VPP 구조체는 도전성 스트립(11)으로 형성된 수직 플레이트를 사용하여 횡 플럭스 사용을 최대화한 것으로, 상기 도전성 스트립(11)은 수직 플레이트의 횡면적을 최대화하는 비아(13)를 사용하여 접속된다. 비아(13) 상호접속은 수직 플레이트의 유효 횡면적을 증가시키고, 주어진 캐패시터 값에 대하여 높은 품질 팩터(Q)를 발생하면서, 교류 전류 경로의 도입에 의해 직렬 전기 저항을 낮춘다. 또한, 수직 플레이트(302)의 반대 방향으로 흐르는 전류에 의해 고유의 인덕턴스를 감소 시키고, VPP 구조체가 보다 높은 캐패시턴스 밀도를 얻음으로써 주어진 캐패시터 값에 대하여 더 작은 물리적 치수가 성취되어 평균 신호 경로가 짧아진다. 따라서, 보다 높은 자기 공진 주파수를 갖게 된다. The VPP structure maximizes the use of lateral flux using a vertical plate formed of conductive strips 11, wherein the conductive strips 11 are connected using vias 13 that maximize the lateral area of the vertical plate. The via 13 interconnect increases the effective lateral area of the vertical plate and lowers the series electrical resistance by the introduction of an alternating current path while generating a high quality factor Q for a given capacitor value. In addition, the inductance inherent is reduced by the current flowing in the opposite direction of the vertical plate 302, and the VPP structure achieves higher capacitance density, resulting in smaller physical dimensions for a given capacitor value resulting in a shorter average signal path. . Thus, it has a higher self resonant frequency.

상기한 바와 같이 종래기술에 따른 반도체소자의 플럭스 캐패시터는, MIM 캐패시터보다 작은 크기로 형성할 수 있는데 반하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 없는 문제점이 있다. As described above, the flux capacitor of the semiconductor device according to the related art can be formed to have a smaller size than the MIM capacitor, but there is a problem in that a capacitance sufficient for high integration of the semiconductor device cannot be secured.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 반도체소자의 플럭스 캐패시터를 제공하는데 그 목적이 있다. In order to solve the above problems of the prior art, an object of the present invention is to provide a flux capacitor of a semiconductor device to ensure a sufficient capacitance for high integration of the semiconductor device.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 플럭스 캐패시터는, In order to achieve the above object, the flux capacitor of the semiconductor device according to the present invention,

반도체소자의 플럭스 캐패시터에 있어서,In a flux capacitor of a semiconductor device,

수직 평형 플레이트 ( Vertical Parallel Plate, VPP ) 구조로 구비되되, 제1포트 부분과 제2포트 부분이 콤 ( comb ) 형태의 평면구조로 구비되어 표면적이 증가되는 것과,It is provided with a vertical parallel plate (VPP) structure, the first port portion and the second port portion is provided with a comb-shaped planar structure to increase the surface area,

상기 수직 평형 플레이트 구조는 적어도 2층 이상의 금속배선과 비아홀로 구비되는 것과,The vertical flat plate structure is provided with at least two layers of metal wiring and via holes,

상기 금속배선은 알루미늄이나 구리를 기반으로 구비되는 것을 특징으로 한 다.The metal wiring is characterized in that provided based on aluminum or copper.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3 은 반도체소자의 플럭스 캐패시터를 도시한 단면도로서, 금속배선 간으 전기장을 표시하여 소자의 기능을 간략화 한 것이다. 3 is a cross-sectional view showing a flux capacitor of a semiconductor device, which simplifies the function of the device by displaying an electric field between metal wirings.

도 3을 참조하면, 수평 및 수직 방향으로 배열된 금속 배선에서 서로 다른 전극을 가지도록 배치하면, 그림에서와 같이 배선간의 전기장이 형성된다.Referring to FIG. 3, when the metal wires arranged in the horizontal and vertical directions have different electrodes, electric fields between the wires are formed as shown in the figure.

결국, 플러그 캐패시터는 금속배선층 사이의 IMD 물질을 유전체로 사용하는 소자로서, 공정 기술이 발전하면서 배선층의 증가와 배선 선폭의 감소로 구현 가능한 캐패시턴스 값을 증가하게 되고, 면적 효율도 높일 수 있도록 한다. As a result, the plug capacitor is a device using an IMD material between the metallization layers as a dielectric material, and as the process technology advances, the capacitance value that can be realized by the increase of the wiring layer and the reduction of the wire width is increased, and the area efficiency can be increased.

표 1 은 1 pF 근처의 비슷한 캐패시턴스 값을 가진 도 2a 내지 도 2c 의 3가지 타입의 캐패시턴스 밀도, 면적, 자기 공진주파수 ( self resonant frequency ), 그리고 1GHz에서 측정된 충실도 ( Q-factor )를 비교한 것이다. Table 1 compares the three types of capacitance densities, areas, self resonant frequencies, and fidelity (Q-factor) measured at 1 GHz with similar capacitance values around 1 pF. will be.

비교 테이블로부터 VPP 구조를 가진 플럭스 캐패시터가 소자 면적, 캐패시턴스 밀도 및 고주파 특성을 비교할 때 가장 우수한 특성을 나타냄을 알 수 있다. It can be seen from the comparison table that the flux capacitor having the VPP structure shows the best characteristics when comparing the device area, capacitance density and high frequency characteristics.

도 4 및 도 5 은 본 발명의 실시예에 따른 반도체소자의 플럭스 캐패시터를 도시한 것이다. 4 and 5 illustrate a flux capacitor of a semiconductor device according to an embodiment of the present invention.

상기 도 4 는 상기 표 1 의 특성을 근거로 만들어진 금속 배선 기반 플럭스 캐패시터의 평면도이고, 상기 도 5 는 상기 도 5 의 ⓧ-ⓧ 절단면을 따라 도시한 단면도이다. 4 is a plan view of a metal wiring based flux capacitor based on the characteristics of Table 1, and FIG. 5 is a cross-sectional view taken along the line VIII-VIII of FIG.

도 4 및 도 5 를 참조하면, 플럭스 캐패시터는 금속배선의 비아홀을 통해서 적층하여 수평방향으로 전기장만을 이용하여 VPP 구조를 적용하였다. 4 and 5, the flux capacitor is laminated through the via hole of the metal wiring to apply the VPP structure using only the electric field in the horizontal direction.

상기 플럭스 캐패시터는 도 2a 내지 도 2c 에 도시된 플럭스 캐패시터의 소자 성능 및 충실도를 향상시키기 위하여 고정기술에 허용하는 최소 선폭을 사용하여 제1포트와 제2포트가 콤 ( comb ) 형태의 평면구조로 서로 엇갈리도록 형성된 4층의 금속배선이 적층된 것이다.The flux capacitor is a comb-shaped planar structure of the first port and the second port using a minimum line width allowed for fixing technology to improve the device performance and fidelity of the flux capacitor shown in FIGS. 2A to 2C. Four layers of metal wiring formed to cross each other are stacked.

즉, 수평방향으로 발생되는 전기장을 증가시키기 위하여 측면 단면적을 증가시키고 금속배선의 저항을 감소시키기 위하여 가능한 많은 비아홀을 연결하여 형성한 것이다.That is, it is formed by connecting as many via holes as possible to increase the cross-sectional area and to reduce the resistance of the metal wiring to increase the electric field generated in the horizontal direction.

이때, 상기 플럭스 캐패시터의 파라메터인 폭 W 와 간격 S 는 공정기술이 허용하는 최소 사이즈로 형성된 것이다. At this time, the width W and the spacing S of the flux capacitor are formed to the minimum size allowed by the process technology.

상기 수직 평형 플레이트 ( VPP ) 구조는 적어도 2층 이상의 금속배선과 비아홀로 구비되며, 상기 금속배선은 알루미늄이나 구리를 기반으로 구비된 것이다. The vertical flat plate (VPP) structure includes at least two layers of metal wires and via holes, and the metal wires are provided on the basis of aluminum or copper.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 플럭스 캐패시터는, VPP 구조를 갖는 콤 ( comb ) 형태의 평면구조로 플러그 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 제공할 수 있도록 하는 효과를 제공한다. As described above, the flux capacitor of the semiconductor device according to the present invention has an effect of providing a plug capacitor with a comb-shaped planar structure having a VPP structure to provide sufficient capacitance for high integration of the semiconductor device. to provide.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으 로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as being in scope.

Claims (3)

반도체소자의 플럭스 캐패시터에 있어서,In a flux capacitor of a semiconductor device, 수직 평형 플레이트 ( Vertical Parallel Plate, VPP ) 구조로 구비되되, 제1포트 부분과 제2포트 부분이 콤 ( comb ) 형태의 평면구조로 구비되어 표면적이 증가되는 것을 특징으로 하는 반도체소자의 플럭스 캐패시터.A vertical parallel plate (VPP) structure, the first port portion and the second port portion of the semiconductor device flux capacitor, characterized in that the surface area is increased by the comb (comb) planar structure is increased. 제 1 항에 있어서, The method of claim 1, 상기 수직 평형 플레이트 구조는 적어도 2층 이상의 금속배선과 비아홀로 구비되는 것을 특징으로 하는 반도체소자의 플럭스 캐패시터.The vertical flat plate structure is a flux capacitor of a semiconductor device, characterized in that provided with at least two layers of metal wiring and via holes. 제 1 항에 있어서,The method of claim 1, 상기 금속배선은 알루미늄이나 구리를 기반으로 구비되는 것을 특징으로 하는 반도체소자의 플럭스 캐패시터.The metal wiring is a flux capacitor of the semiconductor device, characterized in that provided on the basis of aluminum or copper.
KR1020050058285A 2005-06-30 2005-06-30 Flux capacitor of semiconductor devices KR100695989B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058285A KR100695989B1 (en) 2005-06-30 2005-06-30 Flux capacitor of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058285A KR100695989B1 (en) 2005-06-30 2005-06-30 Flux capacitor of semiconductor devices

Publications (2)

Publication Number Publication Date
KR20070002665A true KR20070002665A (en) 2007-01-05
KR100695989B1 KR100695989B1 (en) 2007-03-15

Family

ID=37869627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058285A KR100695989B1 (en) 2005-06-30 2005-06-30 Flux capacitor of semiconductor devices

Country Status (1)

Country Link
KR (1) KR100695989B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100104448A (en) * 2009-03-18 2010-09-29 삼성전자주식회사 Capacitor structure and method of manufacturing the capacitor structure
US8258600B2 (en) 2007-10-03 2012-09-04 Fujitsu Semiconductor Limited Capacitor element and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190017558A (en) 2017-08-11 2019-02-20 삼성전자주식회사 Capacitor structure and semiconductor device having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258600B2 (en) 2007-10-03 2012-09-04 Fujitsu Semiconductor Limited Capacitor element and semiconductor device
KR20100104448A (en) * 2009-03-18 2010-09-29 삼성전자주식회사 Capacitor structure and method of manufacturing the capacitor structure

Also Published As

Publication number Publication date
KR100695989B1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
KR100864122B1 (en) Highly efficient capacitor structures
US6737698B1 (en) Shielded capacitor structure
KR100310794B1 (en) Inductor for high frequency circuits
US6664863B1 (en) LC oscillator
KR100344373B1 (en) Semiconductor device
EP3493284B1 (en) Shielded mom capacitor
US8258600B2 (en) Capacitor element and semiconductor device
KR20020025975A (en) Multilayer pillar array capacitor structure for deep sub-micron cmos
WO2014193502A1 (en) Vector inductor having multiple mutually coupled metalization layers providing high quality factor
KR20020025889A (en) Multilayered capacitor structure with alternately connected concentric lines for deep submicron cmos
WO2010059334A1 (en) Integrated capacitor with interlinked lateral fins
US20050161725A1 (en) Semiconductor component comprising an integrated latticed capacitance structure
WO2010059338A1 (en) Integrated capacitor with array of crosses
KR100695989B1 (en) Flux capacitor of semiconductor devices
US7786603B2 (en) Electronic assembly having graded wire bonding
US7061746B2 (en) Semiconductor component with integrated capacitance structure having a plurality of metallization planes
KR20010049422A (en) High Frequency Module
Jatlaoui et al. New ultra low ESR Mosaïc PICS capacitors for power conversion
KR19990070958A (en) Inductive Devices for Semiconductor Integrated Circuits
US10573711B2 (en) Semiconductor device resistor including vias and multiple metal layers
US6906610B1 (en) Inductor element
CN111900251B (en) MOM capacitor and semiconductor device
KR101903861B1 (en) MIS capacitor
KR100415547B1 (en) High-Q poly-to-poly capacitor structure for RF ICs
JP2010093288A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 14