KR20060131153A - Electroplating apparatus of semiconductor device - Google Patents

Electroplating apparatus of semiconductor device Download PDF

Info

Publication number
KR20060131153A
KR20060131153A KR1020050051383A KR20050051383A KR20060131153A KR 20060131153 A KR20060131153 A KR 20060131153A KR 1020050051383 A KR1020050051383 A KR 1020050051383A KR 20050051383 A KR20050051383 A KR 20050051383A KR 20060131153 A KR20060131153 A KR 20060131153A
Authority
KR
South Korea
Prior art keywords
chamber
anode
wafer
semiconductor device
electroplating apparatus
Prior art date
Application number
KR1020050051383A
Other languages
Korean (ko)
Inventor
이민형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050051383A priority Critical patent/KR20060131153A/en
Publication of KR20060131153A publication Critical patent/KR20060131153A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10—Electrodes, e.g. composition, counter electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

An electroplating apparatus of a semiconductor device is provided to suppress the generation of oxygen gas from an anode by installing a palladium net within a chamber. A chamber(100) includes a wafer chuck(105) and an anode. A wafer is loaded on the wafer chuck. The anode is installed in a direction opposite to the wafer. A first metallic net(150) has a standard reductive potential value lower than the anode. The first metallic net is installed between the wafer and the anode within the chamber. An electrolytic tank(200) is connected with the chamber in order to supply an electrolyte to the inside of the chamber. A bottle(300) is connected with the electrolytic tank in order to supply plating ions to the inside of the chamber. A second metallic net is installed in the inside of the bottle.

Description

반도체 소자의 전기도금장치{ELECTROPLATING APPARATUS OF SEMICONDUCTOR DEVICE}ELECTROPLATING APPARATUS OF SEMICONDUCTOR DEVICE

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기도금장치를 도시한 도면.1 is a view showing an electroplating apparatus of a semiconductor device according to a preferred embodiment of the present invention.

도 2는 도 1의 팔라디윰 그물막(150)을 도시한 평면도.2 is a plan view of the palladium net membrane 150 of FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 챔버100: chamber

105 : 웨이퍼 척105: Wafer Chuck

110 : 웨이퍼110: wafer

120 : 애노드120: anode

150 : 제1 금속그물막(또는, 팔라디윰 그물막)150: first metal net film (or palladium net film)

200 : 전해질탱크200: electrolyte tank

300 : 보틀300: Bottle

310 : 제2 금속그물막(또는, 구리 그물막)310: second metal net film (or copper net film)

본 발명은 반도체 소자의 전기도금장치에 관한 것으로, 특히 웨이퍼 상에 구리(Cu)를 도금하기 위한 반도체 소자의 전기도금장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electroplating devices for semiconductor devices, and more particularly to electroplating devices for semiconductor devices for plating copper (Cu) on wafers.

반도체 소자의 제조공정은 반도체 소자의 집적화를 위하여 각 단위 공정에서의 개선노력 즉, 수평적 및 수직적인 미세 소자를 동일 면적 내에 집적하기 위한 노력이 진행되고 있다. 이와 병행하여, 소자의 동작속도가 주요 관건이 되는 로직(logic) 제품의 경우에는 낮은 저항이 요구되는 컨택(contact) 및 비아(via) 배선을 형성하기 위한 꾸준한 개선이 이루어지고 있다.In the semiconductor device fabrication process, efforts have been made to improve the integration of semiconductor devices in the unit area, that is, to integrate horizontal and vertical micro devices in the same area. In parallel, logic products, where the speed of operation of the device is a key issue, are being steadily improved to form contact and via wiring that require low resistance.

이러한 금속배선공정은 반도체 소자의 고집적화에 따라 소자의성능과 신뢰성을 결정하는데 점점 그 역할이 중요해지고 있다. 소자의 집적도가 증가함에 따라 배선공정에서 발생하는 문제점으로는 배선저항의 증가에 따른 신호지연 시간의 증가와 전류밀도 증가에 의한 일렉트로마이그레이션(electromigration) 등을 들 수 있다.Such a metallization process is increasingly important in determining the performance and reliability of the device as the semiconductor device is highly integrated. As the integration of devices increases, problems in the wiring process include an increase in signal delay time due to an increase in wiring resistance and an electromigration by an increase in current density.

최근까지는 비교적 낮은 비저항(3∼4㎛/㎝)을 가지면서 가공공정이 용이한 알루미늄(Al)이 배선재료로 널리 사용되어 왔으나, 선폭의 감소 및 배선길이의 증가에 따라 언급한 배선 저항 및 일렉트로마이그레이션 등의 문제로 그 한계에 다다르고 있어 새로운 배선재료가 요구되고 있다.Until recently, aluminum (Al), which has a relatively low specific resistance (3 to 4 µm / cm) and is easily used as a wiring material, has been mentioned as the wire width and the length of the wire have been increased due to the reduction of the wire width and the length of the wire. Due to problems such as migration, the limit has been reached, and new wiring materials are required.

여러 금속 중에서도 구리(Cu)는 비저항이 1.67㎛/㎝로 낮고 일렉트로마이그 레이션 저항성도 우수하여 금속박막의 단면적이 감소하여도 소자의 동작속도 및 신뢰성을 유지할 수 있어 초고속 집적회로의 배선재료로써 가장 유망하다.Among other metals, copper (Cu) has a low specific resistance of 1.67㎛ / ㎝ and excellent electromigration resistance, so that the operation speed and reliability of the device can be maintained even when the cross-sectional area of the metal thin film is reduced. Promising

구리를 배선재료로 사용하기 위해서는 막질 뿐만 아니라, 고단차의 콘택을 매립할 수 있는 공정의 개발이 필수적이다. 구리를 도금하는 방법으로는 물리기상증착(PVD), 화학기상증착(CVD), 무전해도금(electroless), 전기도금(electroplating) 등의 여러 가지 방법이 있으나, 상기한 막질 및 콘택홀 매립의 관점에서 물리기상증착(PVD) 방법으로 구리 시드(seed)를 형성한 후 전기도금방법으로 구리를 콘택홀에 매립하는 방법이 가장 널리 연구되고 있다.In order to use copper as a wiring material, it is necessary to develop a process capable of filling not only a film but also a high level contact. There are various methods for plating copper, such as physical vapor deposition (PVD), chemical vapor deposition (CVD), electroless plating, electroplating, and the like. Forming copper seeds by physical vapor deposition (PVD) in the method of embedding copper in the contact hole by the electroplating method is the most widely studied.

이와 같이 전기도금 방법으로 구리를 도금하는 경우에는 애노드(anode)로 구리 또는 플라티늄(Pt)을 사용한다. 먼저, 구리를 애노드로 사용하는 경우에는 도금중에 전해질내 구리이온의 농도가 일정하게 유지된다는 장점이 있는 반면에 도금이 진행되는 과정에서 구리 금속이 녹아 애노드의 모양(shape)이 바뀌면서 구리 도금막의 균일성(uniformity)이 저하되는 문제점이 있다. 이에 따라, 구리 도금막의 균일성을 개선시키기 위해 종래에는 플라티늄을 애노드로 사용하였다. 그러나, 플라티늄을 애노드로 사용하는 경우에는 전기도금시 애노드 표면에서 산소 기체가 발생하여 구리 도금막 내에 버블 트랩(bubble trap)이 발생되는 큰 단점이 있다. When copper is plated by the electroplating method as described above, copper or platinum (Pt) is used as an anode. First, when copper is used as an anode, the concentration of copper ions in the electrolyte is kept constant during plating, while copper metal is melted during plating to change the shape of the anode, thereby uniformizing the copper plating film. There is a problem that the uniformity is degraded. Accordingly, in order to improve the uniformity of the copper plating film, conventionally, platinum was used as the anode. However, when platinum is used as an anode, oxygen gas is generated on the surface of the anode during electroplating, thereby causing a bubble trap in the copper plating layer.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 전기도금 방법으로 웨이퍼 상에 구리를 도금할 시에 구리 도금막의 균일성을 개선시키면서 구리 도금막 내에 버블 트랩이 발생되는 현상을 억제할 수 있는 전기도금장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been proposed to solve the problems of the prior art, a phenomenon in which bubble traps are generated in the copper plated film while improving the uniformity of the copper plated film when plating copper on the wafer by the electroplating method. The purpose is to provide an electroplating apparatus that can suppress the.

상기에서 설명한 목적을 달성하기 위한 일측면에 따른 본 발명은, 일측부에 웨이퍼가 안착되는 웨이퍼 척이 설치되고, 상기 웨이퍼와 대향하는 방향에 애노드가 설치된 챔버와, 상기 애노드보다 낮은 표준환원포텐셜 값을 갖고 상기 챔버 내의 상기 웨이퍼와 상기 애노드 사이에 설치된 제1 금속그물막과, 상기 챔버와 연결되어 상기 챔버 내부로 전해질을 공급하는 전해질탱크와, 상기 전해질탱크와 연결되어, 상기 전해질의 순환을 통해 상기 챔버 내부로 도금 이온을 공급하도록 제2 금속그물막이 내부에 설치된 보틀을 포함하는 반도체 소자의 전기도금장치를 제공한다.In accordance with one aspect of the present invention, a wafer chuck on which a wafer is mounted is provided at one side, and an anode is disposed in a direction facing the wafer, and a standard reduction potential value lower than that of the anode is provided. A first metal net film disposed between the wafer and the anode in the chamber, an electrolyte tank connected to the chamber to supply an electrolyte into the chamber, and connected to the electrolyte tank, wherein the electrolyte is circulated through the electrolyte. Provided is an electroplating apparatus for a semiconductor device including a bottle provided with a second metal net film therein to supply plating ions into a chamber.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

실시예Example

도 1은 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기도금장치를 도시한 도면이다. 1 is a view showing an electroplating apparatus of a semiconductor device according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기도 금장치는, 일측부에 웨이퍼(110)가 안착되는 웨이퍼 척(105)이 설치되고, 웨이퍼(110)와 대향하는 방향에 애노드(120)가 설치된 챔버(100)와, 애노드(120)보다 낮은 표준환원포텐셜 값을 갖고, 챔버(100) 내의 웨이퍼(110)와 애노드(120) 사이에 설치된 제1 금속그물막(150)과, 챔버(100)와 연결되어 챔버(100) 내부로 전해질(electrolyte)을 공급하는 전해질탱크(200)와, 전해질탱크(200)와 연결되어, 전해질의 순환을 통해 챔버(100) 내부로 도금용 이온인 도금 이온을 공급하도록 제2 금속그물막(310)이 내부에 설치된 보틀(bottle, 300)을 포함한다.Referring to FIG. 1, in the electroplating apparatus of a semiconductor device according to an exemplary embodiment of the present invention, a wafer chuck 105 on which a wafer 110 is seated is provided at one side thereof, and faces the wafer 110. A chamber 100 having an anode 120 disposed thereon, and a first metal net film 150 having a standard reduction potential value lower than that of the anode 120 and disposed between the wafer 110 and the anode 120 in the chamber 100. And an electrolyte tank 200 connected to the chamber 100 to supply an electrolyte to the inside of the chamber 100, and connected to the electrolyte tank 200 and plated into the chamber 100 through circulation of the electrolyte. The second metal net film 310 includes a bottle 300 provided therein to supply plating ions which are ions.

또한, 본 발명의 바람직한 실시예에 따른 반도체 소자의 전기도금장치는 챔버(100)와 전해질탱크(200) 간 또는 전해질탱크(200)와 보틀(300) 간에 순환되는 전해질의 유속(flow rate)을 제어하는 순환펌프(미도시)를 더 포함할 수 있다.In addition, the electroplating apparatus of the semiconductor device according to a preferred embodiment of the present invention is a flow rate (flow rate) of the electrolyte circulated between the chamber 100 and the electrolyte tank 200 or between the electrolyte tank 200 and the bottle 300 It may further include a circulation pump for controlling.

여기서, 애노드(120)는 플라티늄으로 이루어지고 제1 금속그물막(150)은 팔라디윰으로 이루어지며, 제2 금속그물막(310)은 구리로 이루어지는 것이 바람직하다. 이때, 팔라디윰의 표준환원포텐셜 값은 0.83V(SHE)로, 플라티늄의 표준환원포텐셜 값(1.229V(SHE))보다는 낮고 구리의 표준환원포텐셜 값(0.3402V(SHE))보다는 높다.Here, the anode 120 is made of platinum, the first metal net film 150 is made of palladium, and the second metal net film 310 is preferably made of copper. At this time, the standard reduction potential value of palladium is 0.83V (SHE), lower than the standard reduction potential value of platinum (1.229V (SHE)) and higher than the standard reduction potential value (0.3402V (SHE)) of copper.

또한, 웨이퍼 척(105)에는 전기가 공급될 수 있는데, 이를 통해 웨이퍼(110)와 애노드(120) 간에 전기장을 발생시켜 전기도금을 진행할 수 있다. In addition, the wafer chuck 105 may be supplied with electricity, thereby generating an electric field between the wafer 110 and the anode 120 to perform electroplating.

이하에서는, 도 1에 도시된 전기도금장치를 통해 웨이퍼 상에 구리 도금막을 형성하는 방법에 대해 설명하기로 한다.Hereinafter, a method of forming a copper plating film on a wafer through the electroplating apparatus shown in FIG. 1 will be described.

먼저, 웨이퍼(110)와 애노드(120) 간에 전기장이 발생되면, 애노드(120)보다 표준환원포텐셜 값이 낮은 팔라디윰이 먼저 반응하므로 팔라디윰이 산화되어 팔라디윰 이온이 발생된다. 여기서 발생된 팔라디윰 이온은 전해질과 함께 순환되므로, 전해질탱크(200)를 거쳐 구리 그물막(310)이 설치된 보틀(300)을 통과하는데, 팔라디윰보다 표준환원포텐셜 값이 낮은 구리가 구리 이온으로 산화되고 상대적으로 환원포텐셜 값이 높은 팔라디윰 이온은 팔라디윰 금속으로 환원된다. 이때, 전해질은 1 liter/minute 내지 30 liter/minute 의 유속으로 순환한다. First, when an electric field is generated between the wafer 110 and the anode 120, since the palladium having a lower standard reduction potential value reacts first than the anode 120, the palladium is oxidized to generate palladium ions. Since the generated palladium ions are circulated with the electrolyte, they pass through the bottle 300 in which the copper mesh layer 310 is installed through the electrolyte tank 200, and copper having a lower standard reduction potential than the palladium is oxidized to copper ions. And palladium ions having a relatively high reduction potential are reduced to palladium metal. At this time, the electrolyte circulates at a flow rate of 1 liter / minute to 30 liter / minute.

이후, 구리 이온은 순화되는 전해질을 따라 챔버로 전달되어 챔버 내의 웨이퍼 상에 구리 도금막을 형성시키면서 챔버 내의 구리 이온농도를 일정하게 유지시킨다. 따라서, 구리 도금막의 균일성을 개선시킬 수 있다. Thereafter, copper ions are transferred to the chamber along with the purified electrolyte to form a copper plated film on the wafer in the chamber while maintaining a constant copper ion concentration in the chamber. Therefore, the uniformity of a copper plating film can be improved.

또한, 본 발명의 바람직한 실시예에 따르면, 앞서 언급한 종래 기술에서와 같이 플라티늄 애노드 대신 팔라디윰 그물막이 먼저 반응하여 플라티늄 애노드에서 산소기체가 발생하는 것을 방지할 수 있다. 이는 결국, 후속으로 웨이퍼에 도금될 구리 도금막 내에 버블 트랩이 발생하는 현상을 억제할 수 있게한다.In addition, according to a preferred embodiment of the present invention, it is possible to prevent the generation of oxygen gas in the platinum anode by first reacting the palladium net membrane instead of the platinum anode as in the prior art mentioned above. This, in turn, makes it possible to suppress a phenomenon in which bubble traps occur in the copper plating film to be subsequently plated on the wafer.

도 2는 도 1에 도시된 팔라디윰 그물막(150)을 도시한 평면도이다. FIG. 2 is a plan view illustrating the palladium net membrane 150 shown in FIG. 1.

도 2를 참조하면, 팔라디윰 그물막(150)은 1 내지 10㎜의 두께를 갖고, 1 내지 10㎜의 막간 간격을 갖는다.Referring to FIG. 2, the palladium net membrane 150 has a thickness of 1 to 10 mm and an interlayer spacing of 1 to 10 mm.

또한, 도 1에 있어서, 구리 그물막(310)은 1 내지 10㎜의 두께를 갖고, 1 내지 10㎜의 막간 간격을 갖는다.In addition, in FIG. 1, the copper mesh film 310 has a thickness of 1-10 mm, and has an interlayer space | interval of 1-10 mm.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여 야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 플라티늄 애노드와 웨이퍼가 설치된 챔버 내에 플라티늄 애노드보다 낮은 표준환원포텐셜 값을 갖는 팔라디윰 그물막을 설치하여 전기도금을 실시함에 따라 애노드에서 산소기체가 발생하는 것을 억제할 수 있다. 따라서, 웨이퍼 상에 도금되는 구리 도금막 내의 버블 트랩 현상을 방지할 수 있다.As described above, according to the present invention, in the chamber in which the platinum anode and the wafer are installed, a palladium netting film having a standard reduction potential value lower than that of the platinum anode is installed to suppress the generation of oxygen gas at the anode. can do. Therefore, the bubble trap phenomenon in the copper plating film plated on a wafer can be prevented.

또한, 본 발명에 의하면, 전해질이 채워진 전해질 탱크 외부에 구리 그물막이 내부에 설치된 보틀을 설치하여 챔버 내부의 구리 이온 농도를 일정하게 유지함에 따라 전해질 교환 주기가 길어지므로 구리 도금 단가를 감소시킬 수 있다.In addition, according to the present invention, by installing a bottle provided with a copper mesh inside the electrolyte tank filled with the electrolyte inside to maintain a constant copper ion concentration inside the chamber, the electrolyte exchange cycle is longer, thereby reducing the copper plating cost. .

Claims (11)

일측부에 웨이퍼가 안착되는 웨이퍼 척이 설치되고, 상기 웨이퍼와 대향하는 방향에 애노드가 설치된 챔버;A chamber in which a wafer chuck on which a wafer is seated is installed, and an anode is installed in a direction facing the wafer; 상기 애노드보다 낮은 표준환원포텐셜 값을 갖고 상기 챔버 내의 상기 웨이퍼와 상기 애노드 사이에 설치된 제1 금속그물막;A first metal net film having a standard reduction potential value lower than that of the anode and disposed between the wafer and the anode in the chamber; 상기 챔버와 연결되어 상기 챔버 내부로 전해질을 공급하는 전해질탱크; 및An electrolyte tank connected to the chamber to supply an electrolyte into the chamber; And 상기 전해질탱크와 연결되어, 상기 전해질의 순환을 통해 상기 챔버 내부로 도금 이온을 공급하도록 제2 금속그물막이 내부에 설치된 보틀A bottle connected to the electrolyte tank and having a second metal net film installed therein to supply plating ions into the chamber through circulation of the electrolyte. 을 포함하는 반도체 소자의 전기도금장치.Electroplating apparatus of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 챔버와 상기 전해질 탱크 간 또는 상기 전해질 탱크와 상기 보틀 간에 순환되는 상기 전해질의 유속을 제어하는 순환펌프를 더 포함하는 반도체 소자의 전기도금장치.And a circulation pump for controlling a flow rate of the electrolyte circulated between the chamber and the electrolyte tank or between the electrolyte tank and the bottle. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 애노드는 플라티늄으로 형성하는 반도체 소자의 전기도금장치.The anode is an electroplating apparatus of a semiconductor device formed of platinum. 제 1 항에 있어서, The method of claim 1, 상기 제1 금속그물막은 팔리디윰으로 형성하는 반도체 소자의 전기도금장치.The first metal net film is a plating device of the semiconductor element to be formed of a palladium. 제 1 항에 있어서,The method of claim 1, 상기 제2 금속그물막은 구리로 형성하는 반도체 소자의 전기도금장치.And the second metal net film is formed of copper. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 웨이퍼 척에는 상기 웨이퍼와 상기 애노드 간에 전기장이 발생될 수 있도록 전기가 공급되는 반도체 소자의 전기도금장치.Electroplating apparatus of the semiconductor element is supplied to the wafer chuck so that an electric field can be generated between the wafer and the anode. 제 1 항 또는 제 4 항에 있어서, The method according to claim 1 or 4, 상기 제1 금속그물막은 1 내지 10㎜의 두께를 갖는 반도체 소자의 전기도금장치.The first metal net film is an electroplating apparatus of a semiconductor device having a thickness of 1 to 10mm. 제 1 항 또는 제 4 항에 있어서, The method according to claim 1 or 4, 상기 제1 금속그물막은 1 내지 10㎜의 막간 간격을 갖는 반도체 소자의 전기도금장치.The first metal net film is an electroplating apparatus of a semiconductor device having an interlayer spacing of 1 to 10mm. 제 1 항 또는 제 5 항에 있어서, The method according to claim 1 or 5, 상기 제2 금속그물막은 1 내지 10㎜의 두께를 갖는 반도체 소자의 전기도금장치.The second metal net film is an electroplating apparatus of a semiconductor device having a thickness of 1 to 10mm. 제 1 항 또는 제 5 항에 있어서, The method according to claim 1 or 5, 상기 제2 금속그물막은 1 내지 10㎜의 막간 간격을 갖는 반도체 소자의 전기도금장치.The second metal net film is an electroplating apparatus of a semiconductor device having an interlayer spacing of 1 to 10mm. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 전해질은 1 liter/minute 내지 30 liter/minute 의 유속으로 순환하는 반도체 소자의 전기도금장치.The electrolyte is electroplating apparatus for a semiconductor device circulating at a flow rate of 1 liter / minute to 30 liter / minute.
KR1020050051383A 2005-06-15 2005-06-15 Electroplating apparatus of semiconductor device KR20060131153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050051383A KR20060131153A (en) 2005-06-15 2005-06-15 Electroplating apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050051383A KR20060131153A (en) 2005-06-15 2005-06-15 Electroplating apparatus of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060131153A true KR20060131153A (en) 2006-12-20

Family

ID=37811266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051383A KR20060131153A (en) 2005-06-15 2005-06-15 Electroplating apparatus of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060131153A (en)

Similar Documents

Publication Publication Date Title
US7189146B2 (en) Method for reduction of defects in wet processed layers
US7190079B2 (en) Selective capping of copper wiring
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
US6132586A (en) Method and apparatus for non-contact metal plating of semiconductor wafers using a bipolar electrode assembly
US6303014B1 (en) Electrodeposition of metals in small recesses using modulated electric fields
KR102348574B1 (en) Alkaline Pretreatment for Electroplating
Paunovic Electroless deposition of copper
KR100791393B1 (en) Method of application of electrical biasing to enhance metal deposition
JP2005539369A (en) Electroless deposition equipment
CN102286760A (en) A method for electrochemical filling of large, high aspect ratio recessed features with a metal, a water solution plating tank solution, a plating apparatus and a plating system
US8377824B1 (en) Methods and apparatus for depositing copper on tungsten
KR20100061464A (en) Electroplating aqueous solution and method of making and using same
US20060199381A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ecd copper film
WO2005031812A2 (en) Improved copper bath for electroplating fine circuitry on semiconductor chips
US8268155B1 (en) Copper electroplating solutions with halides
EP1126512A2 (en) Wafer plating method and apparatus
US8277619B2 (en) Apparatus for electrochemical plating semiconductor wafers
US20140034370A1 (en) Metallization mixtures and electronic devices
US20080083624A1 (en) Electrolysis Plating System
JP2003129283A (en) Plating device and process for manufacturing semiconductor device using the same
KR20060131153A (en) Electroplating apparatus of semiconductor device
JP2009249653A (en) Electroplating method
JP2004172437A (en) Method and apparatus for chemical treatment, and manufacturing method of semiconductor device using the same
JP2006225715A (en) Plating apparatus and plating method
TW520407B (en) Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination