KR20060126053A - 액정표시장치 및 이의 구동방법 - Google Patents

액정표시장치 및 이의 구동방법 Download PDF

Info

Publication number
KR20060126053A
KR20060126053A KR1020050047649A KR20050047649A KR20060126053A KR 20060126053 A KR20060126053 A KR 20060126053A KR 1020050047649 A KR1020050047649 A KR 1020050047649A KR 20050047649 A KR20050047649 A KR 20050047649A KR 20060126053 A KR20060126053 A KR 20060126053A
Authority
KR
South Korea
Prior art keywords
gate
line
tcp
voltage
lines
Prior art date
Application number
KR1020050047649A
Other languages
English (en)
Other versions
KR101137884B1 (ko
Inventor
이진상
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050047649A priority Critical patent/KR101137884B1/ko
Publication of KR20060126053A publication Critical patent/KR20060126053A/ko
Application granted granted Critical
Publication of KR101137884B1 publication Critical patent/KR101137884B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 LOG형 신호전송라인의 수를 감소시켜 화상의 품질을 높일 수 있는 액정표시장치 및 이의 구동방법에 관한 것으로, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들; 및, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아 상기 게이트 드라이브 IC를 구동하기 위한 구동전원을 발생하는 구동전원 발생부를 포함하는 것이다.
액정표시장치, 라인 온 글래스(LOG; Line On Glass), 공통전압, 구동전원

Description

액정표시장치 및 이의 구동방법{A liquid crystal display device and a method for driving the same}
도 1은 종래의 게이트 PCB가 제거된 LOG형 액정표시장치의 구성도
도 2는 본 발명의 실시예에 따른 액정표시장치의 구성도
도 3은 도 2의 구동전원 발생부에 대한 상세 구성도.
도 4는 도 3은 도 2의 구동전원 발생부에 대한 또 다른 상세 구성도
*도면의 주요부에 대한 부호 설명
251 : 시스템 252 : 타이밍 콘트롤러
253 : 직류-직류 변환기 202 : PCB
201 : 액정패널 201a : 제 1 기판
201b : 제 2 기판 277 : 데이터 드라이브 IC
222 : 데이터 TCP 288 : 게이트 드라이브 IC
211 : 게이트 TCP 231, 231 : 링크라인
299 : 게이트 신호 입력라인 272 : LOG형 신호전송라인
244a, 255a : 입력라인 244b, 255b : 출력라인
271 : 신호전송라인 L1 : 게이트 고전압 전송라인
L2 : 게이트 저전압 전송라인 L3 : 공통전압 전송라인
L4 : 접지전압 전송라인 Ln : 게이트 제어신호 전송라인
L1` : 게이트 고전압 입력라인 L2` : 게이트 저전압 입력라인
L3` : 공통전압 입력라인 L4` : 접지접안 입력라인
Ln` : 게이트 제어신호 입력라인 GL : 게이트 라인
DL : 데이터 라인 200 : 구동전원 발생부
본 발명은 액정표시장치에 관한 것으로, 특히 공통전압으로부터 구동전원을 생성하여 라인 온 글래스형 신호전송라인의 수를 감소시킬 수 있는 액정표시장치 및 이의 구동방법에 대한 것이다.
액정표시장치는 전계를 이용하여 유전이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소들이 매트릭스형으로 배열된 액정패널과, 상기 액정패널을 구동하기 위한 구동회로를 구비한다.
상기 액정패널은 화소들이 데이터 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.
구동회로는 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 데이터 신호를 공급하는 타이밍 콘트롤러와, 전압을 공급하는 전원부를 구비한다.
상기 게이트 드라이버와 데이터 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 집적화되어 칩 형태로 제작된다. 집적화된 드라이브 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정패널 상에 직접 실장되기도 한다. 타이밍 콘트롤러와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.
여기서 TCP에 의해 액정패널에 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 콘트롤러, 직류-직류 변환기, 및 시스템과 접속된다. 구체적으로, 데이터 드라이브 IC들은 데이터 FPC와 데이터 PCB에 실장되는 신호전송라인들을 통해 타이밍 콘트롤러로부터의 각종 타이밍 제어신호들 및 화상 데이터를 공급받음과 아울러, 상기 직류-직류 변환기로부터의 각종 전압, 및 상기 시스템의 전원으로부터의 구동전원을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB에 실장되는 신호전송라인들을 통해 타이밍 콘트롤러로부터의 각종 타이밍 제어신호들을 공급받음과 아울러, 상기 직류-직류 변환기로부터의 각종 전압, 및 상기 시스템의 전원으로부터의 구동전원을 공급받게 된다.
이와 같이, COG 방식으로 액정패널에 실장되는 게이트 드라이브 IC들 및 데이터 드라이브 IC들은 액정패널은 FPC와 액정패널에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호라인들을 통해 타이밍 콘트롤러로, 직류-직류 변환기, 및 시스템으로부터의 각종 신호, 전압, 및 구동전원을 공급받게 된다.
최근에는 구동 IC들이 TCP를 통해 액정패널과 접속되는 경우에도 LOG형 신호라인들을 채택하여 PCB를 제거함으로써 액정표시장치가 더욱 박형화되게 하고 있다. 특히 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 타이밍 제어신호들 및 전압들을 공급하는 신호전송라인들을 LOG형으로 액정패널상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 PCB, 데이터 TCP, LOG 신호전송라인, 및 게이트 TCP를 경유하여 타이밍 콘트롤러로부터의 타이밍 제어신호와 전원부로부터의 전원전압을 공급받게 된다.
이를 첨부된 도면을 참조하여 좀 더 구체적으로 설명하면 다음과 같다.
도 1은 종래의 게이트 PCB가 제거된 LOG형 액정표시장치의 구성도이다.
게이트 PCB가 제거된 LOG형 액정표시장치는, 도 1에 도시된 바와 같이, 타이밍 콘트롤러(152)와 직류-직류 변환기(153)를 포함하는 PCB(Printed Circuit Board)(102)와, 화상을 표시하기 위한 액정패널(101)과, 데이터 드라이브 IC(177)를 실장하여 상기 PCB(102)와 액정패널(101) 사이에 접속된 다수개의 데이터 TCP들(122)과, 게이트 드라이브 IC(188)를 실장하여 액정패널(101)에 접속된 다수개의 게이트 TCP들(111)을 구비한다.
여기서, 상기 액정패널(101)은 서로 마주보는 두 개의 유리 가판과, 상기 유리 가판 사이에 형성된 액정층을 포함하는 것으로, 상기 두 개의 유리 기판 중 하나(이하, 제 1 기판(101a)으로 표기)에는 상술한 게이트 라인들(GL), 데이터 라인들(DL), TFT, 및 화상을 표시하기 위한 화소전극이 구비되어 있으며, 나머지 유리 기판(이하, 제 2 기판(101b)으로 표기)에는 컬러를 표현하기 위한 컬러필터층, 상 기 화소를 제외한 부분에 형성되어 빛을 차광하는 블랙매트릭스층, 및 공통전극이 형성되어 있다. 여기서, 상술한 게이트 TCP(111), 및 데이터 TCP(122)는 상기 액정패널(101)의 제 1 기판(101a)상에 접속된다.
또한, 상기 액정표시장치는 상기 타이밍 콘트롤러(152), 직류-직류 변환기(153), 상기 게이트 드라이브 IC(188), 및 상기 데이터 드라이브 IC(177)를 구동하기 위한 구동전원을 공급하는 시스템(151)을 더 포함한다. 구체적으로, 상기 구동전원은 상기 시스템(151)의 전원으로부터 상기 열거한 게이트 드라이브 IC(188), 데이터 드라이브 IC(177), 타이밍 콘트롤러(152), 및 직류-직류 변환기(153)에 각각 공급된다.
여기서, 상기 액정패널(101)은 매트릭스형태로 배열된 다수개의 화소들, 및 상기 화소들을 정의하기 의해 서로 수직교차하도록 배열된 다수개의 게이트 라인들(GL) 및 데이터 라인들(DL)을 갖는다. 상기 게이트 라인들(GL)은 상기 게이트 드라이브 IC들(188)에 의해서 구동되며, 상기 데이터 라인들(DL)은 상기 데이터 드라이브 IC들(177)에 의해서 구동된다.
상기 게이트 TCP(111)에는 다수개의 입력라인들(155a) 및 출력라인들(155b)이 형성되어 있는데, 상기 입력라인들(155a) 각각은 상기 게이트 TCP(111)에 실장된 게이트 드라이브 IC(188)의 입력핀에 연결되고, 상기 출력라인들(155b) 각각은 상기 게이트 드라이브 IC(188)의 출력핀에 연결된다. 따라서, 상기 게이트 드라이브 IC(188)는, 상기 입력라인들(155a)을 통해 상기 타이밍 콘트롤러(152) 및 직류-직류 변환기(153)로부터의 각종 신호를 공급받아 스캔 펄스전압을 생성하고, 이를 자신의 출력핀들(155b)을 통해 순차적으로 출력한다. 이 출력핀들(155b) 각각은 링크라인(132)을 통해 각 게이트 라인(GL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 게이트 드라이브 IC(188)로부터 출력된 스캔 펄스전압들은 상기 게이트 라인들(GL)에 순차적으로 공급된다.
상기 데이터 TCP(122)에는 다수개의 입력라인들(144a) 및 출력라인들(144b)이 형성되어 있는데, 상기 입력라인들(144a) 각각은 상기 데이터 TCP(122)에 실장된 데이터 드라이브 IC(177)의 입력핀에 연결되고, 상기 출력라인들(144b) 각각은 상기 데이터 드라이브 IC(177)의 출력핀에 연결된다. 따라서, 상기 데이터 드라이브 IC(177)는, 상기 입력라인들(144a)을 통해 상기 타이밍 콘트롤러(152) 및 직류-직류 변환기(153)로부터의 각종 신호를 공급받아 화상 데이터를 생성하고, 이를 자신의 출력핀들(144b)을 통해 동시에 출력한다. 이 출력핀들(144b) 각각은 링크라인(131)을 통해 각 데이터 라인(DL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 데이터 드라이브 IC(177)로부터 출력된 화상 데이터는 상기 데이터 라인(DL)들에 동시에 공급된다.
특히, 상기 데이터 TCP(122)들 중 첫 번째 데이터 TCP(122)(도 2의 데이터 TCP(122)들 중 가장 좌측에 위치한 데이터 TCP(122))에는, 상기 각 게이트 드라이브 IC(188)에서 필요로 하는 신호들을 전송하는 게이트 신호 입력라인들(199)이 형성되어 있는데, 상기 게이트 신호 입력라인들(199)은 액정패널(101)상에 형성된 LOG형 신호전송라인들(172)을 통해 상기 첫 번째 게이트 TCP(111)(도 2의 게이트 TCP(111)들 중 가장 상측에 위치한 게이트 TCP(111))에 연결된다. 즉, 상기 LOG 신 호전송라인들(172)은 상기 첫 번째 데이터 TCP(122)와 상기 첫 번째 게이트 TCP(111)간을 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(172)의 각 일측은 상기 첫 번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결되고, 상기 LOG형 신호전송라인들(172)의 각 타측은 상기 첫 번째 데이터 TCP(122)에 형성된 게이트 신호 입력라인들(199) 각각에 연결된다.
또한, 상기 LOG형 신호전송라인들(172)은 상기 각 게이트 TCP(111) 사이에도 형성되어, 상기 각 게이트 TCP(111)간을 서로 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(172)의 각 일측은 n-1 번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결되고, 상기 LOG형 신호전송라인들(172)의 각 타측은 n번째 게이트 TCP(111)에 형성된 입력라인들(155a) 각각에 연결된다.
이와 같이 상기 신호전송라인들(171), 게이트 신호 입력라인들(199), LOG형 신호전송라인들(172), 및 입력라인들(155a)은 상기 게이트 드라이브 IC(188)에 필요한 각종 신호를 출력하는 구동부(시스템(151), 직류-직류 변환기(153), 및 타이밍 콘트롤러(152))와 각 게이트 드라이브 IC(188)간을 전기적으로 연결하게 된다.
이러한 LOG형 신호전송라인들(172)은 한정된 패드영역에 미세패턴으로 나란하게 형성된다. 그리고 LOG형 신호전송라인들(172)은 통상 게이트 라인(GL)들과 동일하게 게이트 금속층으로 형성된다.
이에 따라, 상기 LOG형 신호전송라인들(172)은 PCB(102)에 형성되는 신호전송라인들(171), 및 상기 게이트 TCP(111)에 형성된 입/출력라인들(155a, 155b) 보다 큰 라인저항을 가지게 된다. 또한, LOG형 신호전송라인들(172)은 상기 신호전송 라인들(171) 및 입/출력라인들(155a, 155b)보다 좁은 영역에 형성됨에 따라 라인들 간의 간격이 상대적으로 협소하여 PCB(102)에 형성되는 신호전송라인들(171)간의 기생 캐패시터, 및 상기 게이트 TCP(111)에 형성된 입/출력라인들(155a, 155b)간의 기생 커패시터보다 더 큰 용량의 기생 캐패시터를 형성하게 된다. 이렇게 LOG형 신호전송라인들(172)이 가지는 상대적으로 큰 라인저항과 기생 캐패시터에 의해 LOG형 신호전송라인들(172)을 통해 전송되는 제어신호, 전압, 및 구동전원이 왜곡된다. 이와 같은 경우, 상기 액정패널(101)에 표시되는 화상의 품질이 저하되는 문제점이 발생할 수 있다.
본 발명은 상기와 같음 문제점을 해결하기 위하여 안출한 것으로, LOG형 신호전송라인들에 연결된 TCP의 입력라인들 중 어느 하나로부터의 신호를 감압하고, 상기 감압된 신호를 상기 게이트 구동부를 구동하기 위한 구동전원으로서 사용함으로써 LOG형 신호전송라인의 수를 감소시킬 수 있는 액정표시장치 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하 기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들; 및, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아 상기 게이트 드라이브 IC를 구동하기 위한 구동전원을 발생하는 구동전원 발생부를 포함함을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 구동방법은, 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들을 포함하는 액정표시장치의 구동방법에 있어서, 상기 입력라인들 중 어느 하나로부터의 신호를 입력받아, 이를 변환하고 상기 게이트 구동부에 구동전원으로서 공급하는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 액정표시장치의 구성도이다.
본 발명의 실시에에 따른 액정표시장치는, 도 2에 도시된 바와 같이, m×n 개의 화소들이 매트릭스 타입으로 배열되고 m개의 게이트 라인들(GL)과 n개의 데이터 라인들(DL)이 수직교차되며 그 교차부에 TFT(Thin Film Transistor)가 형성된 액정패널(201)과, 상기 게이트 라인들(GL)을 구동하기 위한 다수개의 게이트 드라이브 IC들(288)과, 상기 데이터 라인들(DL)을 구동하기 위한 다수개의 데이터 드라이브 IC들(277)과, 상기 게이트 드라이브 IC(288) 및 데이터 드라이브 IC(277)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(252)와, 상기 액정패널(201)에 공급되는 전압들을 발생하기 위한 직류-직류 변환기(253)와, 상기 타이밍 콘트롤러(252) 및 상기 직류-직류 변환기(253)가 실장된 PCB(Printed Circuit Board)(202)와, 상기 액정패널(201)에 접속된 다수개의 게이트 TCP들(211)과, 상기 각 게이트 TCP(211)에 실장되어 상기 게이트 라인들(DL)을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit)(288)와, 상기 PCB(202)와 상기 액정패널(201) 사이에 접속된 다수개의 데이터 TCP(Tape Carrier Package)들(222)과, 상기 각 데이터 TCP(222)에 실장되어 상기 데이터 라인들(DL)을 구동하기 위한 데이터 드라이브 IC(277)와, 상기 타이밍 콘트롤러(252), 데이터 드라이브 IC들(277), 및 상기 직류-직류 변환기(253)가 동작할 수 있도록 구동전원(VCC)을 공급하는 시스템(251)을 포함한다.
여기서, 상기 열거한 각 구성요소를 좀 더 구체적으로 설명하면 다음과 같다.
상기 액정패널(201)은 서로 마주보는 두 개의 유리 가판과, 상기 유리 가판 사이에 형성된 액정층을 포함하는 것으로, 상기 두 개의 유리 기판 중 하나(이하, 제 1 기판(201a)으로 표기)에는 상술한 게이트 라인들(GL), 데이터 라인들(DL), TFT, 및 화상을 표시하기 위한 화소전극이 구비되어 있으며, 나머지 유리 기판(이하, 제 2 기판(201b)으로 표기)에는 컬러를 표현하기 위한 컬러필터층, 상기 화소를 제외한 부분에 형성되어 빛을 차광하는 블랙매트릭스층, 및 공통전극이 형성되어 있다. 여기서, 상술한 게이트 TCP(211), 및 데이터 TCP(222)는 상기 액정패널(201)의 제 1 기판(201a)상에 접속된다.
상기 게이트 드라이브 IC(288)는 상기 타이밍 콘트롤러(252)로부터의 게이트 제어신호(GDC)에 응답하여 스캔 펄스전압을 게이트 라인들(GL)에 순차적으로 공급하여 데이터가 공급되는 액정패널(201)의 수평라인을 선택한다. 여기서, 상기 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 신호(Gate Output Enable : GOE) 등을 포함한다.
상기 데이터 드라이브 IC(277)는 타이밍 콘트롤러(252)로부터의 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 아날로그 감마전압으로 변환하고 그 아날로그 감마전압을 상기 데이터 라인들(DL)에 공급한다. 상기 데이터 드라이브 IC(277)에는 전원전압으로써 상기 구동전원(VCC)이 공급 된다. 여기서, 상기 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : GSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 신호(Source Output Enable : SOC), 극성신호(Polarity : POL) 등을 포함한다.
상기 타이밍 콘트롤러(252)는 인터페이스회로를 경유하여 시스템(251)의 그래픽 콘트롤러로부터 입력되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 드라이브 IC(288)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 드라이브 IC(277)(13)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(252)는 인터페이스회로를 경유하여 시스템(251)의 그래픽 콘트롤러로부터 입력되는 디지털 비디오 데이터(RGB)를 재정렬하여 상기 데이터 드라이브 IC(277)에 공급한다. 상기 타이밍 콘트롤러(252)를 구동시키기 위한 전원전압은 시스템(251)의 전원으로부터 입력되는 구동전원(VCC)이다.
상기 직류-직류 변환기(253)는 시스템(251)으로부터 입력되는 구동전원(VCC)을 승압 또는 감압하여 액정패널(201)에 필요한 전압들을 공급한다. 즉, 상기 직류-직류 변환기(253)의 출력 전압은 기준전압(VDD), 10 단계 미만의 감마기준전압(GMA1∼10), 공통전압(VCOM), 게이트 고전압(VGH), 게이트 저전압(VGL)이다. 상기 감마기준전압(GMA1∼10)은 기준전압(VDD)의 분압에 의해 발생된 전압이다. 상기 기준전압(VDD)과 감마기준전압(GMA1~10)은 아날로그 감마전압으로써 데이터 드라이브 IC(277)에 공급된다. 상기 공통전압(VCOM)은 상기 데이터 드라이브 IC(277)를 경유하여 제 2 기판(201b)의 공통전극에 공급되는 전압이다. 게이트 고전압(VGH)은 TFT의 문턱전압 이상으로 설정된 스캔펄스의 하이논리전압으로써 상기 게이트 드라이 브 IC(288)에 공급되고 게이트 저전압(VGL)은 TFT의 오프전압으로 설정된 스캔펄스의 로우논리전압으로써 게이트 드라이브 IC(288)에 공급된다.
상기 게이트 TCP(211)에는 다수개의 입력라인들(255a) 및 출력라인들(255b)이 형성되어 있는데, 상기 입력라인들(255a) 각각은 상기 게이트 TCP(211)에 실장된 게이트 드라이브 IC(288)의 입력핀에 연결되고, 상기 출력라인들(255b) 각각은 상기 게이트 드라이브 IC(288)의 출력핀에 연결된다. 따라서, 상기 게이트 드라이브 IC(288)는, 상기 입력라인들(255a)을 통해 상기 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)로부터의 각종 신호를 공급받아 스캔 펄스전압을 생성하고, 이를 자신의 출력핀들(255b)을 통해 순차적으로 출력한다. 이 출력핀들(255b) 각각은 링크라인(232)을 통해 각 게이트 라인(GL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 게이트 드라이브 IC(288)로부터 출력된 스캔 펄스전압들은 상기 게이트 라인들(GL)에 순차적으로 공급된다.
상기 데이터 TCP(222)에는 다수개의 입력라인들(244a) 및 출력라인들(244b)이 형성되어 있는데, 상기 입력라인들(244a) 각각은 상기 데이터 TCP(222)에 실장된 데이터 드라이브 IC(277)의 입력핀에 연결되고, 상기 출력라인들(244b) 각각은 상기 데이터 드라이브 IC(277)의 출력핀에 연결된다. 따라서, 상기 데이터 드라이브 IC(277)는, 상기 입력라인들(244a)을 통해 상기 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)로부터의 각종 신호를 공급받아 화상 데이터를 생성하고, 이를 자신의 출력핀들(244b)을 통해 동시에 출력한다. 이 출력핀들(244b) 각각은 링크라인(231)을 통해 각 데이터 라인(DL)에 전기적으로 연결되어 있기 때문에, 결국, 상기 각 데이터 드라이브 IC(277)로부터 출력된 화상 데이터는 상기 데이터 라인들(DL)에 동시에 공급된다.
특히, 상기 데이터 TCP(222)들 중 첫 번째 데이터 TCP(222)(도 2의 데이터 TCP(222)들 중 가장 좌측에 위치한 데이터 TCP(222))에는, 상기 각 게이트 드라이브 IC(288)에서 필요로 하는 신호들을 전송하는 게이트 신호 입력라인들(299)이 형성되어 있는데, 상기 게이트 신호 입력라인들(299)은 액정패널(201)상에 형성된 LOG(Line On Glass)형 신호전송라인들(272)을 통해 상기 첫 번째 게이트 TCP(211)(도 2의 게이트 TCP(211)들 중 가장 상측에 위치한 게이트 TCP(211))에 연결된다. 즉, 상기 LOG형 신호전송라인들(272)은 상기 첫 번째 데이터 TCP(222)와 상기 첫 번째 게이트 TCP(211)간을 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(272)의 각 일측은 상기 첫 번째 게이트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결되고, 상기 LOG형 신호전송라인들(272)의 각 타측은 상기 첫 번째 데이터 TCP(222)에 형성된 게이트 신호 입력라인들(299) 각각에 연결된다. 여기서, 상기 게이트 신호 입력라인들(299)은 PCB(202)에 형성된 신호전송라인들(271)과 연결되고, 상기 PCB(202)에 형성된 신호전송라인들(271)은 타이밍 콘트롤러(252) 및 직류-직류 변환기(253)의 출력단자에 연결된다.
또한, 상기 LOG형 신호전송라인들(272)은 상기 각 게이트 TCP(211) 사이에도 형성되어, 상기 각 게이트 TCP(211)간을 서로 연결한다. 다시말하면, 상기 LOG형 신호전송라인들(272)의 각 일측은 n-1 번째 게이트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결되고, 상기 LOG형 신호전송라인들(272)의 각 타측은 n번째 게이 트 TCP(211)에 형성된 입력라인들(255a) 각각에 연결된다.
이와 같이 상기 신호전송라인들(271), 게이트 신호 입력라인들(299), LOG형 신호전송라인들(272) 및 입력라인들(255a)은 상기 게이트 드라이브 IC(288)에 필요한 각종 신호를 출력하는 구동부(타이밍 콘트롤러(252), 직류-직류 변환기(253))와 각 게이트 드라이브 IC(288)간을 전기적으로 연결하게 된다.
여기서, 상기 LOG형 신호라인들(272)을 좀 더 구체적으로 설명하면 다음과 같다.
즉, 상기 LOG형 신호전송라인들(272)은 액정패널(201), 구체적으로 상기 액정패널(201)의 제 1 기판(201a)상에 라인 온 글래스 방식으로 형성된 신호배선들이다. 이 LOG형 신호전송라인들(272)은, 상기 게이트 고전압(VGH)을 전송하기 위한 게이트 고전압 전송라인(L1), 상기 게이트 저전압(VGL)을 전송하기 위한 게이트 저전압 전송라인(L2), 상기 공통전압(VCOM)을 전송하기 위한 공통전압 전송라인(L3), 및 접지전압(GND)을 전송하기 위한 접지전압 전송라인(L4)을 포함한다. 또한, 상기 LOG형 신호전송라인들(272)은, 게이트 제어신호 전송라인들(Ln)을 더 포함한다. 즉, 상기 게이트 제어신호 전송라인들(Ln)은, 상기 게이트 스타트 펄스를 전송하기 위한 게이트 스타트 펄스 전송라인, 상기 게이트 쉬프트 클럭을 전송하기 위한 게이트 쉬프트 클럭 전송라인, 및 게이트 출력신호를 전송하기 위한 게이트 출력신호 전송라인을 더 포함한다. 도면에서, 상기 게이트 스타트 펄스 전송라인, 게이트 쉬프트 클럭 전송라인, 및 상기 게이트 출력신호 전송라인은 설명의 편의상 하나의 라인으로 표기하기로 한다.
한편, 상기 각 게이트 TCP(211)에 형성된 입력라인들(255a)도, 상술한 LOG형 신호전송라인들(272)과 동일한 구성을 갖는다. 즉, 상기 게이트 TCP(211)에 형성된 입력라인들(255a)은, 상기 게이트 고전압(VGH)을 전송하기 위한 게이트 고전압 입력라인(L1`), 상기 게이트 저전압(VGL)을 전송하기 위한 게이트 저전압 입력라인(L2`), 상기 공통전압(VCOM)을 전송하기 위한 공통전압 입력라인(L3`), 및 상기 접지전압(GND)을 전송하기 위한 접지전압 입력라인(L4`)을 포함한다. 또한, 상기 입력라인들(255a)은, 상기 게이트 스타트 펄스를 전송하기 위한 게이트 스타트 펄스 입력라인(Ln`), 상기 게이트 쉬프트 클럭을 전송하기 위한 게이트 쉬프트 클럭 입력라인(Ln`), 및 게이트 출력신호를 전송하기 위한 게이트 출력신호 입력라인(Ln`)을 더 포함한다. 도면에서, 상기 게이트 스타트 펄스 입력라인(Ln`), 게이트 쉬프트 클럭 입력라인(Ln`), 및 상기 게이트 출력신호 입력라인(Ln`)은 설명의 편의상 하나의 라인으로 표기하기로 한다.
여기서, 상기 공통전압 신호전송라인(L3), 및 상기 공통전압 신호전송라인(L3)에 연결된 공통전압 입력라인(L3`) 의해서 전송되는 공통전압(VCOM)은 Ag 도트를 통해 제 2 기판(201b)상의 공통전극에 공급된다.
이와 같이 구성된 본 발명의 실시예에 따른 액정표시장치에서, 각 게이트 드라이브 IC(288)는 구동전원 발생부(200)로부터의 구동전원(VCC)에 의해 동작한다. 이를 좀 더 구체적으로 설명하면 다음과 같다.
도 3은 도 2의 구동전원 발생부에 대한 상세 구성도이다.
먼저, 종래의 액정표시장치는 상기 게이트 드라이브 IC(288)들 각각에 상기 구동전원(VCC)을 공급하기 위해서, 상기 구동전원(VCC)을 전송하는 LOG형 신호전송라인을 구비하고 있었다. 즉, 종래의 LOG형 신호전송라인들에는 구동전원(VCC)을 전송하기 위한 구동전원 전송라인이 포함되어 있었다. 그러나, 본 발명의 액정표시장치는 상기 각 게이트 드라이브 IC(288)에 개별적으로 구동전원(VCC)을 공급하는 구동전원 발생부(200)를 구비하고 있으므로, 종래의 구동전원(VCC)을 전송하는 LOG형 신호전송라인을 필요로 하지 않는다. 또한, 이로 인해서 각 게이트 TCP(211)에는 상기 LOG형 신호전송라인과 접속될 입력라인이 형성되지 않는다.
구체적으로, 상기 구동전원 발생부(200)는, 도 3에 도시된 바와 같이, 직렬 접속된 다수개의 저항들(R1)로 구성되는데, 이 저항군의 일측에는 상기 공통전압(VCOM)이 인가되며, 이 저항군의 타측에는 상기 접지전압(GND)이 인가된다. 그리고, 상기 저항들(R1)간의 임의의 노드로부터는 상기 공통전압(VCOM)이 분압된 전압, 즉 상기 게이트 드라이브 IC(288)를 구동하기 위한 구동전원(VCC)이 출력된다.
이를 위해서, 상기 저항군의 일측이 상기 공통전압 입력라인(L3)에 연결되고, 상기 저항군의 타측이 상기 접지전압 입력라인(L4)에 연결되며, 상기 노드가 상기 게이트 드라이브 IC(288)의 입력핀에 접속된다.
또한, 상기 구동전원 발생부(200)는 다음과 같이 구성할 수도 있다.
도 4는 도 3은 도 2의 구동전원 발생부에 대한 또 다른 상세 구성도이다.
즉, 상기 구동전원 발생부(200)는, 도 4에 도시된 바와 같이, 직렬 접속된 다수개의 저항들(R)로 구성되는데, 이 저항군의 일측에는 상기 게이트 고전압(VGH)이 인가되며, 이 저항군의 타측에는 상기 접지전압(GND)이 인가된다. 그리고, 상기 저항들간의 임의의 노드로부터는 상기 게이트 고전압(VGH)이 분압된 전압, 즉 상기 게이트 드라이브 IC(288)를 구동하기 위한 구동전원(VCC)이 출력된다.
이를 위해서, 상기 저항군의 일측이 상기 게이트 고전압 입력라인(L1`)에 연결되고, 상기 저항군의 타측이 상기 접지전압 입력라인(L4`)에 연결되며, 상기 노드가 상기 게이트 드라이브 IC(288)의 입력핀에 접속된다.
또한, 도면에 도시하지 않았지만, 상기 구동전원 발생부(200)로는 레귤레이터(Regulator)를 사용할 수 있다. 이때, 상기 레귤레이터는 상기 공통전압 입력라인(L3`)으로부터의 공통전압(VCOM)을 입력받고, 이를 감압하여 상기 게이트 드라이브 IC(288)에 공급한다. 물론, 상기 구동전원 발생부(200)는 상기 게이트 고전압 입력라인(L3`)으로부터의 게이트 고전압(VGH)을 입력받고, 이를 감압하여 상기 게이트 드라이브 IC(288)에 공급할 수도 있다.
한편, 본 발명의 실시예에 따른 액정표시장치는 각 게이트 드라이브 IC(288)당 한 개씩의 구동전원 발생부(200)를 구비하는 것이 바람직하며, 또한 상기 각 구동전원 발생부(200)는 상기 각 게이트 드라이브 IC(288)내에 내장하는 것이 바람직하다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치 및 이의 구동방법에는 다음과 같은 효과가 있다.
본 발명의 액정표시장치는 LOG형 신호전송라인들에 연결된 TCP의 입력라인들 중 어느 하나로부터의 신호를 감압하고, 상기 감압된 신호를 상기 게이트 구동부에 구동전원으로서 공급하는 구동전원 발생부를 구비하고 있다. 따라서, 본 발명의 액정표시장치는 LOG 신호전송라인들의 수를 줄일 수 있다.

Claims (14)

  1. 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널;
    상기 액정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부;
    상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package);
    상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC;
    상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들;
    상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들; 및,
    상기 입력라인들 중 어느 하나로부터의 신호를 입력받아 상기 게이트 드라이브 IC를 구동하기 위한 구동전원을 발생하는 구동전원 발생부를 포함함을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 라인 온 글래스 방식의 신호전송라인들은, 게이트 고전압을 전송하는 게이트 고전압 전송라인, 게이트 저전압을 전송하는 게이트 저전압 전송라인, 공통전압을 전송하는 공통전압 전송라인, 및 접지전압을 전송하는 접지전압 전송라인을 포함함을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 각 TCP의 입력라인들은, 상기 게이트 고전압을 전송하는 게이트 고전압 입력라인, 상기 게이트 저전압을 전송하는 게이트 저전압 입력라인, 상기 공통전압을 전송하는 공통전압 입력라인, 및 상기 접지전압을 전송하는 접지전압 입력라인을 포함함을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 구동전원 발생부는, 상기 공통전압 입력라인으로부터의 공통전압을 감압하고 상기 감압된 공통전압을 상기 게이트 구동부에 구동전원으로서 공급하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 구동전원 발생부는, 상기 공통전압 입력라인과 상기 접지전압 입력라인 사이에 직렬로 다수개 접속되어 상기 공통전압을 분압하여 상기 게이트 구동부에 전달하는 저항들을 포함함을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 구동전원 발생부는, 상기 게이트 고전압 입력라인으로부터의 게이트 고전압을 분압하고 상기 분압된 게이트 고전압을 상기 게이트 구동부에 구동전원으로서 공급하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 구동전원 발생부는, 상기 게이트 고전압 입력라인과 접지전압 입력라인 사이에 직렬로 다수개 접속되어 상기 공통전압을 분압하여 상기 게이트 구동부에 전달하는 저항들을 포함함을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 구동전원 발생부는 레귤레이터(regulator)인 것을 특징으로 하는 액정표시장치.
  9. 제 1 항에 있어서,
    상기 구동전원 발생부는 상기 게이트 드라이브 IC에 내장되는 것을 특징으로 하는 액정표시장치.
  10. 화상을 표시하기 위한 다수개의 화소들, 및 상기 화소들을 정의하기 위해 서로 교차하는 다수개의 게이트 라인들 및 데이터 라인들을 갖는 액정패널; 상기 액 정패널을 구동하기 위한 각종 신호를 출력하는 구동회로부; 상기 액정패널에 접속된 다수개의 TCP(Tape Carrier Package); 상기 각 TCP에 실장되어 상기 게이트 라인들을 구동하기 위한 게이트 드라이브 IC(Integrated Circuit); 상기 각 TCP간 그리고, 상기 TCP와 구동회로부간에 라인 온 글래스(Line On Glass) 방식으로 형성되어 상기 각종 신호를 각 TCP에 전송하는 다수개의 신호전송라인들; 상기 각 TCP에 형성되어 상기 신호전송라인으로부터의 각종 신호를 전달받고, 이를 상기 게이트 드라이브 IC 및 액정패널에 전달하는 다수개의 입력라인들을 포함하는 액정표시장치의 구동방법에 있어서,
    상기 입력라인들 중 어느 하나로부터의 신호를 입력받아, 이를 변환하고 상기 게이트 구동부에 구동전원으로서 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  11. 제 10 항에 있어서,
    상기 라인 온 글래스 방식의 신호전송라인들은, 게이트 고전압을 전송하는 게이트 고전압 전송라인, 게이트 저전압을 전송하는 게이트 저전압 전송라인, 공통전압을 전송하는 공통전압 전송라인, 및 접지전압을 전송하는 접지전압 전송라인을 포함함을 특징으로 하는 액정표시장치의 구동방법.
  12. 제 11 항에 있어서,
    상기 각 TCP의 입력라인들은, 상기 게이트 고전압을 전송하는 게이트 고전압 입력라인, 상기 게이트 저전압을 전송하는 게이트 저전압 입력라인, 상기 공통전압을 전송하는 공통전압 입력라인, 및 상기 접지전압을 전송하는 접지전압 입력라인을 포함함을 특징으로 하는 액정표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 공통전압 입력라인으로부터의 공통전압을 감압하고 상기 감압된 공통전압을 상기 게이트 구동부에 구동전원으로서 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
  14. 제 12 항에 있어서,
    상기 게이트 고전압 입력라인으로부터의 게이트 고전압을 감압하고 상기 감압된 게이트 고전압을 상기 게이트 구동부에 구동전원으로서 공급하는 것을 특징으로 하는 액정표시장치의 구동방법.
KR1020050047649A 2005-06-03 2005-06-03 액정표시장치 KR101137884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047649A KR101137884B1 (ko) 2005-06-03 2005-06-03 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047649A KR101137884B1 (ko) 2005-06-03 2005-06-03 액정표시장치

Publications (2)

Publication Number Publication Date
KR20060126053A true KR20060126053A (ko) 2006-12-07
KR101137884B1 KR101137884B1 (ko) 2012-04-25

Family

ID=37730064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047649A KR101137884B1 (ko) 2005-06-03 2005-06-03 액정표시장치

Country Status (1)

Country Link
KR (1) KR101137884B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839482B1 (ko) * 2002-06-26 2008-06-19 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
JP3687648B2 (ja) * 2002-12-05 2005-08-24 セイコーエプソン株式会社 電源供給方法及び電源回路

Also Published As

Publication number Publication date
KR101137884B1 (ko) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101250787B1 (ko) 데이터 구동 ic 내에 레지스터 방식의 감마전압발생기를구비한 액정표시장치
KR101286541B1 (ko) 액정표시장치
KR102396469B1 (ko) 디스플레이 장치
US8264473B2 (en) Timing controller, image display device, and reset signal output method
KR20090103190A (ko) 표시장치
KR20060000993A (ko) 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법
US20170154595A1 (en) Display device
KR100782303B1 (ko) 블록 딤을 감소시키기 위한 장치와 방법, 및 상기 장치를 구비하는 디스플레이 장치
KR100862945B1 (ko) 칩 온 글래스 타입의 액정 표시 장치
KR100864921B1 (ko) 데이터 전송 장치 및 방법
KR101244773B1 (ko) 표시장치
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR20160083565A (ko) 표시장치
JP2009015009A (ja) 液晶表示装置
KR20110072116A (ko) 액정 표시장치 및 그의 구동방법
KR20090060042A (ko) 액정표시장치 및 그 구동방법
KR101137884B1 (ko) 액정표시장치
KR100864976B1 (ko) 액정표시장치
KR101181964B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR100839482B1 (ko) 라인 온 글래스형 액정표시장치의 게이트 구동 장치 및 방법
KR20130143335A (ko) 액정표시장치
KR101007687B1 (ko) 액정 표시 장치
KR20050000994A (ko) 라인 온 글래스형 액정 표시 장치
KR100824420B1 (ko) 라인 온 글래스형 액정표시장치
KR101192794B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8