KR20060124747A - An improved tuneable delay line - Google Patents
An improved tuneable delay line Download PDFInfo
- Publication number
- KR20060124747A KR20060124747A KR1020067018054A KR20067018054A KR20060124747A KR 20060124747 A KR20060124747 A KR 20060124747A KR 1020067018054 A KR1020067018054 A KR 1020067018054A KR 20067018054 A KR20067018054 A KR 20067018054A KR 20060124747 A KR20060124747 A KR 20060124747A
- Authority
- KR
- South Korea
- Prior art keywords
- conductor
- conductors
- section
- delay line
- stretching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
Description
본 발명은 제1 주요 신장 방향을 갖는 제1 컨덕터(conductor)를 포함하는 조정 가능한 전자기 지연 라인에 관한 것인데, 상기 제1 컨덕터는 비전도 기판의 상부에 배치된다. The present invention relates to an adjustable electromagnetic delay line comprising a first conductor having a first major stretching direction, wherein the first conductor is disposed on top of the nonconductive substrate.
지연 라인은 여러 현재 전기 시스템, 주로 마이크로파 시스템에서 공통적인 구성 요소이다. 지연 라인이 사용되는 기술의 분야의 예는 레이더 시스템, 증폭기, 및 발진기이다.Delay lines are a common component in many current electrical systems, mainly microwave systems. Examples of the art in which delay lines are used are radar systems, amplifiers, and oscillators.
지연 라인에서 사용되는 대부분의 기술은 구성 요소를 거대하게 하는데, 이는 주로 비용에 효율적이지 않고 표준 반도체 기술에 통합되기 힘들다. 더욱이, 지연 라인이 조정 가능하도록, 즉, 변경될 수 있는 지연 시간을 갖도록 매우 희망한다. 게다가, 대부분의 현재 조정 가능한 지연 라인은 전력을 많이 소모하는데, 이는 주요 단점이다.Most of the technologies used in delay lines make the components huge, which is often not cost effective and difficult to integrate into standard semiconductor technology. Moreover, it is highly desired that the delay line be adjustable, i.e. have a delay time that can be changed. In addition, most current adjustable delay lines consume a lot of power, a major drawback.
그러므로 상술된 바와 같이, 소형이고, 전력을 적게 소비하며, 긴 지연 시간을 갖는데 유용한 조정 가능한 지연 라인에 대한 요구가 존재한다.Therefore, as described above, there is a need for an adjustable delay line that is useful for being compact, consuming less power, and having a longer delay time.
이런 요구는 제1 주요 신장 방향을 갖는 제1 컨덕터를 포함하는 조정 가능한 전자기 지연 라인을 개시하는 본 발명에 의해서 충족되는데, 여기서 제1 컨덕터는 비전도 기판의 상부에 배치된다. This need is met by the present invention which discloses an adjustable electromagnetic delay line comprising a first conductor having a first major stretching direction, wherein the first conductor is disposed on top of the nonconductive substrate.
본 발명의 지연은 부가적으로 제1 및 제2 주요 표면을 갖는 강유전성 물질층을 포함하는데, 상기 층은 제1 컨덕터 및 기판으로 분리된다. 지연 라인은 또한 제2 주요 신장 방향을 갖는 제2 컨덕터를 포함한다. The delay of the present invention additionally includes a layer of ferroelectric material having a first and a second major surface, which layer is separated into a first conductor and a substrate. The delay line also includes a second conductor having a second major stretching direction.
제1 및 제2 주요 신장 방향이 일치하며, 제1 및 제2 컨덕터가 상기 제1 및 제2 주요 신장 방향에 따라 지연 라인 중앙의 가상선에 대해 서로 대칭인 것이 필수적이다. 본 발명의 지연 라인 조정은 상기 제1 및 제2 컨덕터 사이에 전압을 인가함으로써 성취된다.It is essential that the first and second major stretching directions coincide, and that the first and second conductors are symmetrical with respect to the imaginary line in the center of the delay line along the first and second major stretching directions. Delay line adjustment of the present invention is accomplished by applying a voltage between the first and second conductors.
이런 디자인에 의해서 제공되는 장점은 아래에 주어진 상세한 설명에서 명백해질 것이다.The advantages provided by this design will become apparent in the detailed description given below.
본 발명은 도면을 참조하여 아래에서 상세히 설명될 것이다. The invention will be described in detail below with reference to the drawings.
도1은 본 발명의 제1 실시예의 상부도,1 is a top view of a first embodiment of the present invention;
도2는 도 1의 장치에 대한 선 II-II를 따른 횡단면도,2 is a cross-sectional view along line II-II for the device of FIG. 1, FIG.
도3은 본 발명의 제2 실시예의 상부도,3 is a top view of a second embodiment of the present invention;
도4는 도3의 장치에 대한 선 III-III를 따른 횡단면도,4 is a cross sectional view along line III-III for the device of FIG. 3;
도5는 본 발명의 다른 실시예의 상부도,5 is a top view of another embodiment of the present invention;
도6은 도 5의 장치에 대한 선 VI-VI를 따른 횡단면도, 및6 is a cross-sectional view along line VI-VI for the device of FIG. 5, and
도7-12는 본 발명의 여러 다른 실시예의 상부도.7-12 are top views of several different embodiments of the present invention.
도1에서, 본 발명에 따르는 조정 가능한 지연 라인의 제1 실시예(100)는 상부도로 도시된다. 지연 라인(100)은 도1에서 화살표(A)로 나타내지는 제1 주요 신장 방향을 갖는 제1 컨덕터(110)를 포함한다. 제1 컨덕터(110) 외에도, 지연 라인(100)은 또한 제2 주요 신장 방향을 갖는 제2 컨덕터(120)를 포함한다. 1, a
이제 도2로 넘어가서, 도1에서 선 II-II를 따라, 도1로부터의 장치의 횡단면도가 도시된다. 도 2에 도시되는 바와 같이, 제1 및 제2 컨덕터(110,120)가 높은 유전율을 갖는 강유전성 물질층(130)의 상부에 배치된다. 이런 물질의 여러 가지 예는 BaTiO3, SrTiO3 및 Ba, Sr 및 주로 BaxSr(1-x)TiO3로 표현되는 TiO3의 여러 화합물이나, 주로 NaxK(1-x)NO3로 표현되는 Na, K 및 NO3 화합물이다. Turning now to FIG. 2, along the line II-II in FIG. 1, a cross-sectional view of the device from FIG. 1 is shown. As shown in FIG. 2, the first and
강유전성 물질층(130) 아래에는, 비전도 물질로 된 지지층 또는 기판(240)이 배치된다. 도2에서, 또한 어떻게 장치(100)의 지연(T)이 변경되는지 개략적으로 도시되는데: AC 제어 전압(VTUNE)은 제1 및 제2 컨덕터(110,120) 사이에 인가되고, 전압은 희망하는 지연(T)을 성취하기 위해서 변경된다. 두 개의 컨덕터(110,120) 사이의 용량성 연결이 존재한다는 사실이 도 2에 점선으로 나타내진다. Under the
다시 도1로 돌아가서, 본 발명의 지연 라인(100)에서, 제1 컨덕터(110)의 제1 주요 신장 방향(A)이 제2 컨덕터(120)의 제2 주요 신장 방향(B)과 일치하고 또한 제1 및 제2 컨덕터(110,120)가 제1 및 제2 주요 신장 방향을 따라 지연 라인 중앙의 가상선(C)에 대해 서로 대칭인 것으로 도시되는 것이 필수적이다. 1 again, in the
바람직하게, 또한 도 1에 도시되는 바와 같이, 제1 컨덕터(110)는 구불거리게 형성되고, 선택적으로 제2 신장 방향을 갖는 섹션(111) 및 제3 신장 방향을 갖는 섹션(113)이 포함된다. 제2 컨덕터(120)는 제4 신장 방향을 갖는 섹션(112) 및 제5 신장 방향을 갖는 섹션(115)을 포함한다. Preferably, as also shown in FIG. 1, the
본 발명에 따라, 제2 및 제4 신장 방향은 일치하고, 제2 및 제4 신장 방향 또한, 일치하는 것이 필수적이다.According to the invention, it is essential that the second and fourth stretching directions coincide, and the second and fourth stretching directions also coincide.
도1에 도시된 실시예에서, 제1 컨덕터의 제2 및 제3 신장 방향은 서로 수직이고, 제2 신장 방향은 제1 컨덕터의 제1 주요 신장 방향에 일치하는 것이 필수적이다. 도1에 도시된 실시예의 구부러진 형태로 인해서, 이것이 의미하는 것은 제1 및 제2 컨덕터 둘 다가 "곧장 앞(straight ahead)"을 향하는 즉, 장치의 일반적인 방향으로 하나의 섹션을 갖는다는 것인데, 그 결과 하나의 장치의 일반적인 방향에 수직이다. 두 개의 컨덕터는 이런 섹션을 변경시키고, 이는 이런 실시예에서 구부러진 형태의 컨덕터를 야기하는 것이다. In the embodiment shown in Fig. 1, it is essential that the second and third stretching directions of the first conductor are perpendicular to each other, and the second stretching direction coincides with the first main stretching direction of the first conductor. Due to the curved form of the embodiment shown in FIG. 1, this means that both the first and second conductors have a section in the general direction of the device, ie towards the "straight ahead". The result is perpendicular to the general orientation of one device. Two conductors change this section, which in this embodiment results in a curved type of conductor.
상술된 바와 같이, 또한 도2에서 도시된 바와 같이, 장치의 두 개의 컨덕터 사이에 용량성 연결이 존재한다. As mentioned above, and also as shown in Figure 2, there is a capacitive connection between the two conductors of the device.
본 발명의 다른 실시예(300)가 도 3에 도시된다. 이런 실시예는 장치의 임피던스를 적합하게 하기 위해서 더 융통성 있다. 도1 및 도2의 장치(100)는 구부러진 선 형태의 인덕터를 포함하지만, 단지 구부러진 선 사이에 잠재적인 용량성 연결을 갖는다. 이에 반해서, 실시예(300)는 도 3에 점선으로 나타내지는 캐패시터를 갖는데, 도 4의 횡단면에서 횡단면은 도 3의 선 IV-IV를 따른다. Another
도3 및 도4에 도시된 바와 같이, 실시예(300)는 도1 및 도2에서 실시예(100)와 동일한 구부러진 형태의 제1 및 제2 컨덕터(320)를 포함한다. 그러나 실시예에서, 비전도 기판 및 강유전성 물질층 사이에 배치된 제3 컨덕터(350)를 부가적으로 포함하고, 제3 컨덕터가 배치되어 그것이 제1 컨덕터 아래 지점으로부터 제2 컨덕터 아래 지점으로 신장하는데, 신장 방향이 상기 제1 및 제2 신장 방향에 수직인 것이 필수적이다.As shown in FIGS. 3 and 4, the
바람직하게, 제3 컨덕터(350)는 장치(300)의 일반적인 방향(A/B)을 가리키는 제1 및 제2 컨덕터 섹션의 아래 지점에서 제1 및 제2 컨덕터(310,320) 아래 배치되고, 그 후에 제3 컨덕터는 배치되어 그것이 제1 및 제2 커넥터에 접속하는데, 용어 "접속"은 여기서 적어도 제3 컨덕터의 제1 파트가 제1 컨덕터 아래에 위치되고, 적어도 제3 컨덕터의 제2 파트가 제2 컨덕터 아래에 위치된다는 의미로 사용된다. 그러므로 캐패시터는 제1 및 제2 컨덕터 각각, 및 제3 컨덕터 사이에 형성된다.Preferably, the
이런 제3 컨덕터는 제3 컨덕터(350)의 위치에 대해 상술된 조건을 만족시키는, 장치(300) 내의 이런 모든 위치 또는 대부분의 위치에 배치되는 것이 적합하다. 그러므로 본 발명의 장치(300)는 다수의 이런 컨덕터를 나타내는데, 모두 장치(300) 내의 대응하는 장소에 위치된다. Such third conductors are suitably disposed at all or most of these positions within the
지연 라인(300)의 지연 조정은 도4에 도시된 바와 같이, 제1 및 제2 컨덕터(310,320) 사이에 DC 전압을 인가함으로써 성취된다.Delay adjustment of the
본 발명에 따르는 또 다른 실시예(500)가 도5a-5c에 도시된다. 이런 실시예는 저항 손실을 감시시키는 방법을 도시한다: 도5c에 도시된 제1 컨덕팅 패턴, 지 연 라인(505)은 장치의 하부층 즉, 기판 및 강유전성 물질 사이에 형성되는데, 제1 지연 라인(505)은 도1 및 도3에 도시된 것과 유사한 것이 필수적이며, 즉, 그것은 두 개의 구부러진 형태의 컨덕터(510,520)를 갖는데, 이는 서로 평행이고, 공통적인 일반적인 방향으로 신장하고, 이런 컨덕터는 그들 사이의 가상선(C)에 대해 서로 대칭인 것이 중요한데, 상기 가상선은 장치의 일반적인 방향으로 신장한다.Another
그러므로 지연 라인(505)의 두 개의 컨덕터는 "곧장 앞"을 향하는 즉, 장치의 일반적인 방향으로 하나의 섹션(532) 및 장치(500)의 일반적인 방향(C)에 수직인 하나의 섹션(531)을 갖는다. 컨덕터(510,520) 둘 다는 이런 섹션을 변경하도록 하여, 각 섹션이 다음 섹션과 연결된다. 그러므로 각각의 컨덕터는 장치의 일반적인 방향에 대해 "외부"를 향하는 두 개의 평행한 섹션(531,534)의 반복 패턴을 갖는데, 상기 두 개의 평행한 섹션은 상기 두 개의 평행한 섹션에 수직인 컨덕터(532)에 의해 장치의 "외부" 에지에서 연결된다. 그 후에 각각의 상기 두 개의 평행한 섹션(531,534)이 그의 서로 단부, 구버러진 패턴의 "내부 단부"에서 평행한 섹션의 방향에 다시 수직인 컨덕터(533)에 의해서 인접한 이런 섹션에 연결된다. Therefore, the two conductors of the
도5 장치의 선 IV-IV에 따른 횡단면도인 도6에 도시된 바와 같이, 장치는 또한 강유전성층의 상부에 배치된 제2 컨덕팅 패턴(510)을 포함한다. 제2 컨덕팅 패턴은 도5b에 상부도로 도시된다: 제2 컨덕팅 패턴은 그것이 "내부 단부"에 연결 컨덕터(533)를 나타내지 않는 것을 제외하고는 제1 컨덕팅 패턴과 유사하다. As shown in FIG. 6, which is a cross-sectional view along line IV-IV of the device of FIG. 5, the device also includes a
장치(500)에서, 제1 및 제2 컨덕팅 패턴이 배치되어 대응하는 섹션이 서로 "커버"되어, 도5a에 도시된 장치의 결과를 가져온다. 도5b에 도시되는 바와 같이, 제2 컨덕팅 패턴(510)은 또한 제1 컨덕팅 패턴의 "내부 에지"에서 연결 스트립에 "접속"하는 컨덕팅 스트립(conducting strips)(512)을 나타내는데, 즉, 제2 컨덕팅 패턴에서 접속 스트립(512)(connecting strips)(512)은 제1 컨덕팅 패턴의 각각의 구부러진 라인에 하나의 접속 스트립을 커버하거나 접속하기 위해서, 장치의 일반적인 방향에 수직 방향으로 신장한다. In
상술된 도1-5에서 도시된 지연 라인은 여러 긍정적인 특성이 있지만, 임의의 양의 인덕터 스트립 즉, 구부러진 라인 사이의 상호 음의 연결(negative coupling)이 존재하는데, 이는 장치의 총 인덕턴스를 감소시키므로 장치의 지연 시간에 부정적인 영향을 미친다. Although the delay lines shown in Figures 1-5 described above have several positive characteristics, there is any positive inductor strip, i.e., a negative coupling between the bent lines, which reduces the total inductance of the device. This negatively affects the latency of the device.
도 7은 스트립 사이에 상호 음의 연결 문제를 완화시킬 본 발명의 실시예(100)를 도시한다: 장치는 제1 및 제2 컨덕팅 패턴(710,720)을 포함하는데, 강유전성 층의 상이한 면에 배치된다. 각각의 컨덕팅 패턴은 선택적으로 장치의 일반적인 방향(c)에 대해 45도로 배치된 섹션을 포함하거나 마이너스 45도로 배치된 섹션을 포함한다. 그러나 제1 컨덕터의 제1 섹션(721)이 45도로 배치된다면, 제2 컨덕터의 제1 섹션(713)은 마이너스 45도로 배치될 것이고, 두 개의 컨덕터가 배치되어 상이한 방향을 가리키는 섹션은 서로를 가로지른다. 이런 형태로 인해서, 섹션은 서로를 90도로 가로지르고, 스트립 사이에 음의 자기적인 연결이 제거되는 것이 필수적이다. 7 illustrates an
더 일반적인 점에 있어서, 도7에 도시된 실시예는, 다음의 방법으로 설명될 수 있다: 제1 컨덕터(710)는 선택적으로 제2 및 제3 신장 방향의 섹션(712,711)을 포함하는데, 제2 신장 방향은 장치의 주요 신장 방향(C)에 대해서 α각이고, 제3 신장 방향은 장치의 주요 신장 방향(C)에 대해 β각이며, α는 0도에서 90도 사이의 간격이고, β는 90도에서 180도 사이의 간격이다.In a more general sense, the embodiment shown in FIG. 7 can be described in the following way: The
제2 컨덕터(720)는 또한 제4 및 제5 신장 방향의 섹션(713,714)을 포함하는데, 제4 신장 방향은 장치의 주요 신장 방향(C)에 대해 α'각이고, 제5 신장 방향은 장치의 주요 신장 방향(C)에 대해 β'각이다. α'는 0도에서 마이너스 90도 사이의 간격이고, β'는 마이너스 90도에서 마이너스 180도 사이의 간격이다.
제1 및 제2 컨덕터(710,720)는 지연 라인(700)에 배치되어, 제2 신장 방향의 제2 컨덕터의 섹션(712)은 제4 신장 방향의 제2 컨덕터의 섹션(713)을 가로지르고, 제3 신장 방향의 제1 컨덕터의 섹션(711)은 제5 신장 방향(714)에서 제2 컨덕터 섹션을 가로지른다.The first and
도8은 도7의 장치의 버전(800)을 도시한다: 이런 실시예에서, 두 개의 스트립 섹션(810,820)은 서로 가로지르지 않고, 오히려 그들은 각각의 컨덕터에서 두 개의 근접한 섹션이 서로 연결된 지점에서 그들 각각의 층 내에서 일치하거나, "서로 커버"할 것이다. 하나의 이런 지점(815)을 명확하게 하기 위해서 도 8에서 동그라미 표시한다. Figure 8 shows a
상술된 도1-8에 도시되어온 본 발명의 버전들은 광대역 애플리케이션에 대한 우수한 특성을 나타내지만 도9는 더 양호한 광대역 특성을 성취하기 위한 방법을 도시한다: 도7의 기본 디자인을 고수하지만, 장치의 폭은 점점 가늘어진다. Although the versions of the present invention shown in Figures 1-8 described above show excellent characteristics for broadband applications, Figure 9 shows a method for achieving better broadband characteristics: While adhering to the basic design of Figure 7, The width becomes thinner.
도 9에 도시되고 도 10에 도시된 바와 같이 장치를 선택적으로 점점 가늘게 함으로써, 장치는 주기적으로 가늘어지고 그것이 가늘어진 동일한 치수로 다시 넓어질 수 있다.By selectively tapering the device as shown in FIG. 9 and as shown in FIG. 10, the device can be periodically tapered and again widened to the same dimensions tapered.
도11a 및 도11b에서, 장치의 캐패시턴스를 적합하게 하는 양호한 가능성을 허용하는 본 발명의 변형이 도시된다: 본 발명의 이런 변형에 있어서, 또한 두 개의 컨덕팅 라인(1110,1120)이 존재하는데, 이는 비전도 기판에 의해서 지지되는 강유전성층의 각 측에 위치되고, 라인(1110,1120)은 또한 도 7의 경우에서와 같이, 바람직하게는 90도의 각으로 서로 교차하는 섹션을 갖는다. 그러나 섹션이 서로를 가로지르는 이런 변형에 있어서, 섹션들 중 하나는 바람직하게는 정사각형 형태와 같은 구멍을 갖거나 모든 또는 대부분의 교차 동안에 상당히 더 좁은 폭을 나타내도록 변경된다.In Figures 11A and 11B, a variant of the invention is shown which allows a good possibility of fitting the capacitance of the device: In this variant of the invention, there are also two conducting
도12a 및 도12b는 본 발명의 다른 실시예(1200)의 구성 요소에 대한 상부도를 도시하고, 도12c는 상부도의 전체로서 실시예(1200)를 도시한다. 이런 실시예는 부가적인 손실 및 증가된 처리 허용 오차를 제공할 수 있고, 중앙에 부동 접지를 제거하는 동시에 요구된 바이어스 전압을 감소시키는 캐패시턴스를 사용한다. 12A and 12B show top views of components of another
도12a는 하부층을 도시하고, 도12b는 상부 층을 도시하는데, 두 개의 층은 전도되고, 도7-11에 도시된 실시예에서 컨덕터와 같이 동일한 방법으로 분리된다. Fig. 12A shows the bottom layer and Fig. 12B shows the top layer, where the two layers are conductive and separated in the same way as the conductors in the embodiment shown in Figs. 7-11.
하부 컨덕터(12a) 및 상부 컨덕터(12b)는 동일한 디자인으로 구성되고, 그들 사이에 언급된 분리층은, 각각의 컨덕터 내에 대응하는 파트가 서로 "커버"하는 방법으로 "서로의 상부"에 배치된다. 각각의 컨덕터는 두 개의 구부러진 형태의 컨덕팅 패턴을 포함하는데, 상기 컨덕터 사이에, 컨덕터의 방향으로 신장하는 가상선에 대해 서로 대칭으로 배치된다. 그러므로 각각의 구부러진 패턴은 컨덕터의 일반적인 신장 방향에 수직으로 신장하는, 서로 평행한 섹션 및 컨덕터의 일반적인 신장 방향에 일치하는 신장 방향을 갖는, 서로 평행인 섹션을 가질 것이고, 상기 두 가지 유형의 섹션은 구부러진 패턴으로 변경된다. 그러므로 각각의 구부러진 라인에서, 컨덕터의 일반적인 신장 방향에 일치하는 신장 방향을 갖는 이런 섹션 중에서, 섹션들이 존재하는데, 이는 어떤 구부러진 라인에 근접하고, 이런 섹션은 다른 구부러진 라인으로부터 가장 떨어져 있다. The lower conductor 12a and the upper conductor 12b are of the same design, and the separating layers mentioned therebetween are arranged at the "top of each other" in such a way that the corresponding parts in each conductor "cover" each other. . Each conductor comprises two curved patterns of conductors, arranged symmetrically between the conductors with respect to an imaginary line extending in the direction of the conductor. Therefore, each curved pattern will have sections parallel to each other that extend perpendicular to the general direction of stretching of the conductors and sections that are parallel to each other, which have directions of stretching that match the general direction of stretching of the conductors, the two types of sections being It changes to a bent pattern. Therefore, in each of the bent lines, among these sections having an elongation direction that matches the general elongation direction of the conductor, there are sections, which are closest to some bent line and this section is furthest from the other bent line.
희망하는 용량성 연결을 성취하기 위해서, 하부 컨덕터에서, 모든 다른 "가장 가까운" 섹션은 다른 구부러진 라인을 향하는 돌출부를 포함하는데, 얇은 라인으로 돌출부가 끝나며, 모든 다른 가장 가까운 섹션은 상기 얇은 라인의 약간의 침입을 허용하는 오목부를 포함한다.In order to achieve the desired capacitive connection, in the lower conductor, every other "closest" section includes a protrusion facing another bent line, with the thin line ending with the protrusion, and all other closest sections being slightly of the thin line. It includes a recess to allow the intrusion of.
상부 컨덕터에서, 상기 오목부를 갖는, 하부 컨덕터에서 이런 가장 가까운 섹션에 대응하는 "가장 가까운" 섹션은 얇은 라인의 상기 침입을 "둘러쌀" 정사각형이나 사각형의 구멍을 포함하는데, 장치의 다른 플레이트에서일지라도, 이는 장치의 제조 허용 오차를 강화할 것이다. In the upper conductor, the "closest" section corresponding to this closest section in the lower conductor, with the recess, comprises a square or square hole that "surrounds" the penetration of a thin line, even on another plate of the device. This will enhance the manufacturing tolerances of the device.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020067018054A KR20060124747A (en) | 2006-09-05 | 2004-03-09 | An improved tuneable delay line |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020067018054A KR20060124747A (en) | 2006-09-05 | 2004-03-09 | An improved tuneable delay line |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060124747A true KR20060124747A (en) | 2006-12-05 |
Family
ID=37729293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067018054A KR20060124747A (en) | 2006-09-05 | 2004-03-09 | An improved tuneable delay line |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060124747A (en) |
-
2004
- 2004-03-09 KR KR1020067018054A patent/KR20060124747A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6737930B2 (en) | Tunable planar capacitor | |
US6661638B2 (en) | Capacitor employing both fringe and plate capacitance and method of manufacture thereof | |
US4661884A (en) | Miniature, multiple layer, side mounting high frequency blocking capacitor | |
KR20010080727A (en) | Electrically tunable filters with dielectric varactors | |
US4114120A (en) | Stripline capacitor | |
EP0757401A2 (en) | Dielectric filter | |
KR20010112416A (en) | Tunable microwave devices | |
CN109496460B (en) | Printed wiring board | |
EP1723690B1 (en) | An improved tuneable delay line | |
US9136573B2 (en) | Tunable high-frequency transmission line | |
US9424994B2 (en) | Tunable interdigitated capacitor | |
KR20060124747A (en) | An improved tuneable delay line | |
US9474150B2 (en) | Transmission line filter with tunable capacitor | |
US9101074B2 (en) | Capacitor and multilayer circuit board using same | |
KR100651724B1 (en) | Lateral tunable capacitor and microwave tunable device having the same | |
EP2074640A1 (en) | Capacitance arrangement and method relating thereto | |
JPS6366412B2 (en) | ||
EP3770954B1 (en) | Semiconductor device | |
CN111009514B (en) | Capacitor element unit for semiconductor device and semiconductor device thereof | |
US20220209379A1 (en) | Phase control structure and phase control array | |
JP6895116B2 (en) | Thin film capacitor, manufacturing method of thin film capacitor | |
JPS6218801A (en) | Dielectric filter | |
CN1253465A (en) | Built-in fingered flat capacitor and resistor and making method thereof | |
JPH0648963Y2 (en) | Dielectric filter | |
CN1202536C (en) | Variable resistor for high voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |