KR20060122255A - 공통전압 보상회로 및 보상방법 - Google Patents

공통전압 보상회로 및 보상방법 Download PDF

Info

Publication number
KR20060122255A
KR20060122255A KR1020050044574A KR20050044574A KR20060122255A KR 20060122255 A KR20060122255 A KR 20060122255A KR 1020050044574 A KR1020050044574 A KR 1020050044574A KR 20050044574 A KR20050044574 A KR 20050044574A KR 20060122255 A KR20060122255 A KR 20060122255A
Authority
KR
South Korea
Prior art keywords
common
coupling
voltage
compensation
signal
Prior art date
Application number
KR1020050044574A
Other languages
English (en)
Other versions
KR101140165B1 (ko
Inventor
김경석
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050044574A priority Critical patent/KR101140165B1/ko
Publication of KR20060122255A publication Critical patent/KR20060122255A/ko
Application granted granted Critical
Publication of KR101140165B1 publication Critical patent/KR101140165B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0413Details of dummy pixels or dummy lines in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치의 공통전압에 관한 것으로, 좀 더 상세히는 공통전압의 왜곡을 최소화하여 디스플레이 효율을 증가시키는 액정표시장치의 공통전압 보상회로 및 보상방법에 관한 것이다.
종래, 공통전압 스윙 구동방식의 공통전압 생성회로는 데이터 전압이 주기적으로 극성 반전함에 따라서 데이터 배선과 공통배선과의 교차부(오버랩 영역)에 형성되는 기생 캡(cap)으로 인해 커플링 현상이 발생하고, 이러한 커플링에 의해 공통전압이 왜곡되어 수평 크로스토크 현상이 발생하는 문제점이 있다.
이러한 문제를 해결하기 위하여 본 발명에 따른 공통전압 보상회로는 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선에서 커플링 신호를 측정하고, 이를 공통전압 보상회로에 피드백 함으로써, 커플링 신호에 대응되게 공통전압을 반전 증폭하여 공통전압의 왜곡을 개선한다.

Description

공통전압 보상회로 및 보상방법{Compensating Circuit for Vcom and It's Method}
도 1은 일반적인 액정표시장치의 단위화소를 도시한 등가회로도.
도 2a 및 도 2b는 각각 종래 제1 및 제2 공통전압 생성회로를 도시한 도면.
도 3은 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 구성 블록도.
도 4a 및 4b는 각각 본 발명에 따른 제1 및 제2 보상회로를 도시한 도면.
도 5는 본 발명에 따른 커플링 신호 측정부를 설명하기 위한 도면.
〈도면의 주요부분에 대한 부호설명〉
310: 전원 분배부 320: 반전 증폭부
330: 보상부 340: 커플링 측정부
본 발명은 액정표시장치의 공통전압에 관한 것으로, 좀 더 상세히는 공통전압의 왜곡을 최소화하여 디스플레이 효율을 증가시키는 액정표시장치의 공통전압 보상회로 및 보상방법에 관한 것이다.
일반적으로 액정표시장치는 각각 제1 전계생성전극인 화소전극 및 제2 전계생성전극인 공통전극이 형성된 제1 및 제2 기판을 소정간격 이격되게 합착한 후, 두 기판 사이에 액정을 주입하여 액정층이 개재된 형태로 제작된다.
액정표시장치는 화소전극과 공통전극 사이에 형성되는 전계로 액정분자를 구동하여 원하는 영상을 표현하며, 최근에는 스위칭 소자인 박막트랜지스터가 매트릭스 형태로 배열된 능동행렬 액정표시장치(Active Matrix LCD: AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 일반적으로 사용되고 있다.
도 1은 일반적인 액정표시장치의 단위화소를 도시한 등가회로도이다.
도시한 바와 같이, 액정표시장치의 단위화소는 교차되는 방향으로 형성되는 게이트 배선(GL) 및 데이터 배선(DL)과, 두 배선(GL, DL)의 교차부에 형성된 박막트랜지스터(T)와, 박막트랜지스터(T)와 병렬적으로 연결된 액정 캐패시터(LC) 및 스토리지 캐패시터(Cst)로 구성되며, 액정 캐패시터(LC)의 타측은 공통배선(Vcom)과 연결되고, 스토리지 캐패시터(Cst)의 타측은 게이트 배선(GL)과 연결된다.
액정표시장치의 동작을 간략히 설명하면, 게이트 배선(GL)으로 인가되는 구동신호에 의해 박막트랜지스터(T)가 턴-온(turn-on) 되면, 데이터 배선(DL)의 데이터 신호(화소전압)가 화소전극(미도시)으로 인가되고, 화소전극(미도시)과 공통전극(미도시) 사이의 전압차, 정확하게는 화소전압과 공통전압의 전압차에 의해 전계가 생성된다.
이러한 전계에 의해 액정 분자가 구동하여 빛의 투과량이 조절됨으로써, 원 하는 영상을 표현하게 된다.
이 때, 액정에 직류 전압을 오랫동안 인가하면 특성 열화가 일어나므로 특성 열화를 방지하기 위하여 인가전압의 극성을 주기적으로 바꾸어 주는 극성반전 구동법을 적용하며, 저소비 전력 구동 목적의 극성반전 구동법으로 공통전압 스윙(Vcom Swing) 구동방식이 사용된다.
공통전압 스윙 구동방식은 화소의 극성을 수평 화소열 단위로 극성반전 되도록 구동하는 방식이며, 좀 더 상세히는 제1 및 제2 공통전압을 구비하고, 홀수 번째 및 짝수 번째 수평 화소열에 각각 제1 및 제2 공통전압을 인가하는 방식이며, 제1 및 제2 공통전압은 1수직주기 마다 극성이 반전되고, 서로 극성이 반대이다.
즉, 제1 공통전압이 정(+)극성일 때, 제2 공통전압은 부(-)극성이고, 다음 프레임(1수직주기 후)에선 극성반전되어 제1 공통전압은 부(-)극성이고, 제2 공통전압은 정(+)극성이다.
도 2a 및 도 2b는 종래 각각 제1 및 제2 공통전압 생성회로를 도시한 도면이다.
도 2a에 도시한 바와 같이, 제1 공통전압 생성회로는 크게 전원 분배부(210)와, 반전 증폭부(220)로 구성되며, 전원 분배부(210)는 전원 전압단자(Vcc)와 접지 사이에 직렬 형성된 제1 저항(R1) 및 제1 가변저항(VR1)을 구비하고, 제1 가변저항(VR1)을 조절하여 전원 전압을 분배한다.
반전 증폭부(220)는 비반전 입력단(+), 반전 입력단(-), 출력단을 구비한 연산 증폭기(OP)로 구성되며, 전원 분배부(210)에서 분배된 전압을 비반전 입력단(+) 을 통하여 기준전압으로 입력받고, 1수직주기로 극성반전하는 제1 극성제어신호를 반전 입력단(-)을 통해 입력받아 제1 극성제어신호의 주기(1수직주기)로 반전 증폭된 제1 공통전압을 출력한다.
이 때, 연산 증폭기(OP)의 출력단에는 연산 증폭기(OP)의 출력을 공통 베이스 단자의 신호로 하여 직렬로 연결되어 양단이 전원 전압단자(Vcc)와 접지에 접속되어 있는 제1 및 제2 트랜지스터(TR1, TR2)로 구성되는 아날로그 버퍼(222)가 형성되어 있다.
또한, 피드백 라인, 즉 아날로그 버퍼(222)의 출력과 반전 입력단(-) 사이에는 제1 콘덴서(C1) 및 제2 가변저항(VR2)이 병렬로 형성되어 있고, 극성제어신호 입력단과 반전 입력단(-)에 사이에는 제2 저항(R2)이 형성되어 있다.
도 2b는 종래 공통전압 스윙 구동방식의 제2 공통전압 생성회로를 도시한 도면이며, 제2 공통전압 생성회로는 제1 공통전압 생성회로와 회로의 구성이 동일하므로 이에 대한 설명은 생략하고, 제1 공통전압 생성회로와의 차이점을 위주로 설명한다.
제2 공통전압 생성회로는 연산 증폭기(OP)의 반전 입력단(-)으로 제2 극성제어신호가 입력되며, 제2 극성제어신호는 1수직주기마다 극성이 반전되고, 제1 극성제어신호와 극성이 반대이다.
따라서 제1 공통전압과 극성의 반전 주기가 동일하고, 반대의 극성을 가지는 제2 공통전압이 출력된다.
이처럼, 제1 및 제2 공통전압 생성회로에서 1수직주기마다 극성이 반전되며, 서로 극성이 반대(위상차가 180°)인 제1 및 제2 공통전압이 생성되어 패널에 인가된다.
한편, 제1 및 제2 공통전압은 1수직주기(1프레임)동안 직류 전압을 유지하여야 하는데, 데이터 신호(전압)가 주기적으로 반전함에 따라서 데이터 배선(미도시)과 공통배선(미도시)과의 교차부(오버랩 영역)에 형성되는 기생 캡(cap)으로 인해 커플링 현상이 발생한다.
이로 인해서, 실제 패널 내부에 공급되는 공통전압은 커플링 신호만큼 왜곡되며, 공통전압의 왜곡에 의해 수평 크로스토크(Crosstalk) 현상이 발생하는 문제점이 있다.
이와 같은 공통전압 스윙 구동방식의 문제점 해결을 위하여 본 발명에 따른 공통전압 보상회로는 패널의 상단 또는 하단의 더미 공통배선으로부터 커플링 신호를 측정하고, 이를 피드백 하여 공통전압을 보상해 줌으로써, 커플링 신호에 의한 왜곡현상을 개선하여 안정적인 공통전압을 패널에 공급한다.
상기와 같은 목적을 위하여 본 발명에 따른 공통전압 보상회로는 패널에서 데이터 신호의 극성 반전에 따라 각각 제1 및 제2 공통전압에 발생하는 커플링 신호를 측정하는 커플링 측정부와; 전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제1 극성제어신호를 입력 받아 반전 증폭된 제1 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제1 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제1 공통전압을 반전 증폭하는 보상부를 포함하는 제1 보상회로와; 전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제2 극성제어신호를 입력 받아 반전 증폭된 제2 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제2 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제2 공통전압을 반전 증폭하는 보상부를 포함하는 제2 보상회로를 포함한다.
이 때, 상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성반전하며, 서로 극성이 반대이다.
상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 제1 및 제2 공통전압의 커플링 신호를 각각 측정한다.
상기 커플링 신호를 측정하기 위한 배선은 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 측정된 커플링 신호를 피드백 한다.
상기 제1 및 제2 공통전압 보상회로에 의해 보상된 상기 제1 및 제2 공통전압은 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가한다.
상기 전원 분배부는 전원 전압단자와 접지 사이에 직렬 구성된 제1 저항 및 제1 가변저항으로 구성된다.
상기 반전 증폭부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제1 연산 증폭기로 구성되며, 상기 제1 연산 증폭기의 출력단과 반전 입력단 사이에는 병렬 구성된 제1 콘덴서 및 제2 가변저항이 형성되어 있고, 비반전 입력단과 연결되어 제2 저항이 형성되어 있다.
상기 제1 연산 증폭기는 상기 비반전 입력단으로 상기 전원 분배부에서 분배된 전압을 입력받고, 상기 반전 입력단으로 상기 극성제어신호를 입력받는다.
상기 보상부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제2 연산 증폭기로 구성되며, 상기 제2 연산 증폭기의 출력단에는 아날로그 버퍼가 형성되어 있고, 상기 아날로그 버퍼의 출력과 상기 제2 연산 증폭기의 반전 입력단 사이에는 병렬 구성된 제2 콘덴서 및 제3 가변저항이 형성되어 있으며, 반전 입력단과 연결되어 제4 저항이 형성되어 있고, 비반전 입력단과 연결되어 제3 저항이 형성되어 있고, 상기 제3 저항과 제4 저항의 전단 사이에 제5 저항이 형성되어 있다.
상기 제2 연산 증폭기는 상기 비반전 입력단으로 상기 제1 연산 증폭기의 출력을 기준전압으로 입력받고, 상기 반전 입력단으로 상기 커플링 측정부에서 측정된 커플링 신호를 입력받는다.
상기 아날로그 버퍼는 상기 제2 연산 증폭기의 출력을 공통 베이스 단자의 신호로 하고, 직렬로 형성되어 양단이 전원 전압단자와 접지에 접속되어 있는 제1 및 제2 트랜지스터로 구성된다.
상기와 같은 목적을 위하여 본 발명에 따른 공통전압 보상방법은 패널에서 커플링 측정부를 통하여 상기 제1 및 제2 공통전압의 커플링 신호를 측정하는 단계와; 상기 제1 및 제2 보상회로의 각각의 전원 분배부에서 전원 전압을 분배하여 각각의 반전 증폭부에 기준전압으로 입력하는 단계와; 상기 각 반전 증폭부에서 각각 제1 및 제2 극성제어신호를 입력받고, 출력을 피드백 받아 반전 증폭된 제1 및 제2 비보상 기준신호를 출력하는 단계와; 상기 제1 및 제2 비보상 기준신호를 각각 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 상기 제1 및 제2 공통전압의 커플링 신호를 각각 입력받아 상기 커플링 신호에 대응되게 반전 증폭하여 상기 제1 및 제2 공통전압을 보상하는 단계와; 상기 보상된 제1 및 제2 공통전압을 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가하는 단계를 포함한다.
이 때, 상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성 반전하며, 서로 극성이 반대이다.
상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 커플링 신호를 각각 측정한다.
상기 커플링 신호는 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 보상회로의 보상부에 피드백 한다.
상기와 같은 목적을 위하여 본 발명에 따른 액정표시장치는 화소영역을 정의하는 다수의 게이트 및 데이터 배선이 교차되는 방향으로 형성되어 있고, 상기 게 이트 및 데이터 배선의 교차부에 스위칭 소자인 박막트랜지스터가 형성되어 있고, 상기 박막트랜지스터와 병렬적으로 연결되어 액정 캐패시터 및 스토리지 캐패시터가 형성되어 있으며, 상기 게이트 배선과 평행한 방향으로 형성되어 제1 및 제2 공통전압이 교대로 인가되는 다수의 공통배선이 형성되어 있는 패널과; 상기 패널에서 상기 데이터 신호의 극성 반전에 따라 상기 제1 및 제2 공통전압에 발생하는 커플링 신호를 각각 상기 패널의 상부에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하부에 형성된 제1 및 제2 더미 공통배선에서 측정하는 커플링 측정부와, 각각 전원 전압을 분배하는 전원 분배부, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 극성제어신호를 입력받아 반전 증폭된 비보상 기준신호를 출력하는 반전 증폭부, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부에서 측정된 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 반전 증폭하는 보상부를 포함하는 제1 및 제2 보상회로로 구성되는 공통전압 보상회로를 포함한다.
이 때, 상기 제1 및 제2 보상회로에 입력되는 극성제어신호는 1수직주기마다 극성반전하며, 서로 극성이 반대인 제1 및 제2 극성제어신호이다.
상기 제1 및 제2 보상회로에 입력되는 커플링 신호는 각각 제1 및 제2 공통전압에 발생하는 커플링 신호이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
도 3은 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 구성 블록도이다.
공통전압 스윙 구동방식은 제1 및 제2 공통전압을 교대로 구성하여 구동되며, 공통전압 보상회로는 제1 및 제2 공통전압을 보상하기 위한 제1 및 제2 보상회로를 구비하여 구성되는데, 제1 및 제2 보상회로의 구성이 동일하므로, 설명의 편의를 위하여 제1 및 제2 보상회로를 구분하지 않고 설명한다.
도시한 바와 같이, 본 발명에 따른 공통전압 보상회로는 크게 전원 전압을 분배하여 반전 증폭부(320)에 기준전압으로 공급하는 전원 분배부(310)와, 분배된 전압을 기준전압으로 입력받고, 출력 신호(공통전압)를 매 프레임(1수직주기)마다 반전시키기 위한 극성제어신호를 입력 받아 비보상 기준신호를 출력하는 반전 증폭부(320)와, 패널에서 데이터 신호의 주기적 극성 반전에 따라 데이터 배선과 공통배선 사이의 기생 캡에 의해 공통배선에 발생하는 커플링 신호를 측정하는 커플링 측정부(340)와, 반전 증폭부(320)로부터 비보상 기준신호를 기준전압으로 입력받고, 출력을 피드백 받으며, 커플링 신호를 입력받아 공통전압을 보상하여 출력하는 보상부(330)로 구성된다.
이 때, 극성제어신호는 제1 및 제2 보상회로에 각각 제1 및 제2 극성제어신호가 입력되며, 제1 및 제2 극성신호는 1수직주기마다 극성 반전되며, 서로 극성이 반대이다.
또한, 커플링 측정부(340)는 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 제1 및 제2 보상회로에 피드백 되는 커플링 신호를 각각 측정하여 공급하며, 제1 및 제2 더미 공통배선은 패널의 비화소 영역에 형성되어 액정구동에 사용되지 않고, 각각 제1 및 제2 공 통전압이 인가되는 배선으로 정의된다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 공통전압 보상회로의 구성에 대하여 상세히 설명한다.
도 4a 및 4b는 각각 본 발명에 따른 제1 및 제2 보상회로를 도시한 도면이다.
도 4a에 도시한 바와 같이, 본 발명에 따른 제1 보상회로는 전원분배부(310), 반전 증폭부(320), 보상부(330), 커플링 측정부(미도시)로 구성되며, 전원 분배부(310)는 전원 전압단자(Vcc)와 접지 사이에 직렬 구성된 제1 저항(R1) 및 제1 가변저항(VR1)으로 이루어지고, 제1 가변저항(VR1)의 크기를 조절하여 전원 전압을 원하는 전위의 전압으로 분배한다.
반전 증폭부(320)는 반전 입력단(-), 비반전 입력단(+), 출력단을 구비한 제1 연산 증폭기(OP1)로 구성되며, 전원 분배부(310)에서 분배된 전압을 비반전 입력단(+)을 통해 기준전압으로 입력받고, 제1 연산 증폭기(OP1)의 출력을 피드백 받으며, 제1 극성제어신호(CS1)를 반전 입력단(-)을 통해 입력받아 반전 증폭된 제1 비보상 기준신호(Vb1)를 출력한다.
이 때, 제1 연산 증폭기(OP1)의 피드백 라인, 다시 말해서 출력단과 반전 입력단(-) 사이에는 병렬 구성된 제1 콘덴서(C1) 및 제2 가변저항(VR2)이 형성되어 있고, 극성제어신호 입력단과 반전 입력단(-) 사이에는 제2 저항(R2)이 형성되어 있으며, 제1 연산 증폭기(OP1)의 이득(gain)은 제2 저항(R2)과 제2 가변저항(VR2)에 의해 결정되므로, 제2 가변저항(VR2)의 크기를 조절하여 출력신호의 증폭 정도 를 결정한다.
한편, 제1 극성제어신호(CS1)는 1수직주기마다 극성이 반전되는 신호이고, 출력되는 제1 비보상 기준신호(Vb1)는 제1 극성제어신호(CS1)와 동기하여 1수직주기마다 극성이 반전된다.
커플링 측정부는 도시하지는 않았지만 패널에 형성된 공통배선에서 데이터 배선과의 커플링 신호(전압)를 측정하여 커플링 신호 입력단, 다시 말해서 보상부에 피드백 하며, 제1 및 제2 보상회로(도 4a, 도 4b)에 피드백 하는 커플링 신호는 패널의 상단에 형성된 제1 및 제2 더미 공통배선(미도시) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(미도시)에서 측정한다.
보상부(330)는 반전 입력단(-), 비반전 입력단(+), 출력단을 구비한 제2 연산 증폭기(OP2)로 구성되며, 반전 증폭부(320)의 출력을 비반전 입력단(+)을 통해 기준전압으로 입력받고, 커플링 측정부(미도시)로부터 패널에서 측정된 커플링 신호를 입력받으며, 출력을 피드백 받아 제1 공통전압(Vcom1)을 보상하여 패널에 공급한다.
이 때, 제2 연산 증폭기(OP2)의 출력단에는 제2 연산 증폭기(OP2)의 출력을 공통 베이스 단자의 신호로 하고, 직렬로 형성되어 양단이 전원 전압단자(Vcc)와 접지에 접속되어 있는 제1 및 제2 트랜지스터(TR1, TR2)로 구성되는 아날로그 버퍼(332)가 형성되어 있다.
또한, 제2 연산 증폭기(OP2)의 피드백 라인, 다시 말해서 출력단과 반전 입력단(-) 사이에는 병렬 구성된 제2 콘덴서(C2) 및 제3 가변저항(VR3)이 형성되어 있고, 커플링 신호 입력단과 반전 입력단(-) 사이에는 제4 저항(R4)이 형성되어 있고, 반전 증폭부(320)의 출력을 입력받는 비반전 입력단(+)에는 제3 저항(R3)이 형성되어 있으며, 커플링 신호 입력단과 반전 증폭부(320) 출력단 사이에는 제5 저항(R5)이 형성되어 있다.
한편, 제2 연산 증폭기(OP2)의 이득(gain)은 제4 저항(R4) 및 제3 가변저항(VR3)에 의해 결정되므로, 제3 가변저항(VR3)의 크기를 조절하여 보상정도를 결정한다.
도 4b는 제2 보상회로를 도시한 도면으로써, 도시한 바와 같이 제2 공통전압 보상회로는 전원 분배부(310), 반전 증폭부(320), 보상부(330), 커플링 측정부(미도시)로 구성되며, 제1 보상회로(도 4a)와 회로구성이 동일하므로 제1 보상회로(도 4a)와의 차이점 위주로 설명한다.
도면에서와 같이, 제2 보상회로(도 4b)는 반전 증폭부(320), 정확하게는 제1 연산 증폭기(OP1)의 반전 입력단(-)으로 제2 극성제어신호(CS2)를 입력받아 반전 증폭된 제2 비보상 기준신호(Vb2)를 출력하며, 제2 극성제어신호(CS2)는 1수직주기마다 극성 반전되고, 제1 극성제어신호(CS1)와는 극성이 반대인 신호이다.
따라서 반전 증폭된 제2 비보상 기준신호(Vb2)는 1수직주기마다 극성 반전되고, 제1 비보상 기준신호(Vb1)과는 극성이 반대(위상차가 180°)이다.
제2 보상회로의 보상부(330), 정확하게는 제2 연산 증폭기(OP2)는 제2 비보상 기준신호(Vb2)를 기준전압으로 입력받고, 커플링 신호를 반전 입력단(-)으로 입력받아 제2 공통전압(Vcom2)을 보상하여 패널에 공급한다.
한편, 상술한 바 있듯이 제1 및 제2 보상회로(도 4a, 도 4b)의 보상부(330)에 공급되는 커플링 신호는 각각 패널의 상단 또는 하단의 제1 및 제2 더미 공통배선(미도시)에서 측정하며, 이하 도면을 참조하여 커플링 측정부에 대해 상세히 설명한다.
도 5는 본 발명에 따른 커플링 신호 측정부를 설명하기 위한 도면이다.
도시한 바와 같이, 공통전압 스윙 구동방식의 패널에는 제1 및 제2 공통배선(510, 520)이 교대로 구성되어 있으며, 본 발명에 따른 제1 및 제2 보상회로(도 4a, 도 4b)의 보상부(도 4의 330)로 피드백 되는 커플링 신호는 각각 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 측정하며, 제1 및 제2 더미 공통배선(512, 514)은 화소영역(P)의 상부 및 하부, 즉 비화소 영역에 형성되어 액정구동에 사용되지 않고, 각각 제1 및 제2 공통전압(Vcom1, Vcom2)이 인가되는 공통배선(510, 520)으로 정의된다.
이 때, 패널 상단에 형성된 제1 및 제2 더미 공통배선(512, 514)이 데이터 배선과의 커플링 현상이 가장 심하게 나타나므로 패널 상단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 커플링 신호를 측정하는 방식이 가장 바람직하다.
이와 같이, 패널 상단 또는 하단의 더미 공통배선(512, 514)에서 측정된 커플링 신호는 패널의 좌측에 형성된 게이트 PCB(550)에 전기적으로 연결하여 보상회로(도 4a, 도 4b)에 공급된다.
한편, 공통전압은 일반적으로 패널의 네 모서리 부분으로 입력되어지는데, 공통전압의 안정된 공급을 위하여 네 모서리 부분 외에 패널의 중간영역에 제1 및 제2 공통전압이 인가되는 배선과 게이트 PCB를 전기적으로 연결시켜 주는 제1 및 제2 추가배선(516, 526)을 형성하여 보상되어진 공통전압(Vcom1, Vcom2)을 인가하거나, 제1 및 제2 추가배선(516, 526)을 이용하여 커플링 신호를 측정할 수도 있다.
이와 같이 구성된 본 발명에 따른 공통전압 스윙용 공통전압 보상회로의 동작은 다음과 같다.
본 발명에 따른 공통전압 보상회로는 제1 및 제2 보상회로(도 4a, 도 4b)로 구분되며, 제1 및 제2 공통전압 보상회로(도 4a, 도 4b)를 통해 얻은 제1 및 제2 공통전압(Vcom1, Vcom2)은 각각 제1 및 제2 공통배선(510, 520), 다시 말해서 홀수 번째 및 짝수 번째 공통배선(510, 520)으로 인가되어 수평 화소열 단위로 인가된 공통전압의 극성이 반대가 된다.
이 때, 제1 및 제2 보상회로(도 4a, 도 4b)는 구성 및 동작이 동일하며, 극성제어신호의 극성이 반대이고, 피드백 되는 커플링 신호를 각각 제1 및 제2 더미 공통배선(512, 514)에서 측정한다는 차이만을 가지므로, 이하 설명의 편의를 위하여 제1 및 제2 공통전압 보상회로(도 4a, 도 4b)를 구분하지 않고 설명한다.
공통전압 보상회로(도 4)는 전원 전압을 입력받아 전원 분배부(310)에서 분배하고, 이렇게 분배된 전원 전압은 반전 증폭부(320), 정확하게는 반전 증폭부(320)를 구성하는 제1 연산 증폭기(OP1)에 기준전압으로 비반전 입력단(+)에 입력된다.
반전 증폭부(320)는 전원 분배부(310)에서 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 극성제어신호를 반전 입력단(-)을 통해 입력받아 액정을 구동하기 위한 레벨의 전위로 반전 증폭된 비보상 기준신호를 출력하며, 이를 보상부(330), 정확하게는 보상부(330)를 구성하는 제2 연산 증폭기(OP2)에 기준전압으로 공급한다.
커플링 측정부(340)는 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 데이터 신호의 극성 반전에 따른 커플링 신호를 측정하고, 이렇게 측정된 커플링 신호를 보상부(330), 정확하게는 제2 연산 증폭기(OP2)의 반전 입력단(-)으로 피드백 한다.
보상부(330)는 반전 증폭부(320)에서 액정을 구동하기 위한 레벨의 전위로 반전 증폭된 비보상 기준신호를 비반전 입력단(+)을 통해 기준전압으로 입력받고, 아날로그 버퍼(332)를 거친 출력 신호를 피드백 받으며, 커플링 측정부(340)에서 측정된 커플링 신호를 반전 입력단(-)을 통해 입력받아 커플링 신호에 대응하도록 반전 증폭하여 공통전압(Vcom)을 보상한다.
이 때, 회로소자의 특성 등으로 인한 손실(전위의 감소)을 고려하여 반전 증폭되는 공통전압(Vcom)의 보상정도를 커플링 신호보다 크게 구성하는 것이 바람직하다.
한편, 상술한 공통전압 보상회로의 동작에서 제1 및 제2 보상회로(도 4a, 도 4b)에 인가되는 극성제어신호는 각각 제1 및 제2 극성제어신호(CS1, CS2)이며, 두 신호는 1수직주기마다 반전하고, 서로 극성이 반대(위상차가 180°)이다.
또한, 제1 및 제2 보상회로(도 4a, 도 4b)에 입력되는 커플링 신호는 각각 패널의 상단에 형성된 제1 및 제2 더미 공통배선(512, 514) 또는 패널의 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 측정한다.
상술한 바와 같이, 본 발명에 따른 공통전압 보상회로, 좀 더 상세히는 제1 및 제2 보상회로(도 4a, 도 4b)는 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선(512, 514)에서 커플링 신호를 측정하여 이를 각각 피드백 받고, 피드백 받은 커플링 신호에 대응되게 공통전압을 반전 증폭시킴으로써,
데이터 배선과 공통배선 사이에 형성된 기생 캡에 의하여 데이터 신호의 극성 반전에 따른 동조 현상인 커플링으로 인한 공통전압의 왜곡을 보상한다.
이로 인해서, 종래 공통전압의 왜곡에 의해 발생되는 수평 크로스토크를 방지하여 화질을 개선한다.
본 발명은 상술한 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시 할 수 있다.
이와 같이, 본 발명에 따른 공통전압 보상회로는 제1 및 제2 보상회로를 구비하며, 패널의 상단 또는 하단에 형성된 제1 및 제2 더미 공통배선에서 커플링 신호를 측정하여 각각 제1 및 제2 보상회로에 피드백 하고, 커플링 신호에 대응되게 공통전압을 반전 증폭하여 보상함으로써, 공통전압의 왜곡에 의한 수평 크로스토크 를 방지하여 화질을 개선하는 효과가 있다.

Claims (18)

  1. 데이터 신호 및 반대 극성의 제1 및 제2 공통전압이 인가되는 패널에서 상기 데이터 신호의 극성 반전에 따라서 공통배선에 유도되는 커플링 신호를 보상하기 위한 공통전압 보상회로에 있어서,
    상기 패널에서 상기 데이터 신호의 극성 반전에 따라 각각 제1 및 제2 공통전압에 발생하는 커플링 신호를 측정하는 커플링 측정부와;
    전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제1 극성제어신호를 입력 받아 반전 증폭된 제1 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제1 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제1 공통전압을 반전 증폭하는 보상부를 포함하는 제1 보상회로와;
    전원 전압을 분배하는 전원 분배부와, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 제2 극성제어신호를 입력 받아 반전 증폭된 제2 비보상 기준신호를 출력하는 반전 증폭부와, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 제2 공통전압에 발생하는 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 제2 공통전압을 반전 증폭하는 보상부를 포함하는 제2 보상회로
    를 포함하는 공통전압 보상회로.
  2. 제 1항에 있어서,
    상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성반전하며, 서로 극성이 반대인 공통전압 보상회로.
  3. 제 1항에 있어서,
    상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 제1 및 제2 공통전압의 커플링 신호를 각각 측정하는 공통전압 보상회로.
  4. 제 3항에 있어서,
    상기 커플링 신호를 측정하기 위한 배선은 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 측정된 커플링 신호를 피드백 하는 공통전압 보상회로.
  5. 제 1항에 있어서,
    상기 제1 및 제2 공통전압 보상회로에 의해 보상된 상기 제1 및 제2 공통전 압은 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가하는 공통전압 보상회로.
  6. 제 1항에 있어서,
    상기 전원 분배부는 전원 전압단자와 접지 사이에 직렬 구성된 제1 저항 및 제1 가변저항으로 구성되는 공통전압 보상회로.
  7. 제 1항에 있어서,
    상기 반전 증폭부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제1 연산 증폭기로 구성되며, 상기 제1 연산 증폭기의 출력단과 반전 입력단 사이에는 병렬 구성된 제1 콘덴서 및 제2 가변저항이 형성되어 있고, 비반전 입력단과 연결되어 제2 저항이 형성되어 있는 공통전압 보상회로.
  8. 제 7항에 있어서,
    상기 제1 연산 증폭기는 상기 비반전 입력단으로 상기 전원 분배부에서 분배된 전압을 입력받고, 상기 반전 입력단으로 상기 극성제어신호를 입력받는 공통전압 보상회로.
  9. 제 1항에 있어서,
    상기 보상부는 반전 입력단, 비반전 입력단, 출력단을 구비한 제2 연산 증폭기로 구성되며, 상기 제2 연산 증폭기의 출력단에는 아날로그 버퍼가 형성되어 있고, 상기 아날로그 버퍼의 출력과 상기 제2 연산 증폭기의 반전 입력단 사이에는 병렬 구성된 제2 콘덴서 및 제3 가변저항이 형성되어 있으며, 반전 입력단과 연결되어 제4 저항이 형성되어 있고, 비반전 입력단과 연결되어 제3 저항이 형성되어 있고, 상기 제3 저항과 제4 저항의 전단 사이에 제5 저항이 형성되어 있는 공통전압 보상회로.
  10. 제 9항에 있어서,
    상기 제2 연산 증폭기는 상기 비반전 입력단으로 상기 제1 연산 증폭기의 출력을 기준전압으로 입력받고, 상기 반전 입력단으로 상기 커플링 측정부에서 측정된 커플링 신호를 입력받는 공통전압 보상회로.
  11. 제 9항에 있어서,
    상기 아날로그 버퍼는 상기 제2 연산 증폭기의 출력을 공통 베이스 단자의 신호로 하고, 직렬로 형성되어 양단이 전원 전압단자와 접지에 접속되어 있는 제1 및 제2 트랜지스터로 구성되는 공통전압 보상회로.
  12. 각각 전원 분배부, 반전 증폭부, 보상부로 구성되는 제1 및 제2 보상회로와 커플링 측정부를 포함하며, 데이터 신호 및 반대 극성의 제1 및 제2 공통전압이 인가되는 패널에서 데이터 신호의 극성 반전에 따라서 공통배선에 유도되는 커플링 신호를 보상하기 위한 공통전압 보상회로의 공통전압 보상방법에 있어서,
    상기 패널에서 커플링 측정부를 통하여 상기 제1 및 제2 공통전압의 커플링 신호를 측정하는 단계와;
    상기 제1 및 제2 보상회로의 각각의 전원 분배부에서 전원 전압을 분배하여 각각의 반전 증폭부에 기준전압으로 입력하는 단계와;
    상기 각 반전 증폭부에서 각각 제1 및 제2 극성제어신호를 입력받고, 출력을 피드백 받아 반전 증폭된 제1 및 제2 비보상 기준신호를 출력하는 단계와;
    상기 제1 및 제2 비보상 기준신호를 각각 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부로부터 상기 제1 및 제2 공통전압의 커플링 신호를 각각 입력받아 상기 커플링 신호에 대응되게 반전 증폭하여 상기 제1 및 제2 공통전압을 보상하는 단계와;
    상기 보상된 제1 및 제2 공통전압을 패널에 형성된 공통배선과 연결되는 여러 외부 연결 위치에 인가하는 단계
    를 포함하는 공통전압 보상방법.
  13. 제 12항에 있어서,
    상기 제1 및 제2 극성제어신호는 1수직주기 마다 극성 반전하며, 서로 극성이 반대인 공통전압 보상방법.
  14. 제 12항에 있어서,
    상기 커플링 측정부는 상기 패널의 상단에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하단에 형성된 제1 및 제2 더미 공통배선에서 상기 커플링 신호를 각각 측정하는 공통전압 보상방법.
  15. 제 14항에 있어서,
    상기 커플링 신호는 상기 패널의 좌측에 형성된 게이트 PCB에 전기적으로 연결되게 하여, 보상회로의 보상부에 피드백 하는 공통전압 보상방법.
  16. 화소영역을 정의하는 다수의 게이트 및 데이터 배선이 교차되는 방향으로 형성되어 있고, 상기 게이트 및 데이터 배선의 교차부에 스위칭 소자인 박막트랜지스터가 형성되어 있고, 상기 박막트랜지스터와 병렬적으로 연결되어 액정 캐패시터 및 스토리지 캐패시터가 형성되어 있으며, 상기 게이트 배선과 평행한 방향으로 형성되어 제1 및 제2 공통전압이 교대로 인가되는 다수의 공통배선이 형성되어 있는 패널과;
    상기 패널에서 상기 데이터 신호의 극성 반전에 따라 상기 제1 및 제2 공통전압에 발생하는 커플링 신호를 각각 상기 패널의 상부에 형성된 제1 및 제2 더미 공통배선 또는 상기 패널의 하부에 형성된 제1 및 제2 더미 공통배선에서 측정하는 커플링 측정부와, 각각 전원 전압을 분배하는 전원 분배부, 상기 전원 분배부로부터 분배된 전압을 기준전압으로 입력받고, 출력을 피드백 받으며, 극성제어신호를 입력받아 반전 증폭된 비보상 기준신호를 출력하는 반전 증폭부, 상기 반전 증폭부의 출력을 기준전압으로 입력받고, 출력을 피드백 받으며, 상기 커플링 측정부에서 측정된 커플링 신호를 입력받아 상기 커플링 신호와 대응되게 반전 증폭하는 보상부를 포함하는 제1 및 제2 보상회로로 구성되는 공통전압 보상회로
    를 포함하는 액정표시장치.
  17. 제 16항에 있어서,
    상기 제1 및 제2 보상회로에 입력되는 극성제어신호는 1수직주기마다 극성반전하며, 서로 극성이 반대인 제1 및 제2 극성제어신호인 액정표시장치.
  18. 제 16항에 있어서,
    상기 제1 및 제2 보상회로에 입력되는 커플링 신호는 각각 제1 및 제2 공통전압에 발생하는 커플링 신호인 액정표시장치.
KR1020050044574A 2005-05-26 2005-05-26 공통전압 보상회로 및 보상방법 KR101140165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050044574A KR101140165B1 (ko) 2005-05-26 2005-05-26 공통전압 보상회로 및 보상방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044574A KR101140165B1 (ko) 2005-05-26 2005-05-26 공통전압 보상회로 및 보상방법

Publications (2)

Publication Number Publication Date
KR20060122255A true KR20060122255A (ko) 2006-11-30
KR101140165B1 KR101140165B1 (ko) 2012-04-24

Family

ID=37707615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044574A KR101140165B1 (ko) 2005-05-26 2005-05-26 공통전압 보상회로 및 보상방법

Country Status (1)

Country Link
KR (1) KR101140165B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365837B1 (ko) * 2006-12-29 2014-02-24 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101373484B1 (ko) * 2006-12-29 2014-03-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101419250B1 (ko) * 2011-11-18 2014-07-15 엘지디스플레이 주식회사 터치 센서를 갖는 액정 표시 장치 및 그 구동 방법
KR20150022457A (ko) * 2013-08-23 2015-03-04 삼성디스플레이 주식회사 리플 보상 회로, 이를 이용한 표시 패널의 구동 방법 및 이를 포함하는 표시 장치
KR20160088964A (ko) * 2015-01-16 2016-07-27 엘지디스플레이 주식회사 전원공급장치 및 이를 포함한 표시장치
JP2016177279A (ja) * 2015-03-20 2016-10-06 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示システム
US9711100B2 (en) 2014-08-06 2017-07-18 Samsung Display Co., Ltd. Common voltage distortion detecting circuit, liquid crystal display device and method of driving the same
CN111862896A (zh) * 2019-04-25 2020-10-30 瑞鼎科技股份有限公司 应用于显示驱动电路的公共电压补偿装置及补偿方法
CN114267309A (zh) * 2021-12-25 2022-04-01 重庆惠科金渝光电科技有限公司 公共电压检测电路、显示模组和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102087379B1 (ko) 2013-12-31 2020-03-11 삼성디스플레이 주식회사 액정 표시 장치
KR20220037909A (ko) 2020-09-18 2022-03-25 삼성전자주식회사 디스플레이 장치 및 그 제어 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100262957B1 (ko) * 1997-11-13 2000-08-01 구본준 크로스토크 보상회로
KR100619163B1 (ko) * 2000-12-30 2006-09-05 비오이 하이디스 테크놀로지 주식회사 공통전압 발생장치
KR100488453B1 (ko) * 2002-12-26 2005-05-11 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365837B1 (ko) * 2006-12-29 2014-02-24 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101373484B1 (ko) * 2006-12-29 2014-03-25 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101419250B1 (ko) * 2011-11-18 2014-07-15 엘지디스플레이 주식회사 터치 센서를 갖는 액정 표시 장치 및 그 구동 방법
KR20150022457A (ko) * 2013-08-23 2015-03-04 삼성디스플레이 주식회사 리플 보상 회로, 이를 이용한 표시 패널의 구동 방법 및 이를 포함하는 표시 장치
US9711100B2 (en) 2014-08-06 2017-07-18 Samsung Display Co., Ltd. Common voltage distortion detecting circuit, liquid crystal display device and method of driving the same
KR20160088964A (ko) * 2015-01-16 2016-07-27 엘지디스플레이 주식회사 전원공급장치 및 이를 포함한 표시장치
JP2016177279A (ja) * 2015-03-20 2016-10-06 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示システム
CN111862896A (zh) * 2019-04-25 2020-10-30 瑞鼎科技股份有限公司 应用于显示驱动电路的公共电压补偿装置及补偿方法
CN114267309A (zh) * 2021-12-25 2022-04-01 重庆惠科金渝光电科技有限公司 公共电压检测电路、显示模组和显示装置

Also Published As

Publication number Publication date
KR101140165B1 (ko) 2012-04-24

Similar Documents

Publication Publication Date Title
KR101140165B1 (ko) 공통전압 보상회로 및 보상방법
KR101157837B1 (ko) 공통전압 보상회로 및 보상방법
US8228287B2 (en) Liquid crystal display device for removing ripple voltage and method of driving the same
US9911391B2 (en) Liquid crystal display having common voltage compensator
KR101255858B1 (ko) 표시 장치 및 그 구동 방법
KR101167314B1 (ko) 액정표시장치
KR100777705B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101209039B1 (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
CN101542580B (zh) 液晶显示装置、液晶显示装置驱动方法、液晶显示装置源极驱动器、以及液晶显示装置控制器
CN101154367A (zh) 显示驱动装置和具有该显示驱动装置的显示装置
CN105448255A (zh) 液晶显示装置及其驱动方法
US6466191B1 (en) Liquid crystal display thin film transistor driving circuit
KR20090023147A (ko) 표시 장치 및 표시 방법
TWI423230B (zh) 液晶顯示器及其驅動方法
KR100840331B1 (ko) 공통 전압 발생 장치 및 이를 이용한 액정 표시 장치
KR101321180B1 (ko) 액정표시장치와 그 구동방법
CN100358000C (zh) 矩阵显示器件
KR101365837B1 (ko) 액정표시장치 및 그의 구동방법
KR100321924B1 (ko) 액정표시장치
KR20080015584A (ko) 표시 장치
KR20120056650A (ko) 액정 표시장치
KR20040057804A (ko) 액정표시장치 및 그 구동방법
KR100971390B1 (ko) 감마 기준 전압 발생 회로
KR101243787B1 (ko) 액정표시장치의 감마전압 보정회로
JP2006119450A (ja) 表示パネル制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 8