KR20060115718A

KR20060115718A - 이중 평면 후진파 발진기용 장치 및 방법

Info

Publication number: KR20060115718A
Application number: KR1020067003022A
Authority: KR
Inventors: 제임스. 에이. 주니어 데이톤
Original assignee: 맨하탄 테크놀러지스, 엘엘씨
Priority date: 2003-08-12
Filing date: 2004-08-12
Publication date: 2006-11-09
Also published as: US7037370B2; WO2005017938A3; US20060185579A1; CA2542174A1; CN1871764B; JP2007502522A; EP1661239A2; EP1661239A4; AU2004265996B2; US20040154526A1; CN1871764A; AU2004265996A1; WO2005017938B1; WO2005017938A2

Abstract

본 발명은 서브-밀리미터 후진파 발진기(100)에 관한 것이다. 보다 상세하게는 본 발명은 이중평면 인터디지털 회로(115, 125)를 갖는 소형 후진파 발진기(100)에 관한 것이다. 일실시예에서, 인터디지털 회로(115, 125)는 다이아몬드를 포함하고, 이는 전기-도전성 물질로 코팅되어 있다.

인터디지털, 회로, 후진파, 발진기, 소형, 다이아몬드, 코팅, 이중평면

Description

이중 평면 후진파 발진기용 장치 및 방법{Method and apparatus for Bi-planar backward wave oscillator}

본 발명은 2003년 8월 12일자로 특허출원된 가출원 제 60/494,089호 및 제 60/494,095호 및 2004년 2월 6일자로 특허출원된 제 10/772,444 호의 우선권 이익을 주장한다.

후진파 발진기(BWO)는 가간섭성 방사의 조절원이다. 종래의 후진파 발진기에서, 전자총은 저속-파형 구조내로 전자빔을 보낸다. 전자빔의 출력전압은 전자총 근처에서 추출된다. 그들의 넓은 조절 영역으로 인해, 후진파 발진기는 수 mm 이하의 방사를 검출하기 위한 헤테로다인 수신기내의 로컬 발진기를 포함하는 다양한 응용제품에 사용되곤 하였다.

명목상, 서브 mm 파는 전자기 복사가 1.0 과 0.1 mm 사이의 파장을 갖는 곳인 300 내지 3,000 GHz 범위를 관장한다. 서브 mm 대역 이상은 대표적으로 파장이 미크론으로 보고되고 전자기파가 빛의 파장과 유사하게 행동하는 적외선 영역이다. 서브 mm 대역 아래는 mm 파 대역(30 내지 300 GHz)과 마이크로파 대역(1 내지 30 GHz)이다. mm 및 마이크로파 대역에서, 전자기파는 회로 크기를 파장과 비교할 수 있는 매우 중요한 차이를 갖고 보통의 저주파 전류 및 전압과 유사하게 행동한다. 서브 mm 대역에서, 전자기 복사는 마이크로파와 빛의 양쪽 특성을 모두 갖는다. 표준 광학 구조가 너무 커지는 반면 마이크로파에 적합한 구조는 서브 mm 장치용으로는 비이성적으로 작아진다.

서브 mm 대역에서 크기적인 복잡성에 더해지는 것은 주요 대기 감쇠 및 매우 크게 증가된 전기 전도 손실에 의해 부가되는 여러 물리적인 구속들이다. 대기 감쇠는 자연적으로 일어나는 분자 가스들의 진동과 회전 공진의 출현에 의해 매우 심해지고, 반면 금속 표면의 조도는 전도 손실을 괄목할 정도로 증가시킨다. 크기와 손실에 관련된 많은 문제점들이 300 GHz 미만의 주파수에서 매우 중요해지기 때문에, 서브 mm 영역은 종종 100 GHz 까지 연장된다.

종래에는, 전력과 효율이 중요한 시스템 파라미터가 되는 응용분야에서 진공 전자장치는 마이크로파 및 mm 파 영역을 주로 갖고 관장했다. 그러나, 서브 mm 영역내에서 종래의 파이크로파 구조들은 보통 적용될 수 없었다. 고체상태 장치들은 마이크로파 및 낮은 mm 파 영역에서 저전력 신호원으로서 사용되곤 하였으나, 서브 mm 대역에서는 적용될 수 없었다. 기체 레이저는 서브 mm 대역에서 동작될 수 있으나, 주파수를 구분하기 위하여 조절될 수 있을 뿐이고, 그들은 일반적으로 매우 큰 장치들이다. 현재로서는, 서브 mm 대역에서 전자적으로 조절 가능한 신호원으로서 상업적으로 활용될 수 있는 것은 없다.

따라서, 본 발명의 목적은 인터디지털 저속파 회로를 갖는 BWO를 제공하는 것이다.

또 다른 목적은 다이아몬드를 포함하는 BWO를 제공하는 것이다.

본 개시의 또 다른 목적은 BWO의 전자빔과 저속파 회로 사이의 새로운 공간적 관계를 제공하는 것이다.

본 개시의 또 다른 목적은 1 보다 큰 상호작용 임피던스를 갖는 BWO를 제공하는 것이고, 바람직하게는 10 보다 크고, 가장 바람직하게는 100 보다 크다.

본 개시의 추가적인 목적은 10 Kg 보다 가벼운 소형 BWO를 제공하는 것이고, 바람직하게는 1 Kg 미만이다.

본 개시의 추가적인 목적은 BWO에 사용될 수 있는 인터디지털 회로를 제공하는 것이다.

본 개시의 또 다른 추가 목적은 전자 소스와 일체로된 구조를 갖는 BWO를 제공하는 것이다.

본 개시의 또 다른 목적은 전자 소스와 BWO 사이의 연결 인터페이스를 제공하는 것이다.

본 개시의 또 다른 목적은 전계 방출 음극을 갖는 BWO를 제공하는 것이다.

본 발명의 또 다른 목적은 제 1 평면과 제 2 평면 사이에 위치하는 전자빔을 갖는 BWO를 제공하는 것이다; 각각의 제 1, 2 평면은 초점 전극, 제 1 애노드, 제 2 애노드(또는 저속파 회로) 및 하나 이상의 콜렉터들중 적어도 하나를 정의한다.

본 개시의 또 다른 목적은 초점 전극, 제 1 애노드 및 제 2 애노드에 대해 전자빔을 향하고, 이로서 전자들이 하나 이상의 콜렉터에 의해 모여되는 전자 소스를 포함하는 장치를 제공하는 것이다.

또 다른 목적은 집적회로를 갖는 BWO를 제조하는 방법을 개시하는 것이다.

개시의 또 다른 목적은 전자 소스와 인터디지털 회로가 같은 다이아몬드로 제조되는 BWO를 제공하는 것이다.

또 다른 실시예에서, 개시는 저속파 회로와 통합된 전자총에 관한 것이다.

본 개시의 또 다른 목적은 종래의 BWO와 비교하여 실질적으로 더 낮은 동작 전압을 요구하는 BWO를 제공하는 것이다.

본 개시의 추가적인 목적은 저속파 안내와 전자빔 사이에서 실질적으로 더 높은 상호작용 효율을 갖는 BWO를 제공하는 것이다.

이들 및 그 밖의 목적들은 이하의 도면과 관련하여 논의될 것이다.

도 1A-C는 본 발명의 제 1 실시예의 개략적인 도면;

도 2A-2B는 본 발명의 제 1 실시예에 따른 저속파 안내 회로의 개략적인 도면;

도 3A-B는 본 발명의 같은 실시예에 따른 후진파 발진기의 개략적인 도면;

도 4는 이중 평면 인터디지털 회로용 분산 관계(ω-β 그래프)를 나타내는 도면;

도 5는 빔터널의 높이로서 기능하는 상호작용 임피던스를 나타내는 도면;

도 6은 후진파 발진기의 전형적인 구성을 개략적으로 나타내는 도면;

도 7은 유전체인 핑거의 높이 변화로부터 유발되는 분산도상의 효과를 나타내는 도면;

도 8은 핑거 높이의 변화로 인한 감쇠 효과를 나타내는 도면;

도 9는 핑거 높이의 변화로 인한 임피던스의 효과를 나타내는 도면;

도 10은 10%의 대역폭 설계를 갖는 전형적인 실시예에서 빔폭에 걸쳐 평균내어진 약 12.5 미크론의 전자빔용 임피던스를 나타내는 도면;

도 11은 βL = 100 도에 대해 중심 동작 주파수에서 횡단 위치(z)의 함수로서 전계 강도를 나타내는 도면;

도 12는 100 도의 βL에서 y의 함수로서 전계 강도를 나타내는 도면;

도 13은 10%의 대역폭 설계를 갖는 본 발명의 실시예에서 회로 길이의 함수로서 시작 발진 전류를 나타내는 도면;

도 14는 20%의 대역폭 설계를 갖는 본 발명의 실시예에서 회로 길이의 함수로서 시작 발진 전류를 나타내는 도면;

도 15는 20%의 대역폭 설계를 위한 0.5 mA의 일정 전류를 가지고 효율면에서 회로 길이의 임팩트를 나타내는 도면;

도 16은 10% 대역폭 설계를 갖고 1.5 mA 전자빔을 사용하는 본 발명의 실시예에서 전자적 효율을 나타내는 도면;

도 17은 1.5 mA 빔에 20% 대역폭 설계를 사용하는 전형적인 실시예에서 전자적 효율을 나타내는 도면;

도 18은 1.5 mA 빔에 10% 대역폭 설계를 사용하는 전형적인 실시예에서 출력 전력을 나타내는 도면;

도 19는 1.5 mA 빔에 20% 대역폭 설계를 사용하는 전형적인 실시예에서 출력 전력을 나타내는 도면;

도 20은 스핀트-타입 전계 에미터의 전형적인 방출 특성을 나타내는 도면;

도 21은 전자총 회로와 1.8 kV(저주파수) 실시예를 위한 콜렉터를 나타내는 도면;

도 22는 전자총 회로와 6.6 kV(고주파수) 실시예를 위한 콜렉터를 나타내는 도면;

도 23은 본 발명의 실시예에 따른 후진파 발진기의 조립을 나타내는 도면;

도 24A-B는 한쌍의 NdFeB 50 막대 자석에 의해 생성되는 자기장을 나타내는 도면;

도 25는 본 발명의 일실시예에 따른 전형적인 회로 제조방법을 나타내는 도면;

도 26은 본 발명의 제 1 실시예에 따라 금속화 패턴을 나타내는 단면도;

도 27은 본 발명의 일실시예에 따라 언더컷된 금속을 갖는 이중 평면 인터디지털 회로의 개략적인 3차원 도면;

도 28A-E는 도 27에 도시된 인터디지털 회로의 전계 그림을 나타내는 도면;

도 29는 본 발명의 다른 실시예에 따른 인터디지털 회로의 단일 주기의 전계 그림을 나타내는 도면;

도 30은 전형적인 언더컷을 가진 회로의 평면도이다.

도 1A-1C는 본 발명의 일실시예를 개략적으로 나타내는 도면이다. 보다 상세 하게는, 도 1A-1C는 인터디지털 회로가 2조각으로 분리된 이중평면 인터디지털 후진파 발진기를 나타내고, 2조각은 밀폐된 평행 평면상에 위치한다. 두 평면사이의 공간은 전자기파의 도파 경로를 통해 통과하는 전자빔을 위한 경로로 정의된다. 이것은 전자빔이 평면 회로 상에 존재하는 에바네슨트파를 통해 도파하는 종래의 시스템과 비교하여 완전히 새로운 접근법이다.

도 1A를 참조하면, 전자빔(105)은 이중 평면 인터디지털 저속파 회로의 평판(110, 120) 사이에 끼워진 것이 도시된다. 각 평판(110, 120)은 각각 회로(115, 125)를 정의한다. 전자 경로(1050)는 둥근 전자빔으로 나타낸다. 회로(115, 125)는 도 1B에 더욱 두드러지게 도시된다. 도 1B를 참조하면, 상부 및 하부 평판(각각 110, 120)은 평행한 것으로 알고 있어야 한다. 명백한 각도는 사시도를 나타내기 위해 첨가된다. 도 1C는 후진파 발진기(100)의 단면도를 개략적으로 나타내는 도면이다. 저속파 회로(115, 125)는 도 1C에서 겹치는 숫자들로 나타난다. 더욱 상세하게 논의되는 바와 같이, 일실시예에서 장치(100)의 바디는 다이아몬드로부터 구성될 수 있다.

일실시예에서, 이중평면 디지털 회로는 약 300 GHz에서 동작되도록 설계될 수 있다. 장치(100)를 설계함에 있어, 첫번째 단계는 최적의 성능을 위한 회로의 크기를 정하는 것이다.

도 2A 및 2B는 본 발명의 일실시예에 따른 회로의 컴퓨터 가상 모델를 나타낸다. 도 2에 도시된 바와 같이, 후진파 발진기(200)는 도전벽(210)에 의해 둘러싸여지고, 회로는 빔 도파 방향(X-방향)으로 무한대의 주기를 갖는다. 도전벽(210)은 5.5의 비유전율을 갖는 다이아몬드로 만들어질 수 있다. 인터디지털 "핑거"(215)도 다이아몬드로 만들어질 수 있다. 금속(220)의 박막이 다이아몬드 회로(215)상에 증착될 수 있다. 일실시예에서, 구조는 다이아몬드에 의해 둘러싸여질 수 있다. 그러나, 도전층 경계들의 사용은 다양한 파라미터의 감도를 매우 쉽게 컴퓨터화할 수 있게 하고, 동작 주파수상에 무시할만한 영향을 끼치도록 보여질 수 있다.

도 3A 및3B는 본 발명의 다른 실시예에 따른 후진파 발진기를 개략적으로 나타내는 도면이다. 장치 크기를 정하는 회로의 개략적인 사항이 도 3A와 3B에 도시되고, 일명 파라미터 연구라고 불리는 기간동안 활용되는 예비 크기의 셋트가 [표 1]에 리스트된다. 이들 크기 파라미터들은 이하에서 설명하는 다른 설계에 도달하기 위해 조정될 수 있다.

300 GHz의 이중평면 인터디지털 회로의 예비 크기(도 3 참조)

크기	미크론
vanerldge	37.75
vanew	18.4
vanel	151
vaneth	4
diridge	75.5
p	36.8
xS	18.4
zS	18.4
diht	46
ridgeht	20
ygap	25

파라미터 연구를 수행하기 위하여, 각 크기 파라미터는 0.5 내지 1.5 또는 특별한 경우에 2.1 을 곱함으로써 변한다. 예를 들어, 그림은 "diht"의 변화가 diht = 1, 0.5, 0.6 등으로 붙여진 것을 나타낸다. 이것은 diht의 표준값(46 미크론)이 1, 0.5, 0.6 등으로 곱해졌음을 의미한다. 축상의 상호작용 임피던스와 감쇠의 분산은 그들의 공칭값에서 유지되는 다른 파라미터들을 가진채 이러한 각 변화 범위내에서 각 파라미터에 대해 연산되어진다. 예비 연구의 결과는 다이아몬드 높이(Diht)가 전자총의 횡크기와 호환가능함을 나타내고, 이로써 추가적인 마스킹과 에칭공정에 대한 요구를 생략할 수 있다.

주파수 제어를 위한 보다 중요한 파라미터들중 하는 "vanel"이다(도 3A 참조). vanel의 변화에 대한 위상이동(ω-β 그래프)의 함수로서의 주파수가 도 4에 도시된다. 제공되는 파라미터들의 범위에 대해, 이러한 구성의 변화는 600 GHz 만큼의 높이로 동작될 수 있게 도시된다.

전자빔과 저속파 회로 사이의 연결 강도를 결정하기 위한 임계사항은 상호작용 임피던스이다. 임피던스는 다음과 같이 표현될 수 있다.

여기서,ㅣE₀ㅣ는 n=0 인 고조파 기본 주파수의 크기이고, P는 총전력, 그리고 S는 빔의 단면적이다. 이러한 회로에서 ㅣE₀ㅣ는 빔단면적에 걸쳐 z와 y에 대한 이산위치에서 x(빔도파 방향)를 따라 공간 후리에 분석을 수행함으로써 연산된다. 빔의 단면적에 걸친 이들 값들의 평균은 임피던스로 얻어진다.

평균은 z와 y에 걸쳐 이산 공간 총합을 포함한다:

여기서, △z 와 △y는 이산 좌표 위치의 폭이다. 파라미터 변할 때, 빔의 단면적은 알 수 없다. 따라서 축상의 상호작용 임피던스는 모든 변화에 대해 연산되어진다.

도 5는 빔터널의 높이함수인 상호작용 임피던스를 나타낸다. 특별한 관심은 ygap(도 3A 참조) 또는 빔터널 높이의 함수인 임피던스의 변화이다. 이러한 결정적 파라미터는 전자빔이 통과해야만 하는 공간의 크기를 정의한다. 임피던스는 틈새의 높이가 감소함에 따라 증가한다; 25 미크론의 값은 효과적인 전자기 동작과 낮은 빔 차단의 요구사이를 성립시키는 것으로서 선택된다. 논의되듯이, ygap를 위한 25미크론 크기는 전자총의 제안된 설계와 빔초점 시스템과 호환된다. 컴퓨터 연산도 터널높이가 증가함에 따라 빔 차단이 감소하는 반면, 빔터널높이가 줄어듦에 따라 상호작용 효율은 증가함을 보여준다.

도 6은 본 발명의 일실시예에 따른 후진파 발진기의 전형적인 구성을 개략적으로 나타낸다. 이러한 구성은 여러 리소그래픽 단계를 통해 다른 것들중에서 구성될 수 있다. 처리공정은 전자총과 저속파 회로를 모델링함으로써 추가적으로 단순화되어질 수 있다. 예를 들어, 전자총과 콜렉터 절연체의 단계적 구성은 유전체 표 면들중에서 전기적 브레이크다운을 줄이려는 경향이 있다. 이것은 후에 총의 전기장이 약 20 V/mil(8 kV/cm)이 되도록 전자총이 설계될 수 있음을 보여준다. 이것은 이러한 효과를 위한 127 V/mil 또는 200 V/mil의 재래식 임계값 보다 휠씬 아래이다. 이것은 전자총 절연체가 평활한 표면을 갖고, 실리콘 몰드를 제조하는데 사용하는 리소그래피 공정을 단순화하는 것을 가능하게 한다. 덧붙여, 실시예는 여기서 매우 작은 BWO의 설계를 가능하게 한다.

도 6A의 전형적인 소형 서브-mm BWO(600)를 참조하면, 정면도는 콜렉터(680)가 대응하는 끝단에 위치하는 동안, BWO(600)의 한 끝단에 위치하는 냉음금 에미터(610)를 도시한다. 스핀트-타입과 같은 냉음극 소스를 사용하고, 전계 방출 음극은 선택이며, 다른 전자 방출 소스는 본 발명의 요지로부터 벗어나지 않게 사용되어질 수 있다. 전계 방출 음극은 열음극과 비교하여 더 높은 전류밀도를 만들어낼 수 있기 때문에 선택되는 것이 바람직하다. 제 2 전자 방출 억제 캐비티(630)는 전자 소스에 인접하게 위치한다. 이는 다이아몬드 표면을 따라 연속되는 2차 방출로 인한 전기적 브레이크다운을 방지하기 위함이다. 다른 실시예에서, 전자총은 평활한 벽(이로써 억제 캐비티에 대한 요구를 없앨 수 있음)을 갖고 설계된다.

종래의 수단은 전자 소스(즉, 전자총)를 저속파 회로에 연결하는데 사용될 수 있다. 예를 들어, 전자총은 기계적인 수단을 사용하여 저속파 회로에 연결될 수 있다. 일실시예에서, 전자총과 저속파 회로 전체는 하나의 구조로 제조될 수 있고, 이로서 배치의 문제를 제거할 수 있다.

초점렌즈(640)는 BWO의 출력에 위치하여 외견상 광학 전송 시스템을 위한 전 체 부재로서 역할을 하게 된다. BWO는 종래의 마이크로파 기술을 적용함으로써 표준 WR-3 웨이브가이드에 연결될 수도 있다. 웨이브가이드는 도 6에 도시되어 있지 않다.

인터디지털 파형회로(660)가 회로의 중심을 향해 돌출한 핑거(625)와 함께 통합유닛으로서 도시된다. 일실시예에서, 인터디지털 파형회로(또는 저속파 회로)는 조립에 앞서 보조적인 절반으로서 제조된다. 인터디지털 회로의 바디는 이례적인 열전도성을 가진 물질로부터 만들어질 수 있다. 전형적인 물질로는 합성 다이아몬드를 포함한다. 합성 다이아몬드는 효과적인 열전달을 할 수 있는 높은 열전도성을 갖고 있기 때문에 특히 적합하다. 다이아몬드도 전자총 전압에 잘 견디는 높은 유전체 강도를 가지고 있고, RF 손실을 최소화하기 위해 매우 낮은 손실 탄젠트를 가지고 있다.

성능을 개선하기 위하여, 인터디지털 회로의 일부 표면은 금, 은 또는 구리와 같은 전도성 물질로 코팅될 수 있다. 선택적인 코팅층은 다이아몬드 구조와 도전층(즉, Ag, Cr 또는 Mo) 사이에 삽입되어질 수 있다. 코팅층은 금과 다이아몬드 구조 사이의 접착성을 높이기 위해 제공된다.

제 2 전자 방출 억제 캐비티(630)는 물결모양의 다이아몬드로 구성됨으로써, 전기적 브레이크다운의 원인으로부터 연속적인 2차 전자 방출을 차단하기 위하여 구축된다. 이것은 전자총과 저속파 회로와 동시에 제조될 수 있다.

도 7은 유전체 핑거의 높이 변화로부터 유발되는 분산도의 효과를 도시한다. 원점으로부터 곡선상의 한점까지 그려진 직선의 경사는 위상 속도를 결정하는 반 면, 이러한 곡선의 경사는 회로상에서 도파되는 파형의 그룹 속도를 나타내어, 선이 가파를 수록 전압은 더 높아진다. 위상 속도선이 분산곡선을 지나는 지점은 장치의 동작지점을 결정하고, 이로서 전자 속도, 전자빔의 전압이 결정된다.

도 8은 핑거 높이로 인한 감쇠의 변화를 나타낸다(도 6에서 핑거 높이(625)를 참조). 도 8을 참조하면, 더 높은 주파수에서의 감쇠는 핑거 높이를 증가시킴으로써 줄일 수 있음을 볼 수 있다. 제조과정에서 리소그래픽 단계들중 하나를 제거하기 위하여 전자총의 벽높이와 일치하도록 이 파라미터를 증가시키는 것이 가능하기 때문에 이것은 장점이 된다.

다음의 도면들은 캐비티당 위상 이동이 60 내지 80°를 초과함에 따라 그룹속도가 음수가 되는 것을 도시하고 있다. 따라서, 캐비티당 위상 이동이 이 값을 초과할 때, 파형의 그룹속도는 전자들에 반대 방향으로 주행한다; 이후로 후진파가 된다. 분산도의 피크는 일반적으로 불안정한 동작의 지점을 나타낸다. 이것은 도 9의 분산곡선에서 피크 근처에 임피던스를 거의 수직하게 그림으로써 나타내어진다.

전형적인 실시예에서, 파라미터 스위프의 결과는 임피던스에 최적화된 10과 20%의 대역폭을 가지고 300 GHz에서 동작하는 이중 평면 인터디지털 회로를 설계하는데 사용될 수 있다. 다음의 파라미터들은 설계와 최적화 과정중 고정될 수 있다.

ygap = 25 미크론

vaneth = 4 미크론

0.5 ygap + vaneth + diht = 100 미크론;(diht = 83.5 미크론)

덧붙여 최대전압은 약 6,000 V에서 설정되고, 주기당 최소 위상 이동은 약 85°에서 설정된다. 두 실시예는 모두 300 GHz의 중심 주파수로 완료된다. 첫번째는 285-315 GHz로부터 10%의 대역폭 동작을 갖는다. 제 2 실시예는 270-330 GHz로부터 20%의 대역폭 동작을 갖는다. 각 전형적인 설계를 위한 회로의 크기는 다음의 표 2에서 나열된다.

300GHz의 이중평면 인터디지털 회로 크기

파라미터	10% BW 설계	20% BW 설계
vaneridge	44.0	44.0
vanew	17.2	16.4
vanel	183.4	175.0
naneth	4.0	4.0
diridge	87.5	87.5
p	34.4	32.8
xS	17.2	16.4
zS	22.3	21.3
diht	83.5	83.5
ridgeht	23.0	23.0
ygap	25.0	25.0

장치를 위한 전자빔 요건들을 정하고 효율과 시작 발진기 회로의 효율을 평가할 목적으로, 전자빔(수학식 1과 2에서 설명됨)에 걸쳐 평균내어진 상호작용 임피던스가 연산될 수 있다. 평균 임피던스는 빔의 폭(z 방향) 함수로서 연산된다. 반면, 빔 높이(y-방향)를 약 12.5 미크론에서 일정하게 유지하는 반면, 평균 임피던스는 여러 주파수에 대한 빔폭의 함수로써 10% 대역폭 설계를 위해 도 10에서 그려진다. 제로 빔폭은 축상의 임피던스에 대응한다. 주파수들은 βL=70, 80, 100 및 110°의 값에 대응한다. 12.5 미크론의 경우는 축상의 경우보다 조금 더 높은데, 이는 전계가 핑거에 대한 접근과 함께 증가하기 때문이다. 빔폭이 증가함에 따라 임피던스는 보다 천천히 떨어지고, 이는 장치는 사각형 또는 시트 빔에 매우 효과적을 동작될 수 있음을 나타낸다.

Ez 전계의 n = -1 공간 고조파의 크기는 -6.25와 6.25 사이에서 y에 대한 z의 함수로서 도 11에 그려진다. y = z = 0에서 빔의 중심이라고 가정한다. 전계는 z에 대해 대칭이고, 따라서 z이 양의 값만에 대해 도시된다. 도 12는 0과 80 미크론 사이의 z값에 대한 전계 대 y를 도시하고 있다. 비록, 증가된 z로 y의 특정한 값에서 전계가 증가하지만, 증가된 z로 y의 특정한 값에서 감소하기도 한다. 결과는 z가 증가함에 따라 평균이 감소한다는 것이다.

대략적인 시작 발진조건들도 연산되어진다. 시작 발진 전류는 총회로길이(l)의 함수로서 도 13에서는 10% 대역폭 설계가 그리고 도 14에서는 20% 설계가 도시되어 있다. 도 13-14는 빔 전류를 0.5 mA로 그리고 회로길이를 5 mm 로 한정한 10 및 20% 대역폭 설계 실시예가 불안정해질 수 있다는 것을 도시하고 있다. 더욱이, 최대 효율에 다다르기 위하여, 시작 발진 전류의 2배에서 동작하는 것이 필요하다. 회로의 길이는 선택적으로 연장될 수 있다. 빔의 전류를 증가시키는 것에 대한 대안은 도 15로부터 알 수 있는 바와 같이 효율을 증가시키는 것이 더 매력적인 것이 될 것이고, 도 15는 0.5 mA의 전자빔을 갖고 연산한 결과를 보여준다. 도 13-14에 도시된 결과로부터 회로 길이를 최소화하는 것은 전자적 효율을 최대로 하는 결과를 불러 일으킨다는 것을 볼 수 있다. 예를 들어, l 이 약 5 mm인 곳에서, 도 13 및 14는 전체 대역폭에 걸쳐 시작 전류의 2배에서 동작하기 위하여 약 1.5 mA의 전류가 필요함을 나타내고 있다. 전자 효율과 출력 전력은 도 16-19에서 1.5 mA에 대해 도시된다. 협대역 설계는 더 많은 전력을 전송할 수 있음을 볼 수 있다. 여기서 개시하고 있는 설계 데이터베이스는 당업자로 하여금 어떤 값의 빔 전류라도 최소 회로 길이를 결정할 수 있도록 한다.

전자총과 콜렉터 설계-300 GHz 이상에서 특정된 전류를 제공할 수 있는 전자총의 설계는 EGUN 코드(1973년 스텐포드 리니어 악셀레이터 센터, W.B. 하만스펠트, "SLAC-166" 참조)를 사용하여 이루어졌다. 결과는 도 21과 22에 나타내어져 있다. 총은 특정 크기 및 제안된 제조공정의 한계에 고정되도록 설계되었고, 여기서 리소그래픽 공정은 수직 및 수평 표면만을 허용한다. s가 도 25와 관련하여 논의될 것이고, 전자총은 수평 및 수직 표면만을 만들도록 설계되어질 수 있다. 총은 일정한 자기장내에 묻혀서 동작되도록 설계된다. 설계는 20 V/mil(8 kV/cm) 이하의 진공내에서 절연표면에 따른 전압 한계에 의해 제어될 수도 있다. 가장 중요하게는, 앞서 설명한 전형적인 동작 조건들을 만족시키기 위하여, 전자총은 25 미크론 높이만의 빔터널을 통해 1.8 kV 내지 6.6 kV 전압범위에서 1.5 mA의 빔을 통과시켜야만 한다.

총 설계를 위한 선택된 음극은 스핀트(Spindt)-타입 박막 전계 에미터이다. 이러한 음극 타입은 낮은 총전류를 운반하는 작은 어레이에 대해 2,000 A/cm² 만큼의 높은 전류밀도를 보여주고 있다. 개별 방사 팁으로부터의 100 ㎂의 방사는 관찰되나; 이것은 수천개의 팁을 가진 큰 어레이에 대해서는 상당히 저하되게 된다. 다음의 분석은, (i) 합리적으로 일정한 출력 전력은 10% 및 20% 대역폭(도 18-19 참조)에 걸쳐 유용하고; (ii) 전계 구성은 시트 전자빔(도 11)의 응용에 대해 유리하고; (iii) 더 높은 출력 전압과 효율은 더 짧은 회로로 얻어질 수 있으나, 더 높은 시작 발진기 전류(도 13-19)를 필요로 할 것이고; (iv) 더 높은 상호작용 임피던스와 더 높은 감쇠는 주파수 대역(도 8 및 도 9)의 높은 끝단에서 완성되며; 그리고 (v) 더 높은 주파수 회로들은 쉽게 줄어들 수 있음(도 4)을 보이고 있다.

전계 에미터는 상당한 횡속도를 가진 전자빔을 만든다. FWHM 값을 가진 대략적인 가우시안 분포의 횡에너지는 게이트 전압의 결과에 의해 결정되고, 그리고 기하학적 요소는 특정 동작지점으로 정규화되는 것으로 확립되어 있다. 활용된 방사 모델은 도 20에 도시된 방사 곡선에 의해 특징지워진다. 여기서 개시하고 있는 응용분야는 64 V 보다는 76 V로 기준된 FWHM 기하학적 요소를 가지고 수행된다. 방사 모델은 99%의 빔전류를 포함하여 EGUN 코드로 들어가도록 구축된다. 빔은 25 미크론의 빔터널을 통해 전송된다. 0.7 mA의 최소 시작 발진전류는 5 mm 회로 길이에 사용될 수 있다. 빔 전류는 전류 밀도 또는 자기장을 증가시키지 않고 빔의 폭을 증가시킴으로서 2배가 될 수 있다.

여기서 개시된 요지에 따른 실시예에서, 전자총은 1.8 내지 6.6 kV의 전압범위에 걸쳐 일정한 전류의 빔을 제공한다. 총은 CVD 다이아몬드 저속파 회로 바디와 일체로 형성될 수도 있다. 전자총은 2개의 애노드를 갖도록 설계된다. 제 1 애노드는 최저 전압(이 경우에서는 1.8 kV)의 음극에 대해 일정한 전위로 유지됨으로써 전자 방사는 빔전압의 변동에 영향을 받지 않는다. 저속파 회로는 제 2 애노드와 같은 역할을 하고, 그 전압은 음극에 대해 1.8 kV 내지 6.6 kV까지 변한다.

앞서 나타난 저속파 회로의 분석은 모든 경우에 시작 발진 전류의 최소 2배를 달성하기 위하여 1.5 mA의 전자빔을 요구한다. EGUN을 가지고 많은 수의 시도를 한 후, 1.5 미크론씩 이격된 2 × 50 구성의 100개의 팁 어레이로 구성된 음극이 적용되었다. 15 ㎂의 팁당 간격과 전류는 SRI에 의해 전형적으로 달성된 파라미터들내에서 둘 다 양호하다. 전류 밀도는 한정하는 반면 요구되는 전류는 공급하기 위하여 직사각형 음극은 저속파 회로내에서의 전계 분포를 사용하고, 이는 빔 전송을 용이하게 한다. 저속파 회로의 결합구조는 필요한 경우 이것의 적어도 2배인 음극을 허용할 것이다. 전계 에미터는 리소그래픽하게 제어된 치수들내로 고정되도록 다이싱 되어야 하고, 이러한 치수는 저속파 구조를 통한 전송을 위해 총내에서 에미터를 정확하게 중심잡기 위하여 BWO 바디의 끝단에 의해 형성된다. 일실시예에서, 리소그래픽하게 결정된 BWO 바디의 횡치수들은 음극에 정렬하도록 한다. 다른 실시예에서, 초점 전극은 게이트를 가진 콘택을 만들 수 있고, 베이스 콘택은 음극의 후방에 만들어질 수 있다. 총 설계는 1.8 kV 실시예에 대해서는 도 21에서 그리고 6.6 kV 실시예에 대해서는 도 22에서 EGUN으로 그린 도면에 나타난다.

도 21-22의 수직 비율은 과장되었다. 도면의 바닥은 총축(2100은 전계 방사 음극의 위치에서의 지점임)의 중심선(2100)이다. 이러한 구조와 전자빔이 사각형상이기 때문에, 모델은 직각 좌표를 이용하여 구축되곤 한다. EGUN이 2차원 코드이기 때문에, 모델은 수직 및 축선 방향 치수의 효과를 연산할 수 있다; 모델은 무한대까지 연장된 횡치수를 가지고 구축될 수 있다. 전류밀도은 앞서 설명한 바와 같이 모델링될 수 있다. 도 21 및 22는 도 23과 관련하여 더욱 잘 이해될 것이다.

도 21을 참조하면, 모델은 저전압, 저주파수 경우에서 전자빔 궤적을 모의 실험하고, 여기서 제 1, 2 애노드는 거의 같은 전위에 있게 된다. 도 21에서 2100은 음극을 나타내고; 2114는 초점 전극의 위치를 도시하고, 2113은 제 1 애노드이고; 2116은 제 1, 2 애노드(맞교환 가능함, 저속파 회로) 사이의 유전체 공간이고; 2115는 저속파 회로이고; 수직선(2112, 2117)은 각각 음극과 제 1 애노드 사이 및 저속파 회로와 콜렉터 사이의 등전위선을 나타내고; 2118은 다이아몬드 유전체 격리 애자이고 ; 2121은 콜렉터를 지칭하고 그리고 2120은 전자빔 포락선을 지칭한다. 끝으로 2119는 저속파 회로와 콜렉터 사이의 절연을 나타낸다. 도 21에서, "1/2 ygap" 거리는 바닥 에지(2101)와 제 1 애노드(2113)의 바닥 사이의 거리이다.

전자빔의 포락선은 빔전류의 99%를 포함한다. 총과 저속파 회로는 5,000 가우스의 균일장내에 포함되어진다. 초점 전극, 제 1 애노드 및 회로 모두는 중심선으로부터 동일한 거리를 공유하고, 이는 1/2 ygap(도 3도 참조)이다. 비슷하게, 도 21-22의 상부선은 중심선으로부터 1/2 ygap + diht + vaneth = 100 미크론과 같은 거리이다. 도 22는 고주파 실시예가 도시된 도 22에서 6,600 V를 제외하고 도 21에서와 유사한 시뮬레이션을 나타낸다.

음극은 도 21-22의 좌측에 설치될 수 있고, 초점 전극에 대항하여 위치될 수 있으며, 이는 음극 게이트에 전기적 콘택을 제공하고, 전자빔의 모양을 이루도록 한다. 도 21 및 22 양쪽에서, 초점 전극은 도면들의 좌측 가장 끝에 위치될 수 있고, 반면 콜렉터는 우측 끝단에 위치할 수 있다.

일실시예에서, 총의 초점 전극은 전계 에미터의 게이터를 갖진 콘택을 만들 수 있고, 전계 에미터의 후방은 베이스 연결로 정할 수 있다. 콜렉터는 리소그래픽하게 형성되지 않고, 따라서 소비된 빔의 확보를 높이기 위하여 재진입 구조로서 설계될 수 있다. 콜렉터는 도면의 맨 우측에서 다이아몬드 절연 표면에 부착된다. 콜렉터는 회로 전위에 대해 음극의 90%까지 바이어스된다. 제어 자기장은 저속파 회를 통해 전자 빔을 콜렉터 내부로 옮길 수 있다. 콜렉터는 등방성(포코, POCO) 그라파이트로부터 제조될 수 있고, 이는 매우 낮은 2차 전자 효율로 인해 공간 진행파관(TWT)의 제조에 통상 사용되는 것이다. 콜렉터는 큰 가로세로비를 가진 단순한 흑연 조각이거나 또는 예를 들어, 2차 전자들을 억제하기 위해 50 V의 바이어스를 가진 2조각의 평평한 흑연판이다.

자기 회로-일 실시예에서, 자기장은 구조의 측면을 통해 오기 위해 BWO와 RF 출력의 전기적 연결을 허용하도록 2개의 평행한 막대자석으로 전자빔을 수신할 수 있다. 자기 회로는 2개의 사각형 막대 자석에 의해 형성될 수 있고, 자석은 각 끝단에 철 막대 조각을 가지며, 알루미늄 또는 스테인레스강의 프레임 작업대에 의해 지지된다. BWO 전자총, 자석들, 저속파 회로 및 콜렉터 부품들의 전형적인 실시예가 도 23에 도시된다. 도 23을 참조하면, 분해도는 맞물리는 이중평면 인터디지털 구조(회로)(3040) 사이에 끼워지는 막대자석(3010)을 도시하고 있다. 스핀트 음극(3030)은 전자빔(미도시)을 제공하기 위해 콜렉터(3020)의 반대쪽에 위치한다. 일실시예에서, 자석들은 자기장내에서 BWO를 중심잡는 비자성 프레임(미도시)에 의해 지지된다. 자성 재료는 자기 플럭스를 증가시키기 위하여 더 두껍게 만들수 있다. 다른 실시예에서, 자석 사이의 최소간극은 2.5 mm가 되어, 표준 WR3 웨이브가이드의 단락부를 수용하게 된다.

도 23에 도시된 실시예에서 보면, 탑재구조가 짝을 이룬 이중평면구조(3040)로 형성된다. 일 실시예에서, 상술한 구조는 상보적인 절반들로 제조된 다음 BWO를 형성하도록 결합된다. 도 23의 외양을 보면, 다이아몬드 유전체 격리 애자(3011)가 초점 전극(3009)과 제 1 애노드(3012) 사이에 도시된다. 제 1 및 제 2 애노드 사이의 유전체의 절연성은 도면부호 3013으로 도시된다. 저속파 회로(3015)는 도전성 물질로 코팅된 다수개의 인터디지털 구조(핑거)를 갖는 것으로써 도시된다. 저속파 회로(3015)는 제 2 애노드로써도 사용될 수 있다. 발진기의 주파수는 제 1 애노드와 저속파 회로 사이의 가변하는 전압차에 의해 제어될 수 있다. 막대자석(3010)은, 도 23의 실시예에서의, 스핀트 음극(3030)과 콜렉터(3020)를 포함하는 조립된 BWO를 수신한다. 제 1 및 제 2 애노드 사이의 전압차가 낮을수록 발진기의 주파수가 낮아진다.

도 23의 조립도에 따르면, 전자들은 제 1 애노드(3011)와 저속파 회로(3015)의 상보적 구조를 관통한 후에, 콜렉터(3020)에 포획된다. 콜렉터(3020)는 제 1 및 제 2 애노드보다 음극에 전위 면에서 더 가깝도록 편향될 수 있다. 전자들이 콜렉터 전극(3020)에 충돌함에 따라, 열은 거의 발생하지 않고 많은 전자빔 전력이 콜렉터(3020)에 의해 포획된다. 전형적인 실시예에서, 스핀트 음극은 -6.6 kV를 수신하며, 제 1 애노드는 -4.8 kV로 설정되고 저속파 회로(3015)는 제로 전위로 접지된다. 도 23에 도시된 실시예는 종래의 장치에 비해 실질적으로 더 작다는 점에서 특히 유리하다. 일 실시예에서, 상술한 장치는 대략 30 gm으로 측정된다.(종래장치들은 대략 20 kg이다)

요구되는 자기장을 얻고 자석 무게의 견적을 제공하는 특성을 설명하는 계산은 맥스웰 코드(Maxwell, Ansoft Corporation, Pittsburgh, PA)를 사용하여 실행되었다. 자기회로의 무게는 대략 29g으로 밝혀졌다. 이러한 전형적인 구성에 의해 얻어진 자기장은 도 24에서 설명된다. 상세하게는, 도 24A는 길이가 18 mm이고, 폭이 5.0 mm이며, 두께가 5.25 mm인, 2.5 mm 이격되어 있는 한 쌍의 NdFeB50 막대자석에 의해 발생된 자기장을 보여준다. 0.35 및 0.75 Tesla(3500-7500 가우스) 사이의 자기장만이 도 24A의 콘투어 그래프에 도시된다. 도 24B는 축상의 자기장을 보여준다.

부가 계산이 소형 300 GHz 후진파 발진기, 적어도 10 mW의 출력전력을 가진 적어도 10%의 주파수 범위에 걸쳐서 조절할 수 있는 전압을 설계하도록 실행된다. 실험의 결과로서, 20 mW를 초과한 출력전력은 1.275 W보다 적은 입력전력을 가지고 300 GHz에서 20 %의 조절범위에 걸쳐서 얻어질 수 있음이 밝혀졌다. 이러한 실험을 위하여, 회로는 영구자석으로써 SmCo28(튜브산업에서 통상적으로 사용되는 물질) 및 NdFeB50을 사용하여 분석되었다. 통상의 진공장치는 작동시 비교적 높은 온도에 도달하여, 양호한 온도 안정성을 갖는 SmCo와 같은 자성체의 사용이 요구된다. 그러나, 다이아몬드 BWO에 대한 낮은 열소실은 자기회로에 거의 열발생을 일으키지 않는다. NdFeB는 더 높은 자기장과 더 큰 자기강도를 제공하여 SmCo보다 더 큰 형태로 생산될 수 있다.이것은 최고 200 ℃의 온도에서 사용가능하며, 자동차분야에 종종 이용된다.

제조 - 공개와 함께 사용하기에 적절한 후진파 발진기를 제조하기 위한 전형적인 과정이 2004년 2월 6일자 출원된 미국특허출원번호 제 10/772,444호(발명의 명칭: Free-Standing Diamond Structure and Methods)에 공개되어 있으며, 이것은 본 발명에 종래기술자료로 전체적으로 합병된다.

도 25에는 공개자료의 일 실시예에 따른 전형적인 회로제조과정이 도시되어 있다. 도 25의 단계 1은 다이아몬드 구조의 실리콘 네가티브를 생성하는 것이다. 이것은 절연체(SOI) 웨이퍼상에 실리콘을 이용함으로써, 다른 것들 사이에서 완성될 수 있다. SOI 웨이퍼는 한 층의 실리콘 디옥사이드가 묻혀 있는 실리콘 웨이퍼이다. 옥사이드 층의 깊이는 통상적으로 1 미크론의 허용오차(또는 또 다른 소요 허용오차)까지 넓은 차수범위에 걸쳐서 제어될 수 있다. 리소그래피를 사용하여, 웨이퍼는 단계 1에 도시된 바와 같이 2 레벨의 실리콘 구조를 생성하도록 패턴화될 수 있다. 옥사이드 층은 스톱 식각층으로 사용됨으로써, 단계 2에서 웨이퍼상에 화학 기상 증착된(CVD) 다이아몬드를 증착하도록 웨이퍼를 가로질러 균등하게 분포된 평활면이 되도록 한다. 단일 리소그래픽 작동으로 많은 수의 실리콘 몰드를 생산하는 것이 가능할 것이다.

다이아몬드는 단계 2에서 실리콘 몰드 상에 증착된다. 다이아몬드는 단계 3에서 인가된 에폭시를 코팅함으로써 구조적으로 지지되며, 단계 4에서 실리콘 기판은 다이아몬드 구조를 나타내도록 화학적으로 식각될 것이다. 3차원 이중평면 인터디지털 구조는 선택적으로 금속화 된다. 금속화가 요구되는 구조는 도 25에 도시된다. 금속화는 물리적 증착과정에 의하여 실행된다. 마스킹 기술은 인터디지털 회로의 수직면과 전체 구조의 수평베이스가 금속화 되지 않고 남아있도록 한다.

증발재료로부터 구조의 베이스 마스킹은 증착전에 물리적 쉐도우마스크를 적용함에 의해 얻어진다. 초점 전극 - 제 1 애노드 간극(2.4 mm) 및 제 1 양극 - 제 2 애노드 간극(5.4 mm)은 이들 영역에서 물리적 쉐도우마스크의 사용을 허용한다. 쉐도우마스크 배치는 베이스의 완벽한 커버를 보증하도록 현미경을 사용하여 실행된다. 물리적 쉐도우마스크의 사용은 레이저로 증착된 이후 제거될 베이스 상의 몇몇 증착된 재료가 될 수 있다.

저속파 회로의 수직벽과 수평 베이스영역은 금속화되지 않고 남아 있을 수도 있다. 저속파 회로에서 디지트 사이의 간극은 쉐도우마스크 또는 포토 마스크상의 스펀 사용을 방지한다. 저속파 회로의 최상부면 바로 아래 영역이 금속화되지 않고 남아있도록 하기 위하여 증착은 예를들어 대략 10^-3Torr의 부분 압력을 가진 Ar기체의 배경하에서 스퍼터 증착 또는 저항성 증착 중 어느 하나에 의해 실행된다. 상승된 압력범위에서 Ar의 증착은 최상부면 바로 아래의 저속파 회로내의 영역의 코팅을 방지하는 동안에 초점 전극과 제 1 및 제 2 애노드와 같은 3차원 구조의 완전한 코팅을 실행한다. 상승된 압력환경하에서 실행된 물리적 기상 증착은 3차원 구조의 정각매핑이 된다는 것은 잘 알려진 사실이다. 이와 동시에, 저속파 회로의 인터디지털 간극은 증발재료가 그 영역을 관통하는데 요구되는 최소한의 간극보다 더 작다.

상승된 배경에서 금속의 증착은 감소된 밀도의 금속층이 되고, 잠재적으로 빈약한 접착력을 갖게 된다. 이온-플래팅 효과를 얻기 위해서는 상승된 Ar 배경에서의 증착 동안 1 - 3 kV 범위에서 DC 바이어스를 인가하는게 필요하다. 이것이 다이아몬드 인터디지털 구조면에 금속층의 양호한 접착력을 보증할 것이다. 접착력을 증진시키기 위해서는 Cr 중간층을 증착하는 것이 필요하다.

단계 6은 반분된 회로의 결합을 보여준다. 상기 과정은 액정제조기술로 행해질 수 있다. 2개의 반분된 회로는 매우 근접하게 되고 스테핑모터 구동고정장치를 사용하여 배열된다. 컴퓨터 디스플레이와 같은 고도로 개발된 제조과정에 대하여, 3 미크론의 허용오차는 15 인치 이상 유지될 수 있다. 일 실시예에서, 2개의 구조가 이러한 특수 목적을 위한 산업분야에서 개발되어 온 고점성(high tack), 낮은 가스발생, UV 경화된 접착제를 사용하여 결합된다. 접착제는 실크스크린 또는 오프셋 인쇄프로세스를 사용하여 인가될 수 있다. BWO 회로에 대해 요구되는 작은 구조를 위하여, 1 미크론 보다 작은 배열 허용오차가 예상된다. 높은 부피생산을 위하여, 개선된 허용오차를 위한 툴링이 얻어질 수 있다. 일 실시예에서, 전자총은 저속파 회로의 필수부분으로서 제조될 수 있으며, 반면에 다른 실시예에서느 전자총은 저속파 회로가 조립된 이후에 부착될 수 있다.

물림 실리콘 구조는 짝을 이루는 CVD 다이아몬드 회로의 반을 생산하도록 처리된다. 단계 1에서 도시된 바와 같이 레벨들 사이에 동일한 간극을 가진 반분된 2개의 회로는 요구되는 구조를 생산하지 않을 것이다. 단계 6에 도시된 바와 같이, 반분된 회로 사이에는 스페이서가 있다. 요구되는 차원을 얻을 수 있도록 스페이서는 빔터널의 높이 + 금속화 두께×2와 동일하게 될 수 있다. 이것은 나머지 회로 반에 대한 하나의 3층 실리콘 몰드를 생산하도록 하나의 2층 SOI 웨이퍼를 처리함에 의해 완수된다. 일 실시예에서, BWO는 진공챔버내에서 작동된다. 또 다른 실시예에서, 반분된 둘 다는 대칭목적으로 2층 SOI 웨이퍼로부터 제조되고 동일한 석판인쇄 과정에서 동일한 웨이퍼로부터 그들을 제조하는 이익을 얻는다. 또 다른 실시예에서, BWO는 다이아몬드 구조를 가진 진공밀집구조를 갖도록 구성된다.

상술한 제조절차는 종래의 진공전자장치 기술로부터 중요한 부분이며, 트레이스 오염물질에 의해 쉽게 오염되는 열이온 전자원에 의해 부과된 고진공 요구에 부분적으로 기초한다. 또한 종래 장치는 비교적 고전력을 다루며 고온을 허용해야 한다. 여기에 공개된 BWO 실시예는 기껏해야 약 1 W의 전력을 소진하며 오염되기 용이하지 않은 필드 방출 음극을 이용한다. 소진된 전력은 최고의 전도체로 알려진 다이아몬드를 사용하는 장치로부터 전도될 수 있다. 통상적인 진공전자장치가 고온에서 작동하는 반면에, 여기에 공개된 실시예는 주변환경 온도에서도 작동될 수 있다. 진공내에 존재하는 물질은 환경과 모두 조화를 이룬다. 후진파 발진기는 작동시 고전압을 요구할 수 있으며, 기체 브레이크다운을 방지하도록 충분한 진공을 유지하는 것이 요구된다.

도 26은 본 발명의 일실시예에 따른 금속화 패턴을 도시하는 단면도이다. 적절한 마스킹 기술이 필요한 패턴을 생성하기 위해 적용될 수 있다.

도 27은 본 발명의 일실시예에 따른 이중평면 저속파 회로의 단면의 개략도이다. 도 27을 참조하면, BWO(2700)는 이중평면 인터디지털 회로(2710)를 가진 것으로 도시된다. 일실시예에서, 이중평면 인터디지털 회로의 각 면은 다이아몬드를 포함한다. 또한 인터디지털 회로의 핑거 상에 침전된 도전 코팅(2720)이 도 27에 도시된다. 다양한 코팅 조성물이 이러한 용도에 사용될 수 있지만, 일실시예에서 코팅은 금, 은, 구리, 크롬 또는 그들의 합성물이다.

도 28A-E는 도 27에서 도시되는 인터디지털 회로의 1 기간 동안 전기장 및 자기장 및 표면 전류의 화살표도이다. 도 28A-B는 다른 투시 방향으로부터의 전기장을 도시하고, 도 28C는 자기장을 도시하며, 도 D 및 E는 다른 투시 방향으로부터의 표면 전류를 도시한다. 마지막으로, 도 29는 본 발명의 다른 실시예에 따른 인터디지털 회로의 1 기간 동안 표면 전류의 등고선도이다.

공차 및 금 언더컷 제작 - 회로 핑거 상에 금막을 침전하는 중에(도 25의 5 단계) 금속이 핑거의 측면 상에 침전하지 않게 하는 것은 바람직할 수 있다. 핑거의 에지 상의 금속의 언더컷이 고려될 수 있다. 언더컷은 각 측면 상에 0.5 미크론으로 가정된다. 언더컷을 가진 회로의 상면도가 언더컷 에지의 위치를 표시하는 도 30에서 도시된다. 언더컷은 언더컷팅의 위치를 표시하기 위해 도 30에서 과장된다(2 미크론). 0.5 미크론의 예상된 언더컷의 효과는 크지 않을 것이다.

전력 밸런스 - 300 GHz 후진파 발진기에 대한 전력 밸런스의 극단은 10% 대역폭 실시예에 대한 아래의 표 3에 보인다. 전력 출력은 주파수에 대해 상대적으로 균일하고, DC 전력 입력 및 RF 손실은 주파수의 같은 범위에 대해 변화한다.

20% 대역폭 실시예에 대한 일반적인 전력 밸런스 연구

	저주파수(1.8 kV)	고주파수(6.6 kV)
전력 출력	20 mW	26 mW
RF 손실	39 mW	191 mW
빔 차단(1%)	27 mW	99 mW
콜렉터 소실 (90% 저하)	261 mW	958 mW
전체 소실 (효율)	327 mW (5.8%)	1.248 W (2.0%)

예시된 실시예의 일반적인 전력 밸런스는 다음과 같다:

● 전력 출력은 1.8 kV에서 24 mW 및 6.6 kV에서 30 mW;

● RF 회로 손실은 1.8 kV에서 53 mW 및 6.6 kV에서 137 mW;

● 빔 차단(1%)은 1.8 kV에서 27mW 및 6.6 kV에서 99 mW;

● 콜렉터 소실(90% 효율)은 1.8 kV에서 260 mW 및 6.6 kV에서 963 mW;

● 전체 소실된 전력은 1.8 kV에서 340 mW 및 6.6 kV에서 1.199 W;

● 전체 효율은 1.8 kV에서 6.6% 및 6.6 kV에서 2.4%.

600 GHz BWO의 설계 - 300 GHz 설계에 대한 개시된 원칙은 600 GHz 중심으로 10 및 20% 대역폭 BWO에 대한 것으로 반복된다. 표 4에 보이는 600 GHz 경우의 치수는 표 2에 보이는 300 GHz 설계의 거의 절반이다. 그러나, 사용되는 캐소드는 정확하게 300 GHz 경우에 대한 것과 같다. 최악의 경우에 대한 2배의 발진 발진기 전류는 약 1.8 mA이다. 빔의 약 99%가 빔 터널 내에 포함될 수 있지만 자기장은 9000 가우스까지 증가되어야 한다.

600 GHz 회로 치수(미크론)

변수	10% 대역폭	20% 대역폭
Vaneridge	22.0	21.9
Vanew	8.6	8.2
Vavel	91.7	87.5
Vaneth	2.0	2.0
Diridge	43.8	43.8
P	17.2	16.4
Xs	8.6	8.2
Zs	11.2	10.7
Diht	41.8	41.8
Ridgeht	11.5	11.5
Ygap	12.5	12.5

횡속도를 감소시키는 것에 초점을 맞춘 온칩을 가진 전계 방출 캐소드의 개발은 이러한 설계를 증강시킬 수 있다.

본 발명의 원칙이 예시된 실시예에 관련하여 개시되었지만, 본 발명의 원칙은 이에 제한되지 않고 본 원칙은 여기에 특정되어 개시되지 않은 어떠한 치환 또는 변경도 포함한다.

Claims

전자 소스로부터 방출된 전자를 수신하기 위한 입력, 인터디지털 회로, 및 상기 전자 소스로부터 방출된 상기 전자를 수신하기 위한 전자 콜렉터를 포함하고; 상기 인터디지털 회로는 이중평면 회로를 규정하는 것을 특징으로 하는 후진파 발진기.