KR20060114444A - Cmos image sensor - Google Patents

Cmos image sensor Download PDF

Info

Publication number
KR20060114444A
KR20060114444A KR1020050036382A KR20050036382A KR20060114444A KR 20060114444 A KR20060114444 A KR 20060114444A KR 1020050036382 A KR1020050036382 A KR 1020050036382A KR 20050036382 A KR20050036382 A KR 20050036382A KR 20060114444 A KR20060114444 A KR 20060114444A
Authority
KR
South Korea
Prior art keywords
transistor
photodiode
image sensor
cmos image
floating node
Prior art date
Application number
KR1020050036382A
Other languages
Korean (ko)
Other versions
KR100683392B1 (en
Inventor
한형준
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050036382A priority Critical patent/KR100683392B1/en
Publication of KR20060114444A publication Critical patent/KR20060114444A/en
Application granted granted Critical
Publication of KR100683392B1 publication Critical patent/KR100683392B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Abstract

A CMOS image sensor is provided to reduce the size of the area required from each pixel by reducing the number of transistor arranged in each pixels. A first transfer transistor(Tx1) is selectively connected between a first photodiode(PP1) and a floating node. A second transfer transistor(Tx2) is selectively connected between a second photodiode(PP2) and the floating node. A reset transistor(Rx) is used for resetting the potential of the floating node. A driving transistor(Dx) is used for driving a source node corresponding to the potential applied to the floating node. The reset transistor further includes a select transistor(Sx) for transferring a driving signal to the source node of the driving transistor.

Description

시모스 이미지센서{CMOS IMAGE SENSOR}CMOS image sensor {CMOS IMAGE SENSOR}

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도.1 is a circuit diagram showing one unit pixel in a CMOS image sensor.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도.FIG. 2 is a process cross-sectional view of four MOS transistors forming a unit cycle shown in FIG.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도.3 is a process plan view of four MOS transistors shown in FIG.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도.Figure 4 is a schematic cross-sectional view of an image sensor according to the prior art.

도5는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서를 나타내는 회로도.5 is a circuit diagram illustrating a CMOS image sensor according to a preferred embodiment of the present invention.

도6은 도5에 도시된 본 실시예에 따른 시모스 이미지센서에서 플로팅 노드의 단면을 나타내는 도면.6 is a cross-sectional view of the floating node in the CMOS image sensor according to the present embodiment shown in FIG.

도7은 도5에 도시된 리셋 트랜지스터를 나타내는 평면도.FIG. 7 is a plan view showing the reset transistor shown in FIG. 5; FIG.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

Tx1,Tx2 : 전달 트랜지스터 Rx : 리셋 트랜지스터Tx1, Tx2: Transfer Transistor Rx: Reset Transistor

Dx : 드라이빙 트랜지스터 Sx : 셀렉트 트랜지스터Dx: Driving Transistor Sx: Select Transistor

PD1, PD2 : 포토다이오드PD1, PD2: Photodiode

본 발명은 시모스 이미지센서의 제조방법에 관한 것으로, 특히 칼라필터의 안정적인 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a CMOS image sensor, and more particularly, to a stable manufacturing method of a color filter.

일반적으로 반도체 장치중 이미지센서는 광학 영상(optical image)을 전기적 신호로 변환시키는 반도체 장치로서, 대표적인 이미지센서 소자로는 전하결합소자(Charge Coupled Device; CCD)와 시모스 이미지센서를 들 수 있다.In general, an image sensor of a semiconductor device is a semiconductor device that converts an optical image into an electrical signal. Representative image sensor devices include a charge coupled device (CCD) and a CMOS image sensor.

그 중에서 전하결합소자는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이며, 시모스 이미지센서는 제어회로(control circuit) 및 신호처리회로(signal processing circuit)를 주변회로로 사용하는 시모스 기술을 이용하여 각 화소(pixel)수에 대응하는 모스 트랜지스터(통상적으로 4개의 모스트랜지스터)를 만들고 이것을 이용하여 순차적으로 출력하는 소자이다.Among them, the charge-coupled device is a device in which charge carriers are stored and transported in the capacitor while individual metal-oxide-silicon (MOS) capacitors are located very close to each other. By using CMOS technology that uses a signal processing circuit as a peripheral circuit, a MOS transistor (typically four MOS transistors) corresponding to the number of pixels is made and sequentially output using the MOS transistor.

도1은 시모스 이미지센서에서의 한 단위화소를 나타내는 회로도이다.1 is a circuit diagram showing one unit pixel in a CMOS image sensor.

도1을 참조하여 살펴보면, 한 단위화소 내에는 1개의 포토다이오드(10)와 4개의 앤모스트랜지스터(11,12,13,14)로 구성되어 있다. 4개의 앤모스트랜지스터(11,12,13,14)는 포토다이오드(10)에서 생성된 광전하를 전하감지노드(N)로 운송하기 위한 전달 모스트랜지스터(11)와, 다음 신호검출을 위해 전하감지노드(11)에 저장되어 있는 전하를 배출하기 위한 리셋 모스트랜지스터(12)와, 소스 팔로워 (Source Follower) 역할을 하는 드라이브 모스트랜지스터(13) 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 모스트랜지스터(14)로 구성된다. Referring to FIG. 1, one unit pixel includes one photodiode 10 and four an MOS transistors 11, 12, 13, and 14. As shown in FIG. Four NMOS transistors 11, 12, 13, and 14 are a transfer MOS transistor 11 for transporting the photocharge generated in the photodiode 10 to the charge sensing node N, and a charge for the next signal detection. The reset MOS transistor 12 for discharging the charge stored in the sensing node 11, the drive MOS transistor 13 serving as a source follower 13, and the switching role can be addressed. It is composed of a select MOS transistor 14 to enable.

이렇게 4개의 모스트랜지스터(11,12,13,14)와 하나의 포토다이오드(10)가 하나의 단위화소를 이루며, 시모스 이미지센서에 구비되는 단위화소의 수에 따라 시모스 이미지센서의 픽셀어레이에 구비되는 포토다이오드(10)와 그에 대응하는 단위화소용 모스트랜지스터의 수가 정해지는 것이다.Four MOS transistors 11, 12, 13, and 14 and one photodiode 10 form one unit pixel, and are provided in the pixel array of the CMOS image sensor according to the number of unit pixels included in the CMOS image sensor. The number of photodiodes 10 and the number of MOS transistors for unit pixels corresponding thereto are determined.

도2는 도1에 도시된 단위회소를 이루는 4개의 모스트랜지스터의 공정단면도로서, 4개의 모스트랜지스터(11,12,13,14)가 각각 게이트로 신호(Tx,Rx,Dx,Sx)를 전달받아 포토다이오드(PD)에 전달된 빛이 출력단(Output)으로 전달되도록 구현되어 있다.FIG. 2 is a process cross-sectional view of four MOS transistors constituting a unit circuit shown in FIG. 1, and four MOS transistors 11, 12, 13, and 14 respectively transmit signals Tx, Rx, Dx, and Sx to gates. The light transmitted to the photodiode PD is transmitted to the output terminal.

도3은 도2에 도시된 4개의 모스트랜지스터의 공정평면도이다.3 is a process plan view of four MOS transistors shown in FIG.

도3에 도시된 바와 같이, 포토다이오드(10)에서 전달된 빛에 의해 모아진 전자를 전자를 출력단(Output)으로 전달하기 위해 4개의 모스트랜지스터(11, 12, 13, 14)의 게이트 패턴(Tx,Rx,Dx,Sx)이 각각 배치되고, 액티브영역(101 ~ 104)이 게이트 패턴(Tx,Rx,Dx,Sx)의 좌우에 각각 배치된다.As shown in FIG. 3, gate patterns Tx of four MOS transistors 11, 12, 13, and 14 for transferring electrons collected by light transmitted from the photodiode 10 to an output terminal. , Rx, Dx, and Sx are disposed, and active regions 101 to 104 are disposed to the left and right of the gate patterns Tx, Rx, Dx, and Sx, respectively.

여기서 액티브영역(101)이 포토다이오드에 의해 모아진 전자를 전달받는 센싱노드이다.In this case, the active region 101 is a sensing node that receives electrons collected by the photodiode.

한 단위소자의 동작을 간단하게 살펴보면, 포토다이오드(10)에 전달된 빛에 의해 모아진 전자가 전달트랜지스터(11)를 통해 센싱노드(101)에 전달된다.Referring to the operation of one unit device briefly, electrons collected by light transmitted to the photodiode 10 are transferred to the sensing node 101 through the transfer transistor 11.

센싱노드(101)는 드라이빙 트랜지스터(13)의 게이트와 연결되어 있기 때문에, 드라이빙 트랜지스터(13)은 센싱노드(101)에 인가되는 전압에 따라 일측단에 접합된 액티브영역(103)의 전압레벨을 드라이빙하게 된다. 이어서 셀렉트 트랜지스터(104)가 턴온되어 액티브영역(103)에 인가된 전압을 출력단을 통해 출력하게 된다.Since the sensing node 101 is connected to the gate of the driving transistor 13, the driving transistor 13 adjusts the voltage level of the active region 103 bonded to one end in accordance with the voltage applied to the sensing node 101. Driving. Subsequently, the select transistor 104 is turned on to output a voltage applied to the active region 103 through an output terminal.

도4는 종래기술에 따른 이미지센서를 개략적으로 도시한 단면도이다.4 is a cross-sectional view schematically showing an image sensor according to the prior art.

도4를 참조하여 살펴보면, 포토다이오드(10, PD)가 형성된 기판(20) 상부에 단위 화소(Pixel)를 이루는 청색(Blue), 적색(Red), 녹색(Green) 등의 칼라필터 어레이(CFA; Color Filter Array, 24)가 배치되어 있으며, 그 상부에 소위 오버코팅 레이어(OCL; Over-Coating Layer, 25)라고 하는 평탄화막이 형성되어 있고, 칼라필터 어레이(14)와 오버랩되는 영역의 상부에 볼록 형상의 마이크로렌즈(Microlens, 16)가 형성되어 있다.Referring to FIG. 4, a color filter array (CFA) such as blue, red, and green, which form unit pixels on the substrate 20 on which the photodiodes 10 and PD are formed, is formed. A color filter array 24 is disposed, and a flattening film called an overcoating layer (OCL) 25 is formed thereon, and an upper portion of the region overlapping with the color filter array 14; Convex microlenses 16 are formed.

다층의 절연막(22) 사이에는 다층의 배선(23)이 형성되어 있으며, 배선(23)은 포토다이오드(10)와 오버랩되지 않는 영역에 배치되는데, 금속으로 형성되는 배선은 광차단막의 역할을 겸하게 된다.Multi-layered wirings 23 are formed between the multi-layered insulating films 22, and the wirings 23 are disposed in regions not overlapping with the photodiode 10. The wirings formed of metal serve as a light blocking film. do.

또한, 포토다이오드(10)에 인접한 기판(20) 상에는 복수의 모스트랜지스터(A영역)가 형성되어 있는 바, 이는 4Tr 구조의 단위 화소의 경우 전술한 바와 같이 전달 트랜지스터, 셀렉트 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터가 배치된다.In addition, a plurality of MOS transistors (region A) are formed on the substrate 20 adjacent to the photodiode 10, which is a transfer transistor, a select transistor, a reset transistor, and a drive as described above in the case of a 4Tr unit pixel. The transistor is placed.

마이크로렌즈(26) 상에는 스크래치(Scratch) 등으로부터 마이크로렌즈(26)를 보호하기 위해 보호막(27)이 형성되어 있다. 또한 도면부호 29는 소자분리막을 나타내는 것이다.A protective film 27 is formed on the microlens 26 to protect the microlens 26 from scratches and the like. Reference numeral 29 denotes a device isolation film.

또한 여기서는 도시하지 않았지만 마이크로 렌즈의 상부에는 외부에서 입사된 빛을 직접적으로 입력받아 마이크로 렌즈로 전해주는 매크로 랜즈가 배치된다.Also, although not shown here, a macro lens is disposed on the upper portion of the micro lens to directly receive light incident from the outside and transmit the light to the micro lens.

최근 들어 0.5,0.35um 기술에서 보다 미세 선폭인 0.18um 기술로 이전되면서 기존에는 보이지 않던 새로운 양상들이 시모스 이미지센서에서 나타나기 시작했는데, 이것은 시모스 이미지센서의 한 픽셀에 사용되는 4개의 트랜지스터의 특성이 각 픽셀마다 조금씩 달라짐으로서 인해 생기는 문제들인 것으로 해석되고 있다. With the recent shift from 0.5,0.35um technology to 0.18um technology, which is a finer linewidth, new aspects that were not previously seen began to appear in the CMOS image sensor. It is interpreted as a problem caused by a slight change in each pixel.

그러나, 많은 픽셀을 제한된 면적에 집적하고, 저전력을 구현하기 위해서는 미세 선폭인 0.18um 기술로 시모스 이미지센서를 제고해야만 하고, 이러다 보니 각 단위픽셀에 구비되는 각 트랜지스터의 크기가 매우 작은 관계로 각 픽셀마다 나타나는 특성이 달라서 특성향상에 많은 문제점이 되고 있다.However, in order to integrate a large number of pixels in a limited area and to realize low power, the CMOS image sensor must be enhanced with a technology of 0.18um, which is a fine line width. Since the characteristics appear different for each, there are many problems in improving the characteristics.

본 발명은 전술한 문제점을 해결하기 위해 제안된 것으로, 각 단위픽셀에 배치되는 트랜지스터의 수를 줄여서 한 픽셀에 배치되는 트랜지스터를 보다 크게 배치시킬 수 있어, 각 픽셀간의 동작특성의 변화를 줄일 수 있는 시모스 이미지센서를 제공함을 목적으로 한다.The present invention has been proposed to solve the above-described problem, and by reducing the number of transistors arranged in each unit pixel, the transistors arranged in one pixel can be arranged larger, so that the change in operation characteristics between each pixel can be reduced. It is an object to provide a CMOS image sensor.

본 발명은 제1 포토다이오드; 제2 포토다이오드; 상기 제1 포토다이오드와 플로팅노드를 선택적으로 연결하기 위한 제1 전달트랜지스터; 상기 제2 포토다이오드와 상기 플로팅노드를 선택적으로 연결하기 위한 제2 전달 트랜지스터; 상기 플로팅노드의 전위를 리셋시키기 위한 리셋 트랜지스터; 상기 플로팅노드에 인가된 전위에 대응하여 소스단을 드라이빙하기 위한 드라이빙 트랜지스터를 구비하는 시모스 이미지센서를 제공한다.The present invention is a first photodiode; A second photodiode; A first transfer transistor for selectively connecting the first photodiode and the floating node; A second transfer transistor for selectively connecting the second photodiode and the floating node; A reset transistor for resetting the potential of the floating node; A CMOS image sensor having a driving transistor for driving a source terminal in response to a potential applied to the floating node is provided.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .

도5는 본 발명의 바람직한 실시예에 따른 시모스 이미지센서를 나타내는 회로도이다.5 is a circuit diagram illustrating a CMOS image sensor according to a preferred embodiment of the present invention.

도5를 참조하여 살펴보면, 본 실시예에 따른 시모스 이미지센서는 가장 널리 사용되는 4개의 트랜지스터로 하나의 픽셀을 구성하는 것이 아니라, 두개의 픽셀이 3개의 트랜지스터를 공유하여 하나의 단위픽셀이 2.5개의 트랜지스터를 사용하도록 하는 것이다.Referring to FIG. 5, the CMOS image sensor according to the present exemplary embodiment does not form one pixel with four transistors which are most widely used, but two pixels share three transistors, and one unit pixel has 2.5 pixels. Is to use a transistor.

이로 인해 각 단위픽셀에 생기는 디자인룰 상의 여유공간을 각각의 픽셀들의 특성을 결정짓는 요소들을 크게 디자인 하는데 사용함으로서, 각 픽셀간의 특성 변화를 크게 줄일 수 있다.Therefore, by using the free space on the design rule generated in each unit pixel to design the elements that determine the characteristics of each pixel large, it is possible to greatly reduce the characteristic change between each pixel.

일반적으로 캐패시터가 갖는 노이즈는 그 크기가 커질수록 상대적으로 감쇄 되는데, 본 발명에 의해서 플로팅 노드에서의 캐패시턴스를 종래보다 3배에서 4배 가량 크게 배치시킬 수 있다. 이것은 플로팅 노드를 공유함으로 가능한 것이다.In general, the noise of the capacitor is relatively attenuated as the size increases, and according to the present invention, the capacitance at the floating node can be arranged three to four times larger than the conventional one. This is possible by sharing floating nodes.

이렇게 함으로서, 하나의 로우 디코더로 두열의 픽셀을 제어할 수 있게 된다.In this way, two rows of pixels can be controlled by one row decoder.

도5에 도시된 바와 같이, 본 실시예에 따른 시모스 이미지센서는 포토다이오드(PD1,PD2)와, 전달트랜지스터(Tx1,Tx2)는 각 픽셀마다 두고, 플로팅 노드(FD)와, 리셋트랜지스터(Rx)와, 드라이빙 트랜지스터(Dx)를 공유하게 된다.As shown in FIG. 5, the CMOS image sensor according to the present embodiment has photodiodes PD1 and PD2 and transfer transistors Tx1 and Tx2 for each pixel, and the floating node FD and the reset transistor Rx. ) And the driving transistor Dx.

리셋 트랜지스터(Rx)의 경우 플로팅노드(FD)를 플러싱(flushing)하고, 포토다이오드를 풀 디플이션(fully depleted) 상태로 만들어주는 중요한 역할을 하는데, 두 픽셀간 공유하게됨으로서 픽셀간 플로팅 노드의 캐패시턴스와, 포토다이오드의 리셋 설정값을 이웃한 픽셀간 같게 하여 줄 수가 있는 것이다.The reset transistor Rx plays an important role in flushing the floating node FD and bringing the photodiode into a fully depleted state. The reset setting value of the photodiode can be equalized between neighboring pixels.

또한, 드라이빙 트랜지스터(Dx)를 공유하게 됨으로서, 이웃한 픽셀간에 증폭게인도 같게 되는 효과도 생긴다.In addition, since the driving transistor Dx is shared, the amplification gain is also the same between neighboring pixels.

도6은 도5에 도시된 본 실시예에 따른 시모스 이미지센서에서 플로팅 노드의 단면을 나타내는 도면이다.6 is a cross-sectional view of the floating node in the CMOS image sensor according to the present embodiment shown in FIG.

도6은 두 픽셀이 하나의 플로팅노드를 공유된 바를 보여주는 도면으로, 하나의 플로팅노드(FD)에 두개의 포토다이오드(PD1,PD2)가 모두 접하게 된다. 물론 각각의 전달 트랜지스터가 각 포토다이오드(PD1,PD2)에 의해 집광된 전자를 플로팅노드로 전달하기 위해 턴온되어야 포토다이오드 영역에서 플로팅노드쪽으로 전자가 전달될 것이다.FIG. 6 illustrates a bar in which two pixels share one floating node, and two photodiodes PD1 and PD2 are in contact with one floating node FD. Of course, each transfer transistor must be turned on to transfer the electrons collected by each photodiode PD1 and PD2 to the floating node so that electrons can be transferred from the photodiode region to the floating node.

도7은 도5에 도시된 리셋 트랜지스터를 나타내는 평면도이다.FIG. 7 is a plan view illustrating the reset transistor illustrated in FIG. 5.

도7을 참조하여 살펴보면, 리셋 트랜지스터(Rx)의 액티브영역이 T자형으로 생겼는데, 3개의 액티브중 2개는 공유하는 두개의 픽셀에 각각 배치되는 전달 트랜지스터와 접속된 플로팅노드에 각각 접하게 되고, 나머지 하나는 전원전압을 인가받도록 한다.Referring to FIG. 7, the active region of the reset transistor Rx is formed in a T-shape. Two of the three actives each come in contact with a floating node connected to a transfer transistor disposed on two shared pixels. The other is to receive the power supply voltage.

리셋트랜지스터의 게이트단은 T자형 액티브영역에서 공통으로 접하는 가운데 부분에 형성하도록 하면 된다.The gate terminal of the reset transistor may be formed in the center portion of the T-shaped active region in common contact.

본 발명을 적용할 때에 전술한 바와 같이 각각의 픽셀 영역을 고정시키고, 공유되는 만큼 각 픽셀에 배치되는 트랜지스터를 크게 설계하게 되면, 각 트랜지스터의 특성변화가 줄어 각 픽셀의 동작특성을 일정하게 유지할 수 있다.When applying the present invention, as described above, if each pixel region is fixed and the transistors arranged in each pixel as large as they are shared are designed, the change in characteristics of each transistor is reduced, so that the operation characteristics of each pixel can be kept constant. have.

또한, 본 발명에서 제시한 바와 같이 각 픽셀마다 2.5개의 트랜지스터를 사용하고, 각 트랜지스터를 최소화하여 배치시키면, 결국 각 픽셀에 필요한 유효면적이 줄어들어 보다 많은 픽셀을 같은 면적에 집적시킬 수 있어 해상도를 높일 수 있게 된다.In addition, by using 2.5 transistors for each pixel and minimizing each transistor as suggested in the present invention, the effective area required for each pixel is reduced, so that more pixels can be integrated in the same area, thereby increasing resolution. It becomes possible.

이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

본 발명에 의해서 시모스 이미지센서의 각 픽셀에 배치되는 트랜지스터 수를 줄여서, 나머지 트랜지스터의 설계를 여유있게 하여, 각 픽셀마다 특성변화를 줄일 수 있다. 따라서 각 픽셀에서 동일한 동작을 하게 되어 전체적으로 데이터 처리의 균일성을 확보할 수 있다.According to the present invention, the number of transistors disposed in each pixel of the CMOS image sensor can be reduced to allow the design of the remaining transistors to be free, thereby reducing the characteristic change for each pixel. Therefore, the same operation is performed at each pixel to ensure uniformity of data processing as a whole.

또한, 본 발명에 의해 시모스 이미지센서의 각 픽셀에 배치되는 트랜지스터수를 줄여, 각 픽셀에 요구되는 면적의 크기를 줄일 수 있어 제한된 시모스 이미지센서에서 보다 많은 픽셀을 집적시킬 수 있다.In addition, according to the present invention, the number of transistors disposed in each pixel of the CMOS image sensor can be reduced, thereby reducing the size of the area required for each pixel, thereby integrating more pixels in the limited CMOS image sensor.

Claims (4)

제1 포토다이오드;A first photodiode; 제2 포토다이오드;A second photodiode; 상기 제1 포토다이오드와 플로팅노드를 선택적으로 연결하기 위한 제1 전달트랜지스터;A first transfer transistor for selectively connecting the first photodiode and the floating node; 상기 제2 포토다이오드와 상기 플로팅노드를 선택적으로 연결하기 위한 제2 전달 트랜지스터;A second transfer transistor for selectively connecting the second photodiode and the floating node; 상기 플로팅노드의 전위를 리셋시키기 위한 리셋 트랜지스터;A reset transistor for resetting the potential of the floating node; 상기 플로팅노드에 인가된 전위에 대응하여 소스단을 드라이빙하기 위한 드라이빙 트랜지스터Driving transistor for driving a source terminal in response to the potential applied to the floating node 를 구비하는 시모스 이미지센서.CMOS image sensor having a. 제 1 항에 있어서,The method of claim 1, 상기 리셋 트랜지스터는The reset transistor 상기 드라이빙 트랜지스터의 소스단에 드라이빙된 신호를 전달하기 위한 선택 트랜지스터를 더 구비하는 것을 특징으로 하는 시모스 이미지센서.And a selection transistor for transmitting a signal driven to a source terminal of the driving transistor. 제 1 항에 있어서,The method of claim 1, 상기 리셋 트랜지스터는The reset transistor T영 액티브와 상기 T형 액티브의 그 접합영역상에 배치된 게이트로 구성되는 것을 특징으로 하는 시모스 이미지센서.And a gate disposed on the junction region of the T-zero active and the T-type active. 제 3 항에 있어서,The method of claim 3, wherein 상기 플로팅노드는The floating node 상기 제1 포토다이오드가 배치된 영역과 상기 제2 포토다이오드가 배치된 영역에 모두 접하도록 배치시키는 것을 특징으로 하는 시모스 이미지센서.The CMOS image sensor of claim 1, wherein the CMOS sensor is arranged to be in contact with both the region where the first photodiode is disposed and the region where the second photodiode is disposed.
KR1020050036382A 2005-04-29 2005-04-29 Cmos image sensor KR100683392B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036382A KR100683392B1 (en) 2005-04-29 2005-04-29 Cmos image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036382A KR100683392B1 (en) 2005-04-29 2005-04-29 Cmos image sensor

Publications (2)

Publication Number Publication Date
KR20060114444A true KR20060114444A (en) 2006-11-06
KR100683392B1 KR100683392B1 (en) 2007-02-15

Family

ID=37652138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036382A KR100683392B1 (en) 2005-04-29 2005-04-29 Cmos image sensor

Country Status (1)

Country Link
KR (1) KR100683392B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828943B1 (en) * 2006-12-19 2008-05-13 (주)실리콘화일 3 transistors 4 shared step & repeat unit cell and 3 transistors 4 shared image sensor, data storage device, semiconductor process mask, semiconductor wafer including the unit cells
KR100853195B1 (en) * 2007-04-10 2008-08-21 삼성전자주식회사 Image sensor
KR100865111B1 (en) * 2006-12-22 2008-10-23 마루엘에스아이 주식회사 Pixel circuit for wide dynamic range cmos-type image sensor
CN103545326A (en) * 2012-07-13 2014-01-29 株式会社东芝 Solid-state image pickup device
KR20150047731A (en) * 2013-10-25 2015-05-06 삼성전자주식회사 Image sensor and device having the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460773B1 (en) * 2002-10-14 2004-12-09 매그나칩 반도체 유한회사 Image sensor with improved fill factor and method for driving thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828943B1 (en) * 2006-12-19 2008-05-13 (주)실리콘화일 3 transistors 4 shared step & repeat unit cell and 3 transistors 4 shared image sensor, data storage device, semiconductor process mask, semiconductor wafer including the unit cells
KR100865111B1 (en) * 2006-12-22 2008-10-23 마루엘에스아이 주식회사 Pixel circuit for wide dynamic range cmos-type image sensor
KR100853195B1 (en) * 2007-04-10 2008-08-21 삼성전자주식회사 Image sensor
CN103545326A (en) * 2012-07-13 2014-01-29 株式会社东芝 Solid-state image pickup device
KR101455517B1 (en) * 2012-07-13 2014-10-27 가부시끼가이샤 도시바 Solid-state image pickup device
US8952476B2 (en) 2012-07-13 2015-02-10 Kabushiki Kaisha Toshiba Solid-state image pickup device
KR20150047731A (en) * 2013-10-25 2015-05-06 삼성전자주식회사 Image sensor and device having the same

Also Published As

Publication number Publication date
KR100683392B1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
USRE46769E1 (en) Solid-state imaging device and electronic apparatus having a light blocking part
KR101648225B1 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN111312736B (en) Imaging device and electronic equipment
WO2013054663A1 (en) Solid-state imaging device and imaging device
US20150084098A1 (en) Pixel circuit for global shutter of substrate stacked image sensor
KR20110033780A (en) Solid- state imaging device and method for manufacturing solid-state imaging device, and electronic device
KR102591008B1 (en) Image sensor
KR100683392B1 (en) Cmos image sensor
KR100672671B1 (en) CMOS image sensor and method for manufacturing the same
KR20060114448A (en) Cmos image sensor method for fabricating the same
KR100658926B1 (en) Cmos image sensor
KR100667498B1 (en) Cmos image sensor
KR20040059770A (en) CMOS image sensor having Infrared Filter on wafer level
KR20060077076A (en) Cmos image sensor and method for fabricating the same
KR100769125B1 (en) CMOS image sensor and method for manufacturing the same
KR20070071019A (en) Cmos image sensor
KR20060114247A (en) Test pattern of cmos image sensor
KR20060114416A (en) Method for fabricating cmos image sensor
KR100593159B1 (en) Cmos image sensor and method for fabricating the same
KR20060075298A (en) Cmos image sensor and method for fabricating the same
KR100988778B1 (en) CMOS image sensor and method of manufacturing the same
KR100593160B1 (en) Method for fabricating cmos image sensor
KR20060114249A (en) Cmos image sensor
KR20060114246A (en) Method for fabricating cmos image sensor
KR20060114248A (en) Cmos image sensor and the method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee