KR20060112794A - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20060112794A
KR20060112794A KR1020050035415A KR20050035415A KR20060112794A KR 20060112794 A KR20060112794 A KR 20060112794A KR 1020050035415 A KR1020050035415 A KR 1020050035415A KR 20050035415 A KR20050035415 A KR 20050035415A KR 20060112794 A KR20060112794 A KR 20060112794A
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
pixel
gate line
line
Prior art date
Application number
KR1020050035415A
Other languages
English (en)
Inventor
안강 루지
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050035415A priority Critical patent/KR20060112794A/ko
Publication of KR20060112794A publication Critical patent/KR20060112794A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하고 있는 데이터선, 각각의 게이트선 및 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 드레인 전극과 연결되어 있는 용량성 결합 전극, 그리고 각각의 게이트선과 데이터선으로 둘러싸인 화소에 각각 형성되어 있으며, 드레인 전극과 연결되어 있는 제1 화소 전극과 제1 화소 전극과 분리되어 있으며 용량성 결합 전극과 중첩하는 제2 화소 전극을 가지는 화소 전극, 전단의 게이트선, 제1 화소 전극 및 제2 화소 전극에 연결되어 있는 연결 박막 트랜지스터를 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 박막 트랜지스터 표시판은 하나의 화소에 두 감마 곡선으로 화상을 표시하여 측면 시인성을 향상시킬 수 있다. 또한, 제1 화소 전극 및 제2 화소 전극을 연결하는 별도의 연결 박막 트랜지스터를 전단 게이트선에 형성함으로써, 제2 화소 전극에만 전하가 축적되지 않도록 하여 이미지 고정 현상을 방지한다.
액정표시장치, 수직배향, 결합전극, 시인성, 대칭, 이미지고정현상, 축적

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고,
도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 4 및 도 5는 도 3의 액정 표시 장치를 IV-IV'선 및 V-V' 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이다.
<도면의 주요부분에 대한 부호의 설명>
11, 21: 배향막 12, 22: 편광판
100, 200: 표시판 110, 210: 절연 기판
121 : 게이트선 124: 게이트 전극
131 : 유지 전극선 133a, 133b, 133c, 133d : 유지 전극
140: 게이트 절연막 151, 154: 반도체
161, 163, 165: 저항성 접촉 부재 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
176: 결합 전극 180: 보호막
181, 182, 185 : 접촉 구멍 190a, 190b: 화소 전극
81, 82: 접촉 보조 부재 220: 차광 부재
250: 덮개막 270: 공통 전극
91, 92, 93a, 93b, 94a, 94b,95a, 95b: 화소 전극의 절개부
71, 72, 73a, 73b, 74a, 74b, 75a, 75b: 공통 전극의 절개부
3: 액정층 310: 액정 분자
본 발명은 박막 트랜지스터 표시판에 관한 것으로서, 광시야각을 얻기 위하여 화소를 복수의 도메인으로 분할하는 수직 배향 모드 액정 표시 장치의 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시 판에 대하여 수직을 이루도록 배열한 수직 배향 모드 액정 표시 장치는 대비비가 크고 광시야각 구현이 용이하여 각광받고 있다.
수직 배향 모드 액정 표시 장치에서 광시야각을 구현하기 위한 수단으로는 전계 생성 전극에 절개부를 형성하는 방법과 전계 생성 전극 위에 돌기를 형성하는 방법 등이 있다. 절개부와 돌기로 액정 분자가 기우는 방향을 결정할 수 있으므로, 이들을 사용하여 액정 분자의 경사 방향을 여러 방향으로 분산시킴으로써 광시야각을 확보할 수 있다.
그러나 수직 배향 방식의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있다.
본 발명의 기술적 과제는 시인성이 우수한 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 절연되어 교차하고 있는 데이터선, 각각의 상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터, 상기 드레인 전극과 연결되어 있는 용량성 결합 전극, 그리고 각각의 상기 게이트선과 상기 데이터선으로 둘러싸인 화소에 각각 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 제1 화소 전극과 상기 제1 화소 전극과 분리되어 있으며 상기 용량성 결합 전극과 중첩하는 제2 화소 전극을 가지는 화소 전극, 전단의 게이트선, 상기 제1 화소 전극 및 상기 제2 화소 전극에 연결되어 있는 연결 박막 트랜지스터를 포함하는 것이 바람직하다.
또한, 상기 연결 박막 트랜지스터는 상기 전단의 게이트선, 상기 제1 화소 전극과 연결되어 있는 연결 소스 전극, 그리고 상기 제2 화소 전극과 연결되어 있는 연결 드레인 전극을 포함하는 것이 바람직하다.
또한, 상기 연결 소스 전극 및 연결 드레인 전극은 각각 상기 제1 화소 전극 및 제2 화소 전극과 연결 접촉 구멍을 통해 연결되어 있는 것이 바람직하다.
또한, 상기 화소 전극은 절개부인 도메인 분할 수단을 가지는 것이 바람직하다.
또한, 상기 절개부는 서로 연결되어 상기 제1 화소 전극과 상기 제2 화소 전극을 분리하는 간극을 이루는 것이 바람직하다.
또한, 상기 간극은 상기 게이트선에 대하여 45ㅀ를 이루는 사선부를 포함하는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치용 공통 전극 표시판의 배치도이고, 도 3은 도 1 및 도 2의 두 표시판을 포함하는 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 4 및 도 5는 각각 도 3의 액정 표시 장치를 IV-IV'선 및 V-V' 선을 따라 잘라 도시한 단면도이고, 도 6은 본 발명의 실시예에 따른 액정 표시 장치의 회로도이다.
본 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100), 공통 전극 표시판(200), 이들 두 표시판(100, 200) 사이에 삽입되어 있는 액정층(3)을 포함한다.
먼저, 도 1, 도 3 내지 도 6을 참고로 하여 박막 트랜지스터 표시판(100)에 대하여 상세하게 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)및 복수의 유지 전극선(storage electrode lines)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다.
각 게이트선(121)은 아래위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
각 유지 전극선(131)은 주로 가로 방향으로 뻗어 게이트선(121)에 인접하게 배치되어 있고, 제1 내지 제4 유지 전극(133a, 133b, 133c, 133d)을 이루는 복수 벌의 가지 집합을 포함한다. 제1 유지 전극(133a)과 제2 유지 전극(133b)은 세로 방향으로 뻗어 있고, 제3 및 제4 유지 전극(133c, 133d)은 사선 방향으로 뻗어 있으며 제2 유지 전극(133b)의 양단에 연결되어 있으며, 서로 인접하게 제1 유지 전극(133a)에 연결되어 있다. 제3 및 제4 유지 전극(133c, 133d)은 인접한 두 게이트선(121) 사이의 중앙선에 대하여 반전 대칭을 이룬다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(270)에 인가되는 공통 전압 등 소정의 전압이 인가된다. 유지 전극선(131)은 서로 이웃하는 한 벌의 제1 내지 제4 유지 전극(133a, 133b, 133c, 133d)을 연결하는 연결부(133e)를 포함한다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 티타늄, 탄탈륨 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
또한 게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세 로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110)의 표면에 대하여 경사져 있으며 그 경사각은 30 도 내지 80 도인 것이 바람직하다.
저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171), 복수의 드레인 전극(drain electrode)(175), 복수의 연결 소스 전극(177a) 및 연결 드레인 전극(177b)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)의 연결부(133e)와 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 막대형인 한 쪽 끝 부분과 면적이 넓은 확장부, 그리고 확장부에서 연장된 결합 전극(coupling electrode)(176)을 포함한다. 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다. 결합 전극(176)은 서로 연결되어 있으며, 제3 및 제4 유지 전극(133c, 133d)과 각각 평행한 두 사선부(176a, 176b)를 가진다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, Q1)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
연결 소스 전극(177a) 및 연결 드레인 전극(177b)은 전단의 게이트선(121, N-1)의 게이트 전극(124) 및 반도체의 돌출부(154) 위에 형성되어 있으며, 소스 전극(173) 및 드레인 전극(175)과 소정 간격 이격되어 있다.
이러한 전단 게이트선(121)의 게이트 전극(124), 연결 소스 전극(177a) 및 연결 드레인 전극(177b)은 반도체의 돌출부(154)와 함께 하나의 연결 박막 트랜지스터(Q2)를 이루며 연결 박막 트랜지스터의 채널은 연결 소스 전극(177a)과 연결 드레인 전극(177b) 사이의 돌출부(154)에 형성된다.
데이터선(171)과 동일한 층에는 게이트선(121) 위에 위치하는 복수의 다리부 금속편(under-bridge metal piece)(178)이 형성되어 있는데, 이러한 다리부 금속편(178)은 게이트선(121)과 중첩하여 배치되어 있다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30도 내지 80도 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 대부분의 곳에서는 선형 반도체(151)의 너비가 데이터선(171)의 너비보다 작지만, 앞서 설명하였듯이 게이트선(121) 및 유지 전극선(121)과 만나는 부분에서 너비가 넓어져 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소나 산화규소 따위의 무기 절연물, 유기 절연물, 저유전율 절연물 따위로 만들어진다. 유기 절연물과 저유전율 절연물의 유전 상수는 4.0 이하인 것이 바람직하며 저유전율 절연물의 예로는 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등을 들 수 있다. 유기 절연물 중 감광성(photosensitivity)을 가지는 것으로 보호막(180)을 만들 수도 있으며, 보호막(180)의 표면은 평탄할 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179), 드레인 전극(175), 연결 소스 전극(177a) 및 연결 드레인 전극(177b)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185, 187a, 187b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181), 유지 전극(133b) 자유단 부근의 유지 전극선(131) 일부를 드러내는 복수의 접촉 구멍(183a), 그리고 유지 전극(133a) 고정단의 직선 부분을 드러내는 복수의 접촉 구멍(183b)이 형성되어 있다.
보호막(180) 위에는 ITO 또는 IZO로 이루어진 복수의 제1/ 제2 화소 전극(pixel electrode)(190a, 190b), 복수의 연결 다리(overpass)(83) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이와는 달리, 제1/제2 화소 전극(190a, 190b)은 투명한 도전성 폴리머로 만들어질 수도 있고, 반사형 액정 표시 장치의 경우에는 제1/제2 화소 전극(190a, 190b)이 불투명한 반사성 금속으로 만들어질 수도 있다. 이 경우, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 예를 들면 ITO나 IZO로 만들어질 수 있다.
제1/제2 화소 전극(190a, 190b)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1/제2 화소 전극(190a, 190b)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 제1/제2 화소 전극(190a, 190b)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 제1/제2 화소 전극(190a, 190b)과 유지 전극선(131)의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘리기 위하여, 유지 전극선(131)에 유지 전극(133a, 133b, 133c, 133d)을 두고 제1/제2 화소 전극(190a, 190b)에 연결된 드레인 전극(175)을 연장 및 확장시켜 중첩시킴으로써 단자 사이의 거리를 가깝게 하고 중첩 면적을 크게 한다.
이때, 제1 화소 전극(190a)과 제2 화소 전극(190a, 190b)은 서로 분리되어 있는데, 제1 화소 전극(190a)은 제2 화소 전극(190b)을 중심으로 상부 및 하부에 위치하며 서로 연결되어 있는 두 부분으로 이루어져, 제2 화소 전극(190b)은 제1 화소 전극(190a)의 두 부분 사이에 끼인 형태이다. 제1 화소 전극(190a)의 두 부분과 제2 화소 전극(190b)은 서로 마주하며 게이트선(121)에 대하여 ㅁ45ㅀ 기울어진 변을 가지고 있어 서로 이웃하는 두 게이트선(121) 사이의 중심선에 대하여 대칭 구조를 가진다.
여기서, 제1 화소 전극(190a) 각각은 접촉 구멍(185)을 통하여 드레인 전극(175)과 각각 연결되어 이로부터 직접 데이터 전압을 인가 받는데 비하여, 제2 화소 전극(190b)은 제1 화소 전극(190a)과 연결되어 있는 용량성 결합 전극(176)과 중첩한다. 따라서, 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성)되어 있다.
제1 화소 전극(190a)은 전단의 게이트선(121, N-1)과 그 일부가 중첩하고 있는 연결 소스 전극(177a)과 연결되어 있으며, 제2 화소 전극(190b)은 전단의 게이트선(121, N-1)과 그 일부가 중첩하고 있는 연결 드레인 전극(177b)과 연결되어 있다.
이러한 연결 소스 전극(177a) 및 연결 드레인 전극(177b)은 각각 제1 화소 전극(190a) 및 제2 화소 전극(190b)과 연결 접촉 구멍(187a, 187b)을 통해 연결되어 있다.
각 제1 화소 전극(190a)은 왼쪽 모퉁이에서 모따기되어 있으며, 모따기된 빗변은 게이트선(121)에 대하여 약 ㅁ45도의 각도를 이룬다.
제1/제2 화소 전극(190a, 190b)은 중앙 절개부(91), 하부 절개부(92a) 및 상부 절개부(92b)를 가지며, 제1/제2 화소 전극(190a, 190b)은 이들 절개부(91, 92a, 92b)에 의하여 복수의 영역으로 분할된다. 절개부(91, 92a, 92b)는 제1/제2 화소 전극(190a, 190b)을 게이트선(121)과 평행하게 이등분하는 가로 중심선에 대하여 거의 반전 대칭을 이루고 있다. 이때, 하부 및 상부 절개부(92a, 92b)는 서로 연결되어 제1 화소 전극(190a)과 제2 화소 전극(190b)을 분할하는 간극을 이룬다.
하부 및 상부 절개부(92a, 92b)는 대략 제1/제2 화소 전극(190a, 190b)의 오른쪽 변에서부터 왼쪽 변으로 비스듬하게 뻗어 있고, 제1/제2 화소 전극(190a, 190b)의 가로 중심선에 대하여 하반면과 상반면에 각각 위치하고 있다. 하부 및 상부 절개부(92a, 92b)는 게이트선(121)에 대하여 ㅁ약 45도의 각도를 이루며 서로 수직하게 뻗어 있다.
하나의 중앙 절개부(91)는 제2 화소 전극(190b)의 중앙에 배치되어 있으며 오른쪽 변에 입구를 가지고 있다. 중앙 절개부(91)의 입구는 하부 절개부(92a)와 상부 절개부(92b)에 각각 거의 평행한 한 쌍의 빗변을 가지고 있다.
따라서, 제1/제2 화소 전극(190a, 190b)의 하반면은 하부 절개부(92a)에 의하여 두 개의 영역으로 나누어지고, 상반면 또한 상부 절개부(92b)에 의하여 두 개의 영역으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라지며, 기울어진 방향도 달라질 수 있다.
제1/제2 화소 전극(190a, 190b)은 또한 이웃하는 게이트선(121) 또는 데이터 선(171)과 중첩되어 개구율(aperture ratio)을 높일 수 있다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 노출된 끝 부분(129) 및 데이터선(171)의 노출된 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
게이트 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에는 접촉 보조 부재(81)는 게이트 구동 회로의 금속층과 게이트선(121)을 연결하는 역할을 할 수 있다. 마찬가지로 데이터 구동 회로가 박막 트랜지스터 표시판(100)에 집적되는 경우에 접촉 보조 부재(82)는 데이터 구동 회로의 금속층과 데이터선(171)을 연결하는 역할을 할 수 있다.
연결 다리(83)는 게이트선(121)을 가로지르며, 게이트선(121)을 사이에 두고 반대쪽에 위치하는 접촉 구멍(183a, 183b)을 통하여 제1 유지 전극(133a) 자유단의 노출된 끝 부분과 유지 전극선(131)의 노출된 부분에 연결되어 있다. 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)은 연결 다리(83) 및 금속편(178)과 게이트선(121)이나 데이터선(171) 또는 박막 트랜지스터의 결함을 수리하는 데 사용할 수 있다. 게이트선(121)을 수리할 때에는 게이트선(121)과 유지 전극선 연결 다리(83)의 교차점을 레이저 조사하여 게이트선(121)과 연결 다리(83)를 전기적으로 연결함으로써 게이트선(121)과 유지 전극선(131)을 전기적으로 연결시킨다. 이 때 금속편(178)은 게이트선(121)과 유지 배선 연결 다리(83)의 전기적 연결을 강화한다.
다음, 도 2 내지 도 6을 참고로 하여, 공통 전극 표시판(200)에 대하여 설명한다.
투명한 유리 등으로 이루어진 절연 기판(210) 위에 차광 부재(220)가 형성되어 있으며, 차광 부재(220)는 제1/제2 화소 전극(190a, 190b)과 마주보며 제1/제2 화소 전극(190a, 190b)과 거의 동일한 모양을 가지는 복수의 개구부를 가지고 있다. 이와 달리, 차광 부재(220)는 데이터선(171)에 대응하는 부분과 박막 트랜지스터에 대응하는 부분으로 이루어질 수 있다.
기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있으며 차광 부재(220)로 둘러싸인 영역 내에 대부분 위치한다. 색필터(230)는 제1/제2 화소 전극(190a, 190b)을 따라서 세로 방향으로 길게 뻗을 수 있다. 색필터(230)는 적색, 녹색 및 청색 등의 원색 중 하나를 표시할 수 있다.
색필터(230)의 위에는 덮개막(250)이 형성되어 있다.
덮개막(250)의 위에는 ITO, IZO 등의 투명한 도전체 따위로 이루어진 공통 전극(270)이 형성되어 있다.
공통 전극(270)은 복수 벌의 절개부(71, 72a, 72b) 집합을 가진다.
한 벌의 절개부(71, 72a, 72b)는 하나의 제1/제2 화소 전극(190a, 190b)과 마주 보며 중앙 절개부(71), 하부 절개부(72a) 및 상부 절개부(72b)를 포함한다. 절개부(71, 72a, 72b) 각각은 인접한 제1/제2 화소 전극(190a, 190b)의 절개부(91, 92a, 92b) 사이 또는 가장자리 절개부(92a, 92b)와 제1/제2 화소 전극(190a, 190b)의 빗변 사이에 배치되어 있다. 또한, 각 절개부(71, 72a, 72b)는 제1/제2 화소 전극(190a, 190b)의 절개부(91, 92a, 92b)와 평행하게 뻗은 적어도 하나의 사선부를 포함한다.
하부 및 상부 절개부(72a, 72b) 각각은 대략 제1/제2 화소 전극(190a, 190b)의 오른쪽 변에서 아래쪽 또는 위쪽 변을 향하여 뻗은 사선부를 포함한다. 또한, 사선부의 각 끝에서부터 제1/제2 화소 전극(190a, 190b)의 변을 따라 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 가로부 및 세로부를 포함한다.
중앙 절개부(71)는 대략 제1/제2 화소 전극(190a, 190b)의 왼쪽 변에서부터 가로로 뻗은 중앙 가로부, 이 중앙 가로부의 끝에서 중앙 가로부와 빗각을 이루며 제1/제2 화소 전극(190a, 190b)의 왼쪽 및 오른쪽 변을 향하여 뻗은 한 쌍의 사선부, 그리고 사선부의 각 끝에서부터 제1/제2 화소 전극(190a, 190b)의 왼쪽 및 오른쪽 변을 따라 왼쪽 및 오른쪽 변과 중첩하면서 뻗으며 사선부와 둔각을 이루는 종단 세로부를 포함한다.
절개부(71, 72a, 72b)의 수효는 설계 요소에 따라 달라질 수 있으며, 차광 부재(220)가 절개부(71, 72a, 72b)와 중첩하여 절개부(71, 72a, 72b) 부근의 빛샘을 차단할 수 있다. 본 실시예에서는 용량성 결합 전극(176)의 사선부(17a, 176b)가 절개부(71, 72a, 72b)와 중첩하여 절개부(71, 72a, 72b) 부근의 빛샘을 차단한다.
표시판(100, 200)의 안쪽 면에는 수직 배향막(11, 21)이 각각 도포되어 있고, 바깥쪽 면에는 편광판(12, 22)이 구비되어 있다.
배향막(11, 21)은 수평 배향막일 수 있다.
두 편광판(12, 22)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광판(12, 22) 중 하나가 생략될 수 있다.
표시판(100, 200)과 편광자(12, 22)의 사이에는 각각 액정층(3)의 지연값을 보상하기 위한 위상 지연 필름(phase retardation film)이 낄 수 있다. 위상 지연 필름은 복굴절성(birefringce)을 가지며 액정층(3)의 복굴절성을 역으로 보상하는 역할을 한다. 지연 필름으로는 일축성 또는 이축성 광학 필름을 사용할 수 있으며, 특히 음성(negative) 일축성 광학 필름을 사용할 수 있다.
액정 표시 장치는 또한 편광자(12, 22), 위상 지연 필름, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(310)는 전계가 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다. 따라서 입사광은 직교 편광자(12, 22)를 통과하지 못하고 차단된다.
공통 전극(270)에 공통 전압을 인가하고 제1/제2 화소 전극(190a, 190b)에 데이터 전압을 인가하면 표시판의 표면에 거의 수직인 전계가 생성된다. 액정 분자(310)들은 전계에 응답하여 그 장축이 전계의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 한편, 공통 전극(270) 및 제1/제2 화소 전극(190a, 190b)의 절개부(71, 72a, 72b, 91, 92a, 92b)와 제1/제2 화소 전극(190a, 190b)의 빗변은 전계를 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전계의 수평 성분은 절개부(71, 72a, 72b, 91, 92a, 92b)의 변과 제1/제2 화소 전극(190a, 190b)의 빗변에 수직이다. 또한 절개부(71, 72a, 72b, 91, 92a, 92b)의 마주보는 두 변에서의 주 전계의 수평 성분은 서로 반대 방향이다.
이러한 전계를 통하여 절개부(71, 72a, 72b, 91, 92a, 92b)는 액정층(3)의 액정 분자가 기울어지는 방향을 제어한다. 인접하는 절개부(71, 72a, 72b, 91, 92a, 92b)에 의하여 정의되거나 절개부(72a, 72b)와 제1/제2 화소 전극(190a, 190b)의 오른쪽 및 왼쪽 빗변에 의하여 정의되는 각 도메인 내에 있는 액정 분자는 절개부(71, 72a, 72b, 91, 92a, 92b)의 길이 방향에 대하여 수직을 이루는 방향으로 기울어진다. 각 도메인의 가장 긴 변 2개는 거의 나란하고 게이트선(121)과 약 ㅁ45도를 이루며, 도메인 내에서 액정 분자 대부분은 4방향으로 기울어지며, 이를 통하여 시야각이 확장된다.
절개부(71, 72a, 72b, 91, 92a, 92b)의 너비는 약 9??m 내지 약 12??m인 것이 바람직하다.
적어도 하나의 절개부(71, 72a, 72b, 91, 92a, 92b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있다. 돌기는 유기물 또는 무기물로 만들어질 수 있고 전계 생성 전극(190a, 190b, 270)의 위 또는 아래에 배치될 수 있으며 그 너비는 약 5??m 내지 약 10??m인 것이 바람직하다.
한편, 액정 분자(310)들의 경사 방향과 편광자(12, 22)의 투과축이 45도를 이루면 최고 휘도를 얻을 수 있는데, 본 실시예의 경우 모든 도메인에서 액정 분자(310)들의 경사 방향이 게이트선(121)과 45ㅀ의 각을 이루며 게이트선(121)은 표시판(100, 200)의 가장자리와 수직 또는 수평이다. 따라서 본 실시예의 경우 편광자 (12, 22)의 투과축을 표시판(100, 200)의 가장자리에 대하여 수직 또는 평행이 되도록 부착하면 최고 휘도를 얻을 수 있을 뿐 아니라 편광자(12, 22)를 저렴하게 제조할 수 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치에서는 앞에서 설명한 바와 같이 제2 화소 전극(190b)은 제1 화소 전극(190a)에 전자기적으로 결합(용량성 결합)되어 있다. 도 6을 참조하여 설명하면, 제1 화소 전극(190a)은 드레인 전극(175)을 통하여 박막 트랜지스터(Q1)에 직접 연결되어 박막 트랜지스터(Q)를 통하여 데이터선(171)을 통하여 전달되는 화상 신호 전압을 인가 받음에 반하여, 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)과의 용량성 결합으로 변한다. 본 실시예에서 제2 화소 전극(190b)의 전압은 제1 화소 전극(190a)의 전압에 비하여 절대값이 항상 낮아지며, 그 이유를 구체적으로 설명한다.
도 6에서 Clca은 제1 화소 전극(190a)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Csta은 제1 화소 전극(190a)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타낸다. Clcb는 제2 화소 전극(190b)과 공통 전극(270) 사이에서 형성되는 액정 용량을 나타내고, Cstb는 제2 화소 전극(190b)과 유지 전극선(131) 사이에서 형성되는 유지 용량을 나타내고, Ccp는 제2 화소 전극(190b)과 제1 화소 전극(190a) 사이에서 형성되는 결합 용량을 나타낸다.
공통 전극(270) 전압에 대한 제1 화소 전극(190a)의 전압을 Va라 하고, 제2 화소 전극(190b)의 전압을 Vb라 하면, 전압 분배 법칙에 의하여,
Vb=Vaㅧ[Ccp/(Ccp+Clcb+Cstb)]
이고, Ccp/(Ccp+Clcb+Cstb)는 항상 1보다 클 수 없기 때문에 Vb는 Va에 비하여 항상 작다. 이때, Clca 및 Clcb에 대한 공통 전극(270) 전압과 Csta 및 Cstb에 대한 유지 전극선(131a, 131b) 전압이 달라질 수 있는데, 이러한 경우에도 Clca과 Clcb에 인가되는 공통 전극(270) 전압이 동일하므로 Clca에 인가되는 화상 신호 전압(Va)의 절대값은 항상 Clcb에 인가되는 화상 신호 전압(Vb)의 절대값보다 큰 값을 가지게 된다. 이와 같이, 하나의 화소 내에서 전압이 다른 두 화소 전극을 배치하면 액정 분자는 서로 다른 전압으로 구동되어 서로 다른 경사각(tilt angle)으로 기울어지며, 이를 통하여 측면 시인성을 향상시킬 수 있다.
Ccp를 조절함으로써 Va에 대한 Vb의 비율을 조정할 수 있다. Ccp의 조절은 용량성 결합 전극(176a, 176b)과 제2 화소 전극(190b)의 중첩 면적과 거리를 조정함으로써 가능하다. 중첩 면적은 용량성 결합 전극(176)의 폭을 변화시킴으로써 용이하게 조정할 수 있고, 거리는 용량성 결합 전극(176)의 형성 위치를 변화시킴으로써 조정할 수 있다. 즉, 본 발명의 실시예에서는 용량성 결합 전극(176)을 데이터선(171)과 같은 층에 형성하였으나, 게이트선(121)과 같은 층에 형성함으로써 용량성 결합 전극(176)과 제2 화소 전극(190b) 사이의 거리를 증가시킬 수 있다. 이때, Vb는 Va에 대하여 0.6 내지 0.8배인 것이 바람직하다.
이와 같은 경우, 제1 화소 전극(190a)만이 데이터선에 연결되어 있으며, 제2 화소 전극(190b)에는 용량성 결합에 의해 제1 화소 전극(190a)에서 전하가 유도된다.
따라서, 제1 화소 전극(190a)으로부터 분리된 제2 화소 전극(190b)에는 전하 가 축적되기 쉬우며, 이는 이미지 고정 현상으로 나타난다. 이러한 이미지 고정 현상을 방지하기 위해서는 액정 표시 장치가 동작하는 동안 제2 화소 전극(190b)에만 전하가 축적되지 않도록 하는 것이 바람직하다.
따라서, 본 발명의 일 실시예에서는 제1 화소 전극(190a) 및 제2 화소 전극(190b)을 연결하는 별도의 연결 박막 트랜지스터를 전단 게이트선(121, N-1)에 형성한다.
제N 게이트선은 박막 트랜지스터(Q1)에 의해 턴온되어 제1 화소 전극(190a)에 전하를 제공하며, 용량성 결합에 의해 제2 화소 전극(190b)에 전하가 유도된다.
다음 프레임이 되기 전에, 연결 박막 트랜지스터는 제N-1 게이트선에 의해 턴온되어 제1 화소 전극(190a) 및 제2 화소 전극(190b)은 서로 연결되며, 제1 화소 전극(190a) 및 제2 화소 전극(190b)은 전하를 공유하게 되어 제1 화소 전극(190a) 및 제2 화소 전극(190b)의 전하는 동일해진다. 이 경우, 제1 및 제2 화소 전극(190a, 190b)의 전압 극성은 동일하기 때문에 휘도는 변하지 않으며 시인성 또한 변하지 않게 된다.
그리고, 다음 프레임이 된 경우에, 연결 박막 트랜지스터는 턴오프되어 제2 화소 전극(190b)은 제1 화소 전극(190a)과 분리되고, 제N 게이트선에 의해 박막 트랜지스터는 턴온된다.
따라서, 제1 화소 전극(190a)으로부터 분리된 제2 화소 전극(190b)에는 전하가 축적되지 않으며 이미지 고정 현상을 방지된다.
한편, 다른 실시예에서는 제2 화소 전극(190b)에 제1 화소 전극(190a)의 전 압에 비하여 절대값이 항상 높은 전압을 인가할 수 있는데, 이는 제2 화소 전극(190b)에 공통 전압 등과 같이 임의 전압을 인가한 상태에서 제1 화소 전극(190a)과 용량성으로 결합함으로써 이루어진다.
화상 신호가 직접 전달되는 제1 화소 전극(190a)에 대하여 높거나 낮은 화소 전압이 전달되는 제2 화소 전극(190b)의 면적 비는 1:0.85-1:1.15 범위인 것이 바람직하며, 제1 화소 전극(190a)과 용량성으로 결합하는 제2 화소 전극(190b)은 둘 이상으로 배치할 수 있다.
본 발명에 따른 박막 트랜지스터 표시판은 하나의 화소에 두 감마 곡선으로 화상을 표시하여 측면 시인성을 향상시킬 수 있다.
또한, 제1 화소 전극 및 제2 화소 전극을 연결하는 별도의 연결 박막 트랜지스터를 전단 게이트선에 형성함으로써, 제2 화소 전극에만 전하가 축적되지 않도록 하여 이미지 고정 현상을 방지한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 절연되어 교차하고 있는 데이터선,
    각각의 상기 게이트선 및 상기 데이터선과 연결되어 있으며, 드레인 전극을 가지는 박막 트랜지스터,
    상기 드레인 전극과 연결되어 있는 용량성 결합 전극, 그리고
    각각의 상기 게이트선과 상기 데이터선으로 둘러싸인 화소에 각각 형성되어 있으며, 상기 드레인 전극과 연결되어 있는 제1 화소 전극과 상기 제1 화소 전극과 분리되어 있으며 상기 용량성 결합 전극과 중첩하는 제2 화소 전극을 가지는 화소 전극,
    전단의 게이트선, 상기 제1 화소 전극 및 상기 제2 화소 전극에 연결되어 있는 연결 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 연결 박막 트랜지스터는 상기 전단의 게이트선, 상기 제1 화소 전극과 연결되어 있는 연결 소스 전극, 그리고 상기 제2 화소 전극과 연결되어 있는 연결 드레인 전극을 포함하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 연결 소스 전극 및 연결 드레인 전극은 각각 상기 제1 화소 전극 및 제2 화소 전극과 연결 접촉 구멍을 통해 연결되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 화소 전극은 절개부인 도메인 분할 수단을 가지는 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 절개부는 서로 연결되어 상기 제1 화소 전극과 상기 제2 화소 전극을 분리하는 간극을 이루는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 간극은 상기 게이트선에 대하여 45ㅀ를 이루는 사선부를 포함하는 박막 트랜지스터 표시판.
KR1020050035415A 2005-04-28 2005-04-28 박막 트랜지스터 표시판 KR20060112794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050035415A KR20060112794A (ko) 2005-04-28 2005-04-28 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050035415A KR20060112794A (ko) 2005-04-28 2005-04-28 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
KR20060112794A true KR20060112794A (ko) 2006-11-02

Family

ID=37651247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050035415A KR20060112794A (ko) 2005-04-28 2005-04-28 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR20060112794A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502916B1 (ko) * 2007-11-06 2015-03-17 삼성디스플레이 주식회사 표시 기판과, 이의 불량 화소 리페어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502916B1 (ko) * 2007-11-06 2015-03-17 삼성디스플레이 주식회사 표시 기판과, 이의 불량 화소 리페어 방법

Similar Documents

Publication Publication Date Title
KR101133760B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101237011B1 (ko) 액정 표시 장치
JP5132894B2 (ja) 表示板及びそれを含む液晶表示装置
KR101112543B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR20060073826A (ko) 박막 트랜지스터 표시판
KR101112540B1 (ko) 다중 도메인 박막 트랜지스터 표시판
KR20080069733A (ko) 박막 트랜지스터 표시판
KR20070087395A (ko) 표시판
KR101315374B1 (ko) 액정 표시 장치
KR20070112955A (ko) 액정 표시 장치
KR101133757B1 (ko) 액정 표시 장치
JP5525506B2 (ja) 表示板及びそれを含む液晶表示装置
KR20060036636A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060112794A (ko) 박막 트랜지스터 표시판
KR20060047023A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060060843A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070087293A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20070001466A (ko) 액정 표시 장치
KR101272329B1 (ko) 액정 표시 장치
KR20070031580A (ko) 액정 표시 장치
KR20080036367A (ko) 표시판
KR20060083096A (ko) 박막 트랜지스터 표시판
KR20060101959A (ko) 다중 도메인 액정 표시 장치
KR20080049984A (ko) 박막 트랜지스터 표시판
KR20060057357A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination