KR20060110343A - Electronic device with bending wiring pattern - Google Patents

Electronic device with bending wiring pattern Download PDF

Info

Publication number
KR20060110343A
KR20060110343A KR1020067013184A KR20067013184A KR20060110343A KR 20060110343 A KR20060110343 A KR 20060110343A KR 1020067013184 A KR1020067013184 A KR 1020067013184A KR 20067013184 A KR20067013184 A KR 20067013184A KR 20060110343 A KR20060110343 A KR 20060110343A
Authority
KR
South Korea
Prior art keywords
line
electronic device
conducting
lines
display area
Prior art date
Application number
KR1020067013184A
Other languages
Korean (ko)
Inventor
노리요시 마츠라
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060110343A publication Critical patent/KR20060110343A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13456Cell terminals located on one side of the display only

Abstract

An object of the invention is to provide a form of bending wiring patterns whose wiring resistances can be as equal as possible based on a simple structure and to provide an electronic device based on the form. An electronic device having a substrate (100) on which a plurality of conductive lines (10) are formed, the conductive lines (10) having such patterns that the lines are straightly extended from their predetermined front ends 1s and thereafter bend by turns in substantially the same direction for each predetermined interval P to further extend to the respective predetermined connection targets (30). The conductive lines (10) have their straightly-extending portions (10L) of varied line widths and a line width at a nearer position to a bending point (Q) of the line is larger than a line width at a farther position from the bending point (Q), so as to equalize at least resistance values of the straightly-extending portions (10L) of the conductive lines (10).

Description

벤딩 배선 패턴을 가진 전자 디바이스{ELECTRONIC DEVICE WITH BENDING WIRING PATTERN}ELECTRONIC DEVICE WITH BENDING WIRING PATTERN}

본 발명은, 벤딩 배선 패턴을 가진 전자 디바이스, 특히 디스플레이 패널 등에 특히 적합한 벤딩 배선 패턴을 가진 다수의 전자적 전도 라인을 구비한 전자 디바이스에 관한 것이다. The present invention relates to an electronic device having a bending wiring pattern, in particular an electronic device having a plurality of electronic conducting lines having a bending wiring pattern which is particularly suitable for display panels and the like.

복수의 트레이스(trace)가 형성된 전자 기판이 오랫동안 알려졌으며, 상기 트레이스는 각 전단부로부터 일직선으로 연장되어, 각 연결 대상으로 더 연장되기 위해 차례로 일정하게 휘어진다(예, 특허 문헌 1 참조).Electronic substrates on which a plurality of traces have been formed have been known for a long time, and the traces extend in a straight line from each front end portion, and are constantly curved in order to further extend to each connection object (see Patent Document 1, for example).

특허 문헌 1에서, 데이터 전극 또는 스캐닝 전극 사이에서 수평 방향의 제 1 배선 부분의 배선 폭은 전극 중에서 수직 방향으로 제 2 배선 부분의 배선 폭보다 더 넓고, 이에 따라 각 전극의 패턴 저항을 감소시킨다. 따라서 전극의 배선 길이 간의 차이로 인해 패턴 저항값 사이의 차이는 감소되며, 이에 따라 휘도의 불균등함이 감소된다(문단 번호 [0022] 및 [0024]).In Patent Document 1, the wiring width of the first wiring portion in the horizontal direction between the data electrodes or the scanning electrodes is wider than the wiring width of the second wiring portion in the vertical direction among the electrodes, thereby reducing the pattern resistance of each electrode. Therefore, the difference between the pattern resistance value is reduced due to the difference between the wiring lengths of the electrodes, thereby reducing the unevenness of luminance (paragraph number [0022] and [0024]).

이 문서는, 또한 보상 저항기가 데이터 전극 또는 스캐닝 전극의 배선 길이 사이의 차이로 인한 패턴 저항값의 차이를 보상하기 위해 각 전극 단자와 각 전극 구동기 사이에 삽입되는 한편, 보상 저항기의 저항값이 보상 저항기의 저항값과 보 상 저항기가 연결된 전극의 패턴 저항값의 합계가 서로 같도록 설정되어, 전극의 배선 길이 사이의 차이로 인한 패턴 저항값 간의 차이의 보상과, 휘도 불균일성의 감소를 야기한다는 것을 제안한다(문단 번호 [0022],[0023],[0025] 및 [0026]).This document also states that a compensation resistor is inserted between each electrode terminal and each electrode driver to compensate for the difference in pattern resistance due to the difference between the wiring length of the data electrode or the scanning electrode, while the resistance value of the compensation resistor is compensated for. It is noted that the sum of the resistance value of the resistor and the pattern resistance value of the electrode to which the compensation resistor is connected is equal to each other, causing compensation of the difference between the pattern resistance values due to the difference between the wiring lengths of the electrodes, and reducing the luminance unevenness. (Paragraph numbers [0022], [0023], [0025] and [0026]).

그러나, 전자의 형태에서, 수평 방향에서의 배선 부분의 폭은 단지 수직 방향에서의 배선 부분의 폭보다 더 크게 만들어지며, 저항값은 모든 전극에 대해 기판 전체에서 감소되며, 이에 따라 전극 간의 저항에서의 변화는 억제되지만, 전극의 동일한 저항값을 얻기에는 불충분하다. 게다가, 후자의 형태에서, 전극 단자와 각 전극에 대한 대응 구동기 사이의 적절한 저항값을 가진 각 개별 보상 저항기 세트를 별도로 제공해야 하며, 따라서 구조는 복잡하게 만들어지며 성분의 수와 제조 공정의 면에서 이점을 지닌다.However, in the form of the former, the width of the wiring portion in the horizontal direction is made larger than the width of the wiring portion only in the vertical direction, and the resistance value is reduced throughout the substrate for all electrodes, and thus in the resistance between the electrodes. Although the change of is suppressed, it is insufficient to obtain the same resistance value of the electrode. In addition, in the latter form, a separate set of individual compensating resistors with appropriate resistance values between the electrode terminals and the corresponding drivers for each electrode must be provided separately, thus making the structure complicated and in terms of the number of components and the manufacturing process. Has an advantage.

[특허 문헌 1][Patent Document 1]

일본 특허 출원 공개 제 63198/98Japanese Patent Application Publication No. 63198/98

(목적) (purpose)

본 발명의 목적은, 배선 저항이 단순한 구조에 기초해 가능한 같을 수 있는 벤딩 배선 패턴의 형태를 제공하고, 이러한 형태에 기초한 전자 디바이스를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a form of bending wiring pattern in which wiring resistance can be as similar as possible based on a simple structure, and to provide an electronic device based on such a form.

본 발명의 다른 목적은, 디스플레이 패널 등에 특히 적합한 벤딩 배선 패턴을 지니는 다수의 전자적인 전도 라인을 구비한 전자 디바이스를 제공하는 것이며, 이 디바이스에서 전도 라인은 배선 저항이 단순한 구조에 기초해 가능한 동일할 수 있으며 전도 라인을 통해 전송된 신호의 지연, 진폭 또는 다른 품질을 평준화할 수 있는 벤딩 배선 패턴의 형태를 사용한다.Another object of the present invention is to provide an electronic device having a plurality of electronic conductive lines having a bending wiring pattern particularly suitable for a display panel or the like, in which the conductive lines may be as identical as possible based on a structure with a simple wiring resistance. It uses a form of bending wiring pattern that can equalize the delay, amplitude or other quality of the signal transmitted over the conducting line.

(구성)(Configuration)

이 목적을 달성하기 위해, 본 발명의 양상에 따른 전자 디바이스는 복수의 전도 라인이 형성된 기판을 구비한 전자 디바이스이며, 상기 전도 라인은 미리 결정된 전단부로부터 직선으로 연장되며 이후 각각의 미리 결정된 연결 대상으로 더 연장되기 위해 각각의 미리 결정된 간격에 대해 실질적으로 동일한 방향으로 차례로 휘어지는 패턴을 구비하며, 상기 전도 라인은 변경된 라인 폭의 직선으로 연장된 부분을 지니며, 라인의 벤딩 지점에 더 가까운 위치의 라인 폭은, 전도 라인의 직선으로 연장된 부분의 적어도 저항값을 평준화하기 위해, 벤딩 지점으로부터 더 먼 지점의 라인 폭보다 더 크게 만들어진다.In order to achieve this object, an electronic device according to an aspect of the present invention is an electronic device having a substrate on which a plurality of conductive lines are formed, the conductive lines extending in a straight line from a predetermined front end and then each predetermined connection object. Having a pattern that in turn bends in substantially the same direction for each predetermined spacing to further extend into, the conducting line having a portion extending in a straight line of altered line width, the position of which is closer to the bending point of the line The line width is made larger than the line width at a point farther from the bending point to equalize at least the resistance value of the straightly extending portion of the conducting line.

이 양상에 따라, 전도 라인의 저항값은 전도 라인의 주요부를 구성하는 직선으로 연장된 부분 내의 라인 폭의 변화에 기초하여 동일하게 만들어지며, 이에 따라, 배선 저항값은 단순한 구조에 기초하여 가능한 동일하게 만들어질 수 있다. 따라서, 전도 라인을 통해 전송된 신호의 지연, 진폭 및/또는 다른 품질을 평준화할 수 있다.According to this aspect, the resistance value of the conducting line is made equal based on the change in the line width in the linearly extending part constituting the main part of the conducting line, and thus the wiring resistance value is equally possible based on the simple structure. Can be made. Thus, it is possible to equalize the delay, amplitude and / or other quality of the signal transmitted over the conducting line.

이 양상에서, 전도 라인의 전단부는 전자 디바이스의 구동 회로 또는 주변 회로의 입력/출력에 연결될 수 있다. 이렇게 함으로써, 저항값은 구동 회로 또는 주변 회로의 입력/출력으로부터 전도 라인의 직선으로 연장된 부분에서 균일화된다.In this aspect, the front end of the conducting line may be connected to the input / output of the drive circuit or peripheral circuit of the electronic device. By doing so, the resistance value is equalized at the portion extending straight from the input / output of the drive circuit or peripheral circuit to the conducting line.

게다가, 전도 라인의 연결 대상은 미리 결정된 간격에서 서로 실질적으로 평행하게 연장된 복수의 라인일 수 있으며, 또는 벤딩 각도는 실질적으로 직각일 수 있다. 이렇게 하여, 본 발명에 특정된 효과와 이점을 완전히 발휘할 수 있다.In addition, the connection object of the conducting line may be a plurality of lines extending substantially parallel to each other at a predetermined interval, or the bending angle may be substantially perpendicular. In this way, the effects and advantages specified in the present invention can be exhibited completely.

게다가, 디바이스는 서로 대향한 적어도 한측면 및 다른 측면에 의해 한정된 디스플레이 영역 내에서 미리 결정된 간격에서 서로 평행으로 연장된 복수의 버스 라인을 포함하며, 상기 버스 라인은 한 측면의 위치로부터 다른 측면의 위치로 연장하며, 상기 직선으로 연장된 부분은 한 측면과 다른 측면 중 적어도 하나에 인접한 디스플레이 영역의 외부 영역 내에 배열되는 것이 바람직하다. 이에 따라 기판 상의 디스플레이 영역을 제외한 영역에서 본 발명에 따른 벤딩 패턴을 지니는 전도 라인의 배열에 적합한 영역을 한정할 수 있다.In addition, the device includes a plurality of bus lines extending parallel to each other at predetermined intervals within a display area defined by at least one side and the other side facing each other, the bus lines being positioned from one side to another side. Preferably extend in a region outside the display area adjacent to at least one of one side and the other side. Accordingly, a region suitable for the arrangement of the conductive lines having the bending pattern according to the present invention can be defined in a region other than the display region on the substrate.

버스 라인이 행 전극 라인, 즉 게이트 전극 라인, 또는 열 전극 라인, 즉 소스 전극 라인일 때, 더 바람직한 실시예가 획득된다.When the bus line is a row electrode line, ie a gate electrode line, or a column electrode line, ie a source electrode line, a more preferred embodiment is obtained.

게다가, 디스플레이 영역은 또한 서로 대향한 제 3 및 제 4 측면에 의해 한정될 수 있으며, 한 측면과 다른 측면에 대해 실질적으로 수직으로 형성될 수 있으며, 구동 회로 또는 주변 회로는 제 3 및 제 4 측면 중 적어도 하나에 인접한 디스플레이 영역의 외부 영역에 제공되며, 이에 따라 본 발명에 따른 벤딩 패턴을 지닌 전도 라인의 배열에 적합한 영역과, 구동 회로 또는 주변 회로의 배열에 적합한 영역을 한정할 수 있다. In addition, the display area may also be defined by the third and fourth sides facing each other, and may be formed substantially perpendicular to one side and the other side, and the driving circuit or the peripheral circuit may be the third and fourth sides. It is provided in an outer region of the display region adjacent to at least one of the regions, thereby defining a region suitable for the arrangement of the conducting lines having a bending pattern according to the present invention, and a region suitable for the arrangement of the driving circuit or the peripheral circuit.

도 1은 본 발명의 실시예에 따른 전자 디바이스에 사용된 기판의 개략적인 평면도.1 is a schematic plan view of a substrate used in an electronic device according to an embodiment of the present invention.

도 2는 도 1의 실시예에 따른 전도 라인의 개략적 부분 확대도.2 is a schematic enlarged partial view of a conducting line according to the embodiment of FIG. 1;

도 3은 본 발명의 변형예에 따른 전도 라인의 개략적 부분 확대도.3 is a schematic partial enlarged view of a conducting line according to a variant of the invention.

이제 본 발명을 교정하기 위한 모드는 첨부 도면을 참조하여 실시예에 의해 이하 상세히 설명될 것이다.Modes for calibrating the present invention will now be described in detail by the embodiments with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전자 디바이스에 사용된 기판의 개략적인 평면도를 도시한다. 1 shows a schematic plan view of a substrate used in an electronic device according to an embodiment of the invention.

이 실시예의 기판(100)은 LCD 패널이며, 이 LCD 패널은, 디스플레이 영역(1d)이 부분(1A)의 실질적으로 중앙 부분에서 한정된 디스플레이-기능 구간(1A), 그리고 디스플레이 영역(1d)의 각 픽셀의 구동 및 다른 동작을 수행하기 위해 구동 회로(또는 주변 회로)(20)가 제공되며 디스플레이-기능 구간(1A)에 인접하고 이와 나란히 제공된 구동-기능 구간(1B)을 구비한다. The substrate 100 of this embodiment is an LCD panel, which comprises a display-function section 1A in which the display area 1d is defined in a substantially central portion of the part 1A, and the angle of the display area 1d. A drive circuit (or peripheral circuit) 20 is provided for driving the pixels and performing other operations and has a drive-function section 1B provided adjacent to and parallel to the display-function section 1A.

디스플레이-기능 구간(1A)에서, 복수의 전도 라인(10)은 디스플레이 영역(1d)의 측면에 형성된다. 전도 라인(10)은, 구동-기능 구간(1B) 측의 미리 결정된 전단부(1s)로부터 일직선으로(도면의 위측면으로) 연장되며, 디스플레이 영역(1d) 측면의 각각의 미리 결정된 연결 대상으로 더 연장하기 위해 모든 미리 결정된 간격(P)과 실질적으로 동일한 방향으로(도면의 오른쪽 또는 왼쪽) 차례로 휘어지는 패턴을 갖는다. 전도 라인(10)의 전단부(1s)는 구동-기능 구간(1B)에서 구동 회로(20)의 입력/출력에 연결된다. 전도 라인(10)의 연결 대상은 디스플레이 영 역(1d)에서 미리 결정된 간격으로 서로 평행하게 연장하는 복수의 버스 라인(30)이다.In the display-function section 1A, a plurality of conducting lines 10 are formed on the side of the display area 1d. The conduction line 10 extends in a straight line (to the upper side of the drawing) from the predetermined front end 1s on the drive-function section 1B side and to each predetermined connection object on the side of the display area 1d. To further extend it has a pattern that is bent in turn in substantially the same direction (right or left of the drawing) with all the predetermined spacings P. The front end 1s of the conducting line 10 is connected to the input / output of the drive circuit 20 in the drive-function section 1B. The connection object of the conducting line 10 is a plurality of bus lines 30 extending parallel to each other at predetermined intervals in the display area 1d.

버스 라인(30)은 도면의 왼쪽과 오른쪽에서 서로 마주보는 한측면(제 1측면)(1d1)과 다른 측면(제 2 측면)(1d2)을 구비한 디스플레이 영역(1d)에서 행 전극 라인의 역할을 하며, 직사각형 디스플레이 영역(1d)의 한 측면의 위치에서 다른 측면의 위치로 미리 결정된 간격으로 서로 평행하게 연장된다. 다른 버스 라인(31)은 버스 라인(30)과 교차하도록 형성된다. 버스 라인(31)은 디스플레이 영역(1d)에서 열 전극 라인의 역할을 하고, 직사각형 디스플레이 영역의 제 3 측면(1d3)과 제 4 측면(1d4) 사이의 한 위치에서 다른 위치로 미리 결정된 간격으로 서로 평행하게 연장되며, 제 3 측면 및 제 4 측면은 제 1 측면(1d)과 제 2 측면(1d2)에 대해 실질적으로 직각으로 그리고 도면의 위측면과 아래 위치에서 서로 마주보도록 형성된다.The bus line 30 serves as a row electrode line in the display area 1d having one side (first side) 1d1 and the other side (second side) 1d2 facing each other on the left and right sides of the drawing. And extend parallel to each other at predetermined intervals from the position of one side of the rectangular display area 1d to the position of the other side. The other bus line 31 is formed to intersect with the bus line 30. The bus lines 31 serve as column electrode lines in the display area 1d, and each other at predetermined intervals from one position to another between the third side 1d3 and the fourth side 1d4 of the rectangular display area. Extending in parallel, the third side and the fourth side are formed to face each other substantially at right angles to the first side 1d and the second side 1d2 and in the upper and lower positions of the figure.

이 실시예에서, 박막 트랜지스터(TFT)를 픽셀 구동 소자로 사용하는, 능동 구동 시스템이 도입되며 상기 버스 라인(30 및 31)은 각각 게이트 전극 라인과 소스 전극 라인이며, 일반적으로 TFT는 버스 라인(30 및 31)의 교차점에 대응하여 형성된다. 더욱이, 이러한 능동 구동 시스템에 기초한 디스플레이 영역의 구조와 작동의 세부 항목은 다른 다양한 공개적으로 알려진 문헌에 있으며, 본 명세서에서는 생략된다.In this embodiment, an active driving system, which uses a thin film transistor (TFT) as the pixel driving element, is introduced and the bus lines 30 and 31 are gate electrode lines and source electrode lines, respectively, and TFTs are generally bus lines ( Corresponding to the intersection of 30 and 31). Moreover, details of the structure and operation of the display area based on this active drive system are in various other publicly known documents and are omitted herein.

전도 라인(10)의 일직선으로 연장되는 부분은 디스플레이 영역(1d)의 외부의 영역에 배열되며, 이 외부 영역은 디스플레이 영역(1d)의 제 1 측면(1d1)과 제 2 측면(1d2)과 인접한다. 도면에 도시된 것처럼, 이에 따라 배열된 전도 라인(10)에서, 더 바깥쪽으로 위치된 전도 라인은 더 긴 일직선으로 연장되는 부분을 구비한다. 게다가, 더욱 안쪽의 전도 라인(즉, 디스플레이 영역(1d) 근처)은 구동 회로(20)(또는 구동-기능 구간(1B))에 더 근접한 버스 라인(30)에 연결되며, 후속적으로, 더 바깥측면으로 배열된 전도 라인은 구동 회로(20)(또는 구동-기능 구간(1B))로부터 더 멀리 떨어진 버스 라인(30)에 연결된다.A straightly extending portion of the conducting line 10 is arranged in an area outside of the display area 1d, which is adjacent to the first side 1d1 and the second side 1d2 of the display area 1d. do. As shown in the figure, in the conduction line 10 thus arranged, the more outwardly located conduction line has a portion extending in a longer straight line. In addition, a more inner conducting line (i.e. near display area 1d) is connected to bus line 30 which is closer to drive circuit 20 (or drive-function section 1B), and subsequently, more The conducting lines arranged outwardly are connected to the bus line 30 further away from the drive circuit 20 (or the drive-function section 1B).

버스 라인(31)에 연결된 전도 라인(11)은 전도 라인(10)에 특정된 벤딩 패턴을 가지지 않으며, 구동-기능 구간(1B) 내의 구동 회로(21)의 입력/출력 단부와 가능한 가장 짧은 거리의 버스 라인(31)을 연결한다. The conduction line 11 connected to the bus line 31 has no bending pattern specific to the conduction line 10 and has the shortest possible distance from the input / output end of the drive circuit 21 in the drive-function section 1B. To connect the bus line 31.

도 1에서 볼 수 있는 것처럼, 본 실시예에서, 구동 회로(20 및 21)는 디스플레이 영역(1d)의 제 4 측면(1d4)에 근접한, 디스플레이 영역(1d)의 외부 영역, 즉, 본 명세서에서는 구동-기능 구간(1B)의 영역에서 형성된다. 이렇게 하여, LCD 패널(100)의 평면-아웃라인(plane-outline)을 구성하는 한 측면의 부분 영역 상에서만 LCD 패널(100)에 필요한 회로를 형성함으로써, 디스플레이 영역(1d)을 효율적으로 형성할 수 있다. 게다가, 구동 회로가 오직 한 측면에만 배열된 형태는 일부 애플리케이션에 대해 이용될 일부 전자 디바이스에 매우 유리할 수 있다.As can be seen in FIG. 1, in this embodiment, the drive circuits 20 and 21 are in the outer region of the display region 1d, ie in the present specification, close to the fourth side 1d4 of the display region 1d. It is formed in the region of the drive-function section 1B. In this way, by forming a circuit necessary for the LCD panel 100 only on the partial region of one side constituting the plane-outline of the LCD panel 100, the display area 1d can be formed efficiently. Can be. In addition, the form in which the drive circuitry is arranged on only one side can be very advantageous for some electronic devices to be used for some applications.

게다가, 이 실시예에서, 구동 회로(20)는 구동-기능 구간(1B)의 왼쪽과 오른쪽에 모두 분리되어 배열된다. 그러면, 회로(20)에 연결된 전도 라인(10)은 디스플레이 영역(1d)의 제 1 측면(1d1)과 제 2 측면(1d2) 근처의 영역에서 나와 디스플레이 영역으로 이어지며, 왼쪽과 오른쪽으로부터 번갈아 가며 버스 라인(30)에 연결 된다. 다시 말해, 이러한 형태는 도입되어 버스 라인(30)의 상부/하부 배열 방향으로, 버스 라인(30)은 제 1 측면(1d1)과 제 2 측면(1d2) 중 하나 근처의 영역 내의 전도 라인(10)에 연결되며, 인접한 다음 버스 라인(30)은 제 1 측면(1d1)과 제 2 측면(1d2) 중 다른 하나 근처의 영역의 다른 전도 라인(10)에 연결되도록, 채택된다. 이에 따라 전도 라인(10)의 벤딩 지점의 간격(P)을 버스 라인(30)의 간격의 두 배로 만들 수 있으며, 전도 라인(10)의 패턴 형성에 이점을 제공한다.In addition, in this embodiment, the drive circuit 20 is arranged separately on both the left side and the right side of the drive-function section 1B. Then, the conductive line 10 connected to the circuit 20 exits the areas near the first side 1d1 and the second side 1d2 of the display area 1d and leads to the display area, alternately from left and right. It is connected to the bus line (30). In other words, this form is introduced in the direction of the top / bottom arrangement of the bus line 30, so that the bus line 30 is in the conduction line 10 in the region near one of the first side 1d1 and the second side 1d2. Adjacent bus line 30 is adapted to be connected to another conducting line 10 in the region near the other of the first side 1d1 and the second side 1d2. Accordingly, the spacing P of the bending point of the conducting line 10 can be made twice the spacing of the bus line 30, which provides an advantage in forming the pattern of the conducting line 10.

이 실시예에서, 행 전극의 역할을 하는 버스 라인(30)은 전술한 것과 같은 벤딩 패턴을 갖는 전도 라인(10)에 연결되며, 전도 라인(10)은 후술하는 방법으로 형성되며, 이에 따라 구동 회로(20)의 출력과 버스 라인(30)의 입력 사이의 전도 라인 저항값은 가능한 한 모두 같게 만들어진다. In this embodiment, the bus line 30 serving as the row electrode is connected to a conducting line 10 having a bending pattern as described above, and the conducting line 10 is formed by the method described below, and thus driving The conduction line resistance values between the output of the circuit 20 and the input of the bus line 30 are all made as equal as possible.

디스플레이-기능 구간(1A)과 구동-기능 구간(1B)은 다른 기판 조립체 또는 동일한 기판 조립체에서 형성될 수 있다는 것이 주목된다. 다른 기판 조립체의 경우, 전도 라인의 단부는 액정 매체를 끼워 넣는 2개의 대향 기판 중 하나(디스플레이-기능 구간(1A))의 외부에 노출되고, 이 노출된 단부는 ACF(Anisotropic Conductive Film; 이방성 전도 필름)을 사용하여 TAB 필름과 같은, 필름 기판(구동-기능 구간(1B)) 상에 형성된 구동 회로(20)로부터 전도 라인과 연결되는 방법이 있다. 반면, 동일한 기판 조립체의 경우, 액정 매체를 끼워 넣는 두 개의 대향 기판은 디스플레이-기능 구간(1A)을 포함하며, 기판 중 하나는 전도 라인의 단부를 형성하는 영역(구동-기능 구간(1B))이 제공되며, 단부에 연결된 구동 회로(20)는 이 영역에 장착되거나 형성되는 방법이 있다.It is noted that the display-function section 1A and the drive-function section 1B may be formed in another substrate assembly or the same substrate assembly. For other substrate assemblies, the end of the conducting line is exposed to the outside of one of the two opposing substrates (display-function section 1A) in which the liquid crystal medium is sandwiched, the exposed end being an anisotropic conductive film (ACF). There is a method of using a film to connect with a conducting line from a drive circuit 20 formed on a film substrate (drive-function section 1B), such as a TAB film. On the other hand, in the case of the same substrate assembly, two opposing substrates sandwiching the liquid crystal medium include a display-function section 1A, and one of the substrates forms an area forming the end of the conducting line (drive-function section 1B). There is provided a method in which the drive circuit 20 connected to the end is mounted or formed in this area.

도 2는 전도 라인(10)의 더 구체적인 형성 방법을 설명하기 위해 전도 라인(10)의 부분 확대도를 도시한다.2 shows a partially enlarged view of the conducting line 10 to illustrate a more specific method of forming the conducting line 10.

도 2는 대표적인 형성 방법으로서, 도 1에 도시된 전도 라인(10)의 벤딩 지점의 부근의 확대된 형태를 도시한다. 가장 바깥 측면의 전도 라인(101)은, 이 예에서, 직선으로 연장된 부분(10L)의 외부 에지가 직선이며, 내부 에지는 각각의 미리 결정된 간격(P)에 대한 계단 형태를 갖는 형태를 지닌다. 이러한 형태는 벤딩 지점(Q)에 더 근접한 위치에서의 라인 폭이 벤딩 지점(Q)으로부터 더 먼 위치에서의 라인 폭보다 더 크며, 이 실시예에서, 전도 라인(101)의 직선으로 연장된 부분(10L)의 폭은 각각의 미리 결정된 간격(P)에 대해 변하며(또는 다른 전도 라인의 벤딩 지점(Q)이 나타날 때마다), 폭은 간격 안에서 일정하다는 조건을 충족시킨다. FIG. 2 shows an enlarged form of the vicinity of the bending point of the conducting line 10 shown in FIG. 1 as a representative forming method. The outermost conducting line 101 is in this example shaped such that the outer edge of the straightly extending portion 10L is a straight line and the inner edge has a stepped shape for each predetermined spacing P. . This form is such that the line width at a position closer to the bending point Q is greater than the line width at a position farther from the bending point Q, in this embodiment, a straightly extending portion of the conducting line 101. The width of 10L varies for each predetermined spacing P (or whenever a bending point Q of another conducting line appears), satisfying the condition that the width is constant within the spacing.

유사하게, 다른 전도 라인(102,103,...)은 벤딩 지점(Q)에 더 가까운 위치에서의 라인 폭은 벤딩 지점(Q)에서 더 먼 위치에 있는 라인 폭보다 크며, 전도 라인(101)의 직선으로 연장된 부분(10L)의 폭은 각 미리 결정된 간격(P)에 대해(또는 다른 전도 라인의 벤딩 지점(Q)이 나타날 때마다) 변한다는 조건을 충족시키는 형태를 지닌다. 그러나 전도 라인(102,103,...)의 직선 형태의 외부 에지는, 그 외부 에지가 전도 라인(10)의 배열 방향(도면에서 수평 방향)에 대해 수직 방향을 따라 연장하는 전도 라인(101)과는 달리, 외부의 인접한 전도 라인의 계단형 에지 부분의 계단을 각각 실질적으로 형성하는 라인 연결 모서리와 평행한 방향으로 연장되는 것이 주목할만 하다.Similarly, the other conducting lines 102, 103, ... have a line width at a position closer to the bending point Q than the line width at a position farther from the bending point Q, The width of the linearly extending portion 10L is shaped to satisfy the condition that it changes for each predetermined interval P (or whenever the bending point Q of the other conducting line appears). However, the straight outer edges of the conducting lines 102, 103,... Are formed with a conducting line 101 whose outer edge extends along a direction perpendicular to the arrangement direction (horizontal direction in the drawing) of the conducting line 10. In contrast, it is noteworthy that it extends in a direction parallel to the line connection edges which each substantially form a step of the stepped edge portion of the outer adjacent conducting line.

이들 전도 라인(101,102,103,..)은 각 직선으로 연장된 부분(10L)의 라인 폭 이 변경되며 벤딩 지점(Q)과 더 근접한 라인 폭은 직선으로 연장된 부분(10L)의 적어도 저항값, 바람직하게는, 벤딩 이후에 직선으로 연장된 부분(10L)과 연장 부분(10T)의 전체 저항값을 평준화하기 위해 지점으로부터 멀리 떨어진 라인 폭보다 더 크도록 형성된다. 일반적으로, 이러한 동등한 저항값을 얻기 위해, 더 바깥쪽의 외부 전도 라인의 직선으로 연장된 부분(10L)의 라인 폭의 평균은 더욱 안측면의 전도 라인보다 크게 만들어진다.These conducting lines 101, 102, 103, .. change the line width of each linearly extending portion 10L and the line width closer to the bending point Q is at least the resistance value of the linearly extending portion 10L, preferably Preferably, it is formed to be larger than the line width away from the point to equalize the overall resistance values of the straight portion 10L and the extending portion 10T after bending. In general, to obtain this equivalent resistance value, the average of the line widths of the linearly extending portion 10L of the outer outer conducting line is made larger than the inner conducting line.

이 실시예에서, 도면 길이로 길게 뻗은 외부 전도 라인(10)은 폭이 벤딩 지점(Q)에서 더 가까워짐에 따라 증가되는 패턴을 지닌다. 이러한 패턴은 그들의 전단부로부터 연장되고 각 미리 결정된 간격에 대해 동일한 방향으로 차례로 휘어지는 전도 라인에 대해 이롭다. 다시 말해, 전도 라인이 배열된 영역에서, 휘어진 전도 라인을 그리기 위한 충분한 빈 공간이 있으며, 이 빈 공간은 전도 라인의 벤딩 지점에서 더 멀리 떨어진 지점에서 휘어진 다른 전도 라인의 폭을 증가시키기 위해 편리하게 이용가능하다.In this embodiment, the outer conducting line 10 extending to the length of the drawing has a pattern that increases as the width gets closer to the bending point Q. This pattern is beneficial for conducting lines extending from their front ends and bending in the same direction in turn for each predetermined interval. In other words, in the area where the conduction lines are arranged, there is enough empty space for drawing the curved conducting line, which is convenient for increasing the width of the other conducting line bent at a point farther from the bending point of the conducting line. Available.

게다가, 외부 전도 라인의 직선으로 연장된 부분(10L)의 라인 폭의 평균이 내부 전도 라인의 폭보다 더 크게 만들어졌다고 해도, 전도 라인의 폭은, 전도 라인의 직선으로 연장된 부분(10L)의 라인 폭의 평균 간의 차를 작은 값으로 한정하기 위해, 빈 공간을 사용하여 대표적인 예로서, 도 2에 도시된 것처럼 증가된다.Moreover, even if the average of the line widths of the straight line portions 10L of the outer conductive line is made larger than the width of the inner conductive line, the width of the conductive lines is the width of the line 10L extending the straight lines of the conductive line. In order to limit the difference between the averages of the line widths to small values, the empty space is increased as shown in FIG. 2 as a representative example.

표 1은 미리 결정된 조건 하에서 전도 라인(101-105)의 폭을 설정하는 경우의 예를 도시한다.Table 1 shows an example in the case of setting the width of the conducting lines 101-105 under predetermined conditions.

전도 라인 (101)Conduction line (101) 전도 라인 (102)Conduction line (102) 전도 라인 (103)Conduction line (103) 전도 라인 (104)Conduction line (104) 전도 라인 (105)Conduction line (105) 총 합계total 간격 P5 Spacing P 5 0.230530.23053 0.230530.23053 0.230530.23053 0.230530.23053 0.077880.07788 1One 간격 P4 Spacing P 4 0.294140.29414 0.294140.29414 0.294140.29414 0.117580.11758 1One 간격 P3 Spacing P 3 0.402060.40206 0.402060.40206 0.195880.19588 1One 간격 P2 Spacing P 2 0.618030.61803 0.381970.38197 1One 간격 P1 Spacing P 1 1One 1One

이 경우에서 조건들 중 하나는 오직 전도 라인(101-105)이 대상 라인이며 전도 라인(101-105)은 외부 전도 라인(101)의 단부로부터 각각 간격(P1,P2,P3,P4,P5)에 대해 휘어진다는 것이다. 다른 조건은 간격(P1,P2,P3,P4,P5)이 서로 같고, 전도 라인의 두께와 전도성이 또한 서로 같다는 것이다. 더욱이, 각 전도 라인에 대해 표시된, 표 1에서의 열의 값은 배선 영역의 폭(모든 전도라인 폭의 합계)이 1일 때 전도 라인의 각 간격에 대한 폭을 의미한다. 이 예에 따라, 간격(P1,P5)이 1인 경우, 전도 라인의 두께는 1이며, 그들의 저항성은 1이며, 임의의 전도 라인은 12.84 값의 저항을 가질 것이다. One of the conditions in this case is that only the conducting lines 101-105 are the target lines and the conducting lines 101-105 are spaced from the ends of the outer conducting line 101, respectively, P 1 , P 2 , P 3 , P. 4 , P 5 ). Another condition is that the spacings P 1 , P 2 , P 3 , P 4 , P 5 are equal to each other, and the thickness and conductivity of the conducting line are also equal to each other. Furthermore, the values of the columns in Table 1, indicated for each conducting line, mean the width for each gap of the conducting line when the width of the wiring area (sum of all conducting line widths) is one. According to this example, when the intervals P 1 , P 5 are 1, the thickness of the conducting lines is 1, their resistivity is 1, and any conducting line will have a resistance of 12.84 value.

동일한 조건 하에서 조차 저항 평준화에 대한 전도 라인의 폭의 다른 결합이 존재하지만, 비교적 낮은 저항은 표 1에 나타난 것처럼, 각 간격에 대해 가장 내부의 전도 라인 이외의 전도라인 폭이 같도록 만들어서 얻어질 수 있다는 것이 예측된다. Even under the same conditions, there is a different combination of the width of the conduction line to the equalization of the resistance, but a relatively low resistance can be obtained by making the width of the conduction line other than the innermost conduction line equal for each gap, as shown in Table 1. It is predicted that there is.

도 3은 전도 라인(10')의 형성의 더 구체적인 방법을 설명하기 위해 변형된 전도 라인(10')의 부분 확대도를 도시한다.3 shows a partial enlarged view of the modified conductive line 10 ′ to illustrate a more specific method of forming the conductive line 10 ′.

또한 도 3에서, 전도 라인의 벤딩 지점의 부근의 확대된 형태가 대표적인 형성 방법으로서 도시된다.Also in FIG. 3, an enlarged form in the vicinity of the bending point of the conducting line is shown as a representative forming method.

이 실시예에서 전도 라인(101',102',103',...)은 도 2에 도시된 것과는 다른 형태를 지니며, 그들의 내부 에지는 모두 직선의 형태로 이루어져 있는 반면, 내부 에지를 구성하는 각 직선은 외부 에지를 구성하는 직선과 평행하지 않으며 외부 직선에 대해 작은 각을 이룬다. 더 구체적으로, 각 전도 라인은 폭이 전단부를 향해 더 가늘어지는 형태를 지닌다. 이러한 패턴의 전도 라인은 전도 라인 사이의 공간이 일정하게 유지되도록 허용되는 한편, 패턴 형성을 촉진시키는 이점을 갖는다.In this embodiment, the conducting lines 101 ', 102', 103 ', ... have different shapes than those shown in Figure 2, while their inner edges all consist of straight lines, whereas they constitute an inner edge. Each straight line is not parallel to the straight line constituting the outer edge and forms a small angle with respect to the outer straight line. More specifically, each conducting line has a shape in which the width becomes thinner toward the front end portion. This pattern of conduction line allows the space between the conduction lines to be kept constant while having the advantage of promoting pattern formation.

전도 라인의 형태에서, 직선으로 연장하는 부분(10L')의 폭은 직선으로 연장된 부분(10L')의 전체 길에 대해 점차 변하며 간격(P)의 범위 내의 폭은 또한 변한다. 그러나, 이러한 형태는 또한 라인 폭은 직선으로 연장된 부분 각각에서 변하며 벤딩 지점(Q) 에 더 인접한 위치에서 라인 폭은, 101',102',...에서 직선으로 연장된 부분에서 적어도 각각의 저항값을 평준화하기 위해 지점(Q)으로부터 더 멀리 떨어진 위치 내의 라인 폭보다 더 크게 형성된다는 요건을 충족시킨다. 따라서, 이전에 설명된 기본 효과와 이점은 유사하게 얻어진다.In the form of a conducting line, the width of the portion 10L 'extending in a straight line gradually changes over the entire length of the portion 10L' extending in a straight line and the width in the range of the spacing P also varies. However, this form also shows that the line width varies in each of the portions extending in a straight line and the line widths at positions closer to the bending point Q, at least in each of the portions extending in a straight line at 101 ', 102', ... It meets the requirement that it is formed larger than the line width in a position further away from point Q to level the resistance. Thus, the basic effects and advantages described previously are similarly obtained.

더욱이, 또한 이 형태에서, 전술한 것처럼 빈 공간을 완전히 활용할 수 있다. Moreover, also in this form, it is possible to fully utilize the empty space as described above.

전술한 실시예에 따라, 전도 라인의 저항에서 변화를 억제할 뿐만 아니라 전도 라인의 패턴 형성만을 사용하여, 저항값에 대해 개별적으로 설정된 저항기를 별도로 제공할 필요 없이, 라인의 배선 저항값을 쉽게 가능한 같도록 만드는 것이 달성된다.According to the above-described embodiment, it is possible not only to suppress the change in the resistance of the conducting line but also to use the pattern formation of the conducting line to easily provide the wiring resistance value of the line without having to separately provide a resistor set individually for the resistance value Making it the same is achieved.

그러면, 전자 디바이스의 전도 라인에서 본 발명에 따른 벤딩 배선 패턴 형태를 사용함으로써, 전도 라인을 통해 전송된 신호의 지연, 진폭 및/또는 다른 품질을 평준화할 수 있다. 특히, 이 사용은 디스플레이 패널에 적합하다. 특히, 도 1에 도시된 디스플레이 영역(1d)의 양측면으로부터 전도 라인을 연결하는 형태에서, 실질적으로 선대칭으로 전도 라인을 그릴 수 있다. 그러므로, 전도 라인을 형성하는 것은 사용된 영역 위에서 거의 치우치지 않으며, 액정층의 두께를 LCD 패널에서 균일한 값으로 유지한다는 점에서 매우 편리하다.It is then possible to equalize the delay, amplitude and / or other qualities of the signal transmitted over the conducting line by using the form of the bending wiring pattern according to the invention in the conducting line of the electronic device. In particular, this use is suitable for display panels. In particular, in the form of connecting the conductive lines from both sides of the display area 1d shown in FIG. 1, the conductive lines can be drawn substantially in line symmetry. Therefore, forming the conducting line is very convenient in that it hardly biases above the used area, and keeps the thickness of the liquid crystal layer at a uniform value in the LCD panel.

전술한 실시예가 LCD 패널에 대해 설명되었다고 해도, 본 발명은 이러한 패널에 제한되지 않으며, 물론, 본 발명은 다른 유형의 디스플레이 디바이스와 다양한 전자 디바이스에 적용가능하다는 것이 주목되어야 한다. 게다가, 전술한 실시예는 전도 라인의 벤딩 각도가 직각인 형태에 대해 설명되지만, 본 발명은 다른 형태에 적용가능하다(다시 말해, 전도 라인이 직각의 제외한 각도로 휘어지는 형태).Although the above-described embodiment has been described with respect to the LCD panel, it should be noted that the present invention is not limited to this panel, and of course, the present invention is applicable to other types of display devices and various electronic devices. In addition, while the above-described embodiment is described with respect to the form in which the bending angle of the conducting line is perpendicular, the present invention is applicable to other forms (ie, the form in which the conducting line is bent at an angle excluding the right angle).

게다가, 전술한 실시예는 디스플레이 영역이 직사각형인 경우에 대해 설명되지만, 본 발명은 이러한 경우에 한정되지 않는다. 더욱이, 전도 라인이 일례로서 게이트 전극 라인에 연결되었다고 해도, 전도 라인은 소스 전극 라인에 연결될 수 있다. 본 발명은 능동 매트릭스 구동 유형 디스플레이 디바이스 이외의 디스플레이 디바이스에 적용가능하다.In addition, the above-described embodiment is described for the case where the display area is rectangular, but the present invention is not limited to this case. Moreover, even if the conducting line is connected to the gate electrode line as an example, the conducting line can be connected to the source electrode line. The present invention is applicable to display devices other than active matrix drive type display devices.

전술한 내용에서, 본 발명에 따른 여러 대표적인 실시예가 설명되었지만, 당업자는 청구항의 범위를 이탈하지 않고 필요하면 다양한 방법으로 실시예를 변형할 수 있다.In the foregoing description, while several representative embodiments of the present invention have been described, those skilled in the art can modify the embodiments in various ways as necessary without departing from the scope of the claims.

본 발명은 벤딩 배선 패턴을 지닌 전자 디바이스에 이용가능하다.The present invention is applicable to an electronic device having a bending wiring pattern.

Claims (7)

복수의 전도 라인이 형성된 기판을 구비한 전자 디바이스로서, 상기 전도 라인은 미리 결정된 전단부에서 일직선으로 연장되어 이후 각각의 미리 결정된 연결 대상으로 더 연장하기 위해 각 미리 결정된 간격에 대해 실질적으로 동일한 방향으로 차례로 휘어지는 패턴을 구비하며, 상기 전도 라인은 변하는 라인 폭이 일직선으로 연장하는 부분을 구비하며 상기 라인의 벤딩 지점에 더 가까운 위치의 라인 폭은, 상기 전도 라인의 일직선으로 연장하는 부분의 적어도 저항값을 같게 하기 위해 상기 벤딩 지점으로부터 더 먼 위치의 라인 폭보다 더 크게 만들어진, 전자 디바이스.An electronic device having a substrate on which a plurality of conductive lines are formed, the conductive lines extending in a straight line at a predetermined front end and then in substantially the same direction for each predetermined interval to further extend to each predetermined connection object. The conductive line has a curved portion, the conductive line having a portion in which the varying line width extends in a straight line and the line width at a position closer to the bending point of the line is at least a resistance value of the portion extending in a straight line in the conductive line. The electronic device is made larger than the line width at a position farther from the bending point to equalize. 제 1항에 있어서, 상기 전도 라인의 전단부는 상기 전자 디바이스의 구동 회로 또는 주변 회로의 입력/출력에 연결된, 전자 디바이스.The electronic device of claim 1 wherein the front end of the conducting line is connected to an input / output of a drive circuit or peripheral circuit of the electronic device. 제 1항에 있어서, 상기 전도 라인의 연결 대상은 미리 결정된 간격에서 서로 실질적으로 평행하게 연장되는 복수의 라인인, 전자 디바이스.The electronic device of claim 1 wherein the connection object of the conducting lines is a plurality of lines extending substantially parallel to each other at a predetermined interval. 제 1항에 있어서, 상기 벤딩 각도는 실질적으로 직각인, 전자 디바이스.The electronic device of claim 1 wherein the bending angle is substantially perpendicular. 제 1항에 있어서, 서로 마주보는 적어도 한 측면과 다른 측면으로 한정된 디 스플레이 영역에서 미리 결정된 간격에서 서로 평행하게 연장되는 복수의 버스 라인을 포함하며, 상기 버스 라인은 상기 한 측면의 위치에서 다른 측면의 위치로 연장하며, 상기 일직선으로 연장된 부분은 상기 한측면과 다른 측면 중 적어도 하나에 인접한 디스플레이 영역 외부의 영역에 배열된, 전자 디바이스.The display apparatus of claim 1, further comprising: a plurality of bus lines extending parallel to each other at predetermined intervals in a display area defined by at least one side and the other side facing each other, the bus lines extending from one side to the other side. And the straightly extending portion is arranged in an area outside a display area adjacent to at least one of the one side and the other side. 제 5항에 있어서, 상기 버스 라인은 행 전극 라인 즉 게이트 전극 라인, 또는 열 전극 라인 즉 소스 전극 라인인, 전자 디바이스.The electronic device according to claim 5, wherein the bus line is a row electrode line or a gate electrode line, or a column electrode line or a source electrode line. 제 5항에 있어서, 상기 디스플레이 영역은 또한 서로 마주보는 제 3 및 제 4 측면으로 한정되고, 한 측면과 다른 측면에 대해 실질적으로 수직으로 형성되며, 상기 구동 회로 또는 주변 회로는 상기 제 3 및 제 4 측면 중 적어도 하나에 인접한 디스플레이 영역의 외부 영역에 제공되는, 전자 디바이스. 6. The display device according to claim 5, wherein the display area is also defined by third and fourth sides facing each other, and is formed substantially perpendicular to one side and the other side, and wherein the driving circuit or the peripheral circuit is formed of the third and fourth sides. And an external area of the display area adjacent to at least one of the four sides.
KR1020067013184A 2004-01-05 2004-12-17 Electronic device with bending wiring pattern KR20060110343A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IBPCT/IB2004/000066 2004-01-05
IB2004000066 2004-01-05
PCT/IB2004/052839 WO2005073791A1 (en) 2004-01-05 2004-12-17 Electronic device with bending wiring pattern

Publications (1)

Publication Number Publication Date
KR20060110343A true KR20060110343A (en) 2006-10-24

Family

ID=34814620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013184A KR20060110343A (en) 2004-01-05 2004-12-17 Electronic device with bending wiring pattern

Country Status (7)

Country Link
EP (1) EP1704442A1 (en)
JP (1) JP2007518120A (en)
KR (1) KR20060110343A (en)
CN (1) CN1902538A (en)
NO (1) NO20063545L (en)
TW (1) TW200533254A (en)
WO (1) WO2005073791A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174183B2 (en) 2007-08-17 2012-05-08 Samsung Mobile Display Co., Ltd. Organic light emitting display and mother substrate of the same
KR20190086604A (en) * 2018-01-12 2019-07-23 삼성디스플레이 주식회사 Display and display device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9069418B2 (en) 2008-06-06 2015-06-30 Apple Inc. High resistivity metal fan out
US9491852B2 (en) 2010-10-15 2016-11-08 Apple Inc. Trace border routing
KR102129336B1 (en) * 2013-10-24 2020-07-03 삼성디스플레이 주식회사 Display apparatus and multi panel display apparatus
KR101597522B1 (en) * 2014-08-28 2016-02-25 주식회사 지2터치 The Touch Panel To Minimize Signal Distortion And, Display Apparatus Including The Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695887B2 (en) * 1989-01-06 1998-01-14 株式会社日立製作所 Liquid crystal display device
TW293093B (en) * 1994-09-08 1996-12-11 Hitachi Ltd
KR100237679B1 (en) * 1995-12-30 2000-01-15 윤종용 Liquid crystal display panel
JPH1063198A (en) * 1996-08-19 1998-03-06 Denso Corp Matrix type el display device
KR200287286Y1 (en) * 1996-12-27 2003-03-03 삼성에스디아이 주식회사 Liquid Crystal Display Electrode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174183B2 (en) 2007-08-17 2012-05-08 Samsung Mobile Display Co., Ltd. Organic light emitting display and mother substrate of the same
KR20190086604A (en) * 2018-01-12 2019-07-23 삼성디스플레이 주식회사 Display and display device

Also Published As

Publication number Publication date
JP2007518120A (en) 2007-07-05
CN1902538A (en) 2007-01-24
WO2005073791A1 (en) 2005-08-11
NO20063545L (en) 2006-08-03
TW200533254A (en) 2005-10-01
EP1704442A1 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
US8300200B2 (en) Fan-out circuit and display panel
US20190304999A1 (en) Array substrate, display panel, and display device thereof
US7880853B2 (en) Display device
JP4050017B2 (en) Equivalent resistance liquid crystal display device
JP2004213020A (en) Display plate having signal line and liquid crystal display device
CN210223352U (en) Display panel and display device
KR20150025774A (en) Thin film transistor substrate and Display Device using the same
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
US10007159B2 (en) Display device
JP2009145439A (en) Liquid crystal display device
CN114280861B (en) Array substrate and display device
TWI300155B (en)
KR20060110343A (en) Electronic device with bending wiring pattern
US11170727B2 (en) Display device including a common voltage compensation circuit, and method for driving the same
CN102004361B (en) Pixel array
CN110930931B (en) Display panel and display device
CN108957833B (en) Display substrate, display panel, box aligning method of display panel and display device
JP2002148654A (en) Liquid crystal display device
US20070164455A1 (en) Electronic device with bending wiring pattern
JP2018093101A (en) Flexible print circuit board and image display unit
CN111308804A (en) Display panel
JP2006227230A (en) Panel for liquid crystal display
CN220232182U (en) LCD heating structure and display device
KR20050041355A (en) Liquid crystal display panel of decreasing resistance of storage wiring
US20090295700A1 (en) Display Device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid