KR20060108740A - 전용 캐시 메모리 - Google Patents

전용 캐시 메모리 Download PDF

Info

Publication number
KR20060108740A
KR20060108740A KR1020067013045A KR20067013045A KR20060108740A KR 20060108740 A KR20060108740 A KR 20060108740A KR 1020067013045 A KR1020067013045 A KR 1020067013045A KR 20067013045 A KR20067013045 A KR 20067013045A KR 20060108740 A KR20060108740 A KR 20060108740A
Authority
KR
South Korea
Prior art keywords
cache memory
dedicated
processor
cache
sector
Prior art date
Application number
KR1020067013045A
Other languages
English (en)
Other versions
KR100871185B1 (ko
Inventor
블라이스 비. 파닝
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060108740A publication Critical patent/KR20060108740A/ko
Application granted granted Critical
Publication of KR100871185B1 publication Critical patent/KR100871185B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)

Abstract

전용 캐시 메모리에 대한 방법 및 장치가 설명된다. 본 발명의 일 실시예에서, 캐시 메모리는 범용 섹터 및 전용 섹터를 포함한다. 범용 섹터는 일반적인 컴퓨터 동작들을 위해 사용된다. 전용 섹터는 제1 컴퓨터 프로세스를 위한 사용에 전용된다.
전용 캐시 메모리, 섹터, 범용, 스레드

Description

전용 캐시 메모리{DEDICATED CACHE MEMORY}
본 발명의 일 실시예는 일반적으로 컴퓨터 저장소, 보다 구체적으로 전용 캐시 메모리에 관한 것이다.
컴퓨터의 동작에서, 캐시 메모리는 대용량 저장소보다 더 빠르게 액세스될 수 있는, 메모리 내의 특정 데이터로의 액세스를 제공함으로써 시스템 동작을 개선할 수 있다. 프로세서 및 시스템은 상이한 사이즈, 위치, 기술 및 동작 속도의 캐시 메모리를 다수 사용할 수 있다.
그러나, 캐시 메모리의 사용은, 할당된 사이클 내에서 프로세스들이 동작할 때와 같이 특정 동작을 할 때 더 복잡해질 수 있다. 예를 들어, 멀티미디어 스트림과 같은 데이터 스트림을 수신하는 컴퓨터는 예측가능하고 신뢰성 있는 동작을 가능하게 하기 위해서 데이터 스트림의 처리에 특정 연산 사이클들을 사전-할당(pre-allocate)할 수 있다.
특정 동작을 위한 데이터 처리가 일정한 할당된 사이클들 내에서 핸들링되는 경우, 할당된 사이클들 사이의 구간에서 캐시 메모리가 플러쉬될(flushed) 수가 있다. 그 결과, 데이터 스트림은 효율적인 동작을 위해 캐시를 사용하지 못할 수 있는데, 이는 캐시로 액세스하여도 사용가능한 캐시 데이터를 얻을 수 없기 때문이 다.
본 발명은 이하의 설명과 본 발명의 실시예들을 도시하기 위해 사용된 첨부 도면을 참조하여 가장 잘 이해될 수 있다.
도 1은 전용 캐시 메모리를 이용하는 마이크로프로세서의 일 실시예를 도시한 도면.
도 2는 캐시 메모리 동작의 일 실시예를 도시한 도면.
도 3은 전용 캐시 메모리 프로세스들의 일 실시예를 도시하는 흐름도.
도 4는 전용 캐시 메모리의 동적 설정 및 변경의 일 실시예를 도시한 도면.
도 5는 컴퓨터 환경의 일 실시예를 도시한 도면.
전용 캐시 메모리에 대한 방법 및 장치가 설명된다.
본 발명의 다양한 실시예들이 구현될 수 있는 예시적 환경을 설명하기에 앞서, 본 출원에 걸쳐 사용될 일부 용어들이 간단히 정의될 것이다.
여기서 사용되는 바와 같이, "캐시" 또는 "캐시 메모리"는 빠른 수취(retrieval)를 위해 데이터가 그 안에 저장되어 있는 메모리를 의미한다. 예를 들어, 캐시 메모리는 최근 액세스된 데이터를 유지하고 그 데이터로의 보다 빠른 후속 액세스를 가능하게 하는 작고 빠른 메모리를 포함할 수 있다. 일례에서, 메인 메모리로부터 읽혀지거나 메인 메모리로 써넣어지는 데이터가 캐시 메모리로 복사될 수 있다. 다른 예에서, 보다 효율적인 동작을 가능하게 하기 위해 데이터가 사전페치(prefetched)되어 캐시 메모리에 저장될 수 있다.
여기서 사용되는 바와 같이, "스레드(thread)" 또는 "연산 스레드(computing thread)"는 프로그램, 루틴 또는 다른 프로세스 내의 실행의 일부, 경로, 태스크 또는 루트를 의미한다. 한 스레드는 다른 스레드들과는 독립적으로 실행될 수 있다.
본 발명의 일 실시예에 따라, 컴퓨터를 위한 캐시 메모리는 전용 캐시 메모리(dedicated cache memory)를 포함한다. 전용 캐시 메모리는 하나 이상의 컴퓨터 동작에 전용된다. 일 실시예에서, 전용 캐시 메모리는 일정한 스레드 또는 스레드들을 위해 메모리, 메모리들 또는 메모리들의 섹터를 전용하는 스레드-특정(thread-specific) 메모리이다.
본 발명의 일 실시예에 따라, 전용 캐시는 캐시 메모리의 일부이며, 캐시 메모리는 범용 영역 또는 섹터, 및 전용 영역 또는 섹션을 포함한다. 본 발명의 다른 실시예에 따라, 전용 캐시는 범용 캐시 메모리와 분리되어 있는 메모리를 포함한다.
본 발명의 일 실시예에서, 전용 캐시를 위한 메모리 할당은 동적으로 이루어지고 필요에 따라 생성, 변경 또는 제거(eliminate)될 수 있다. 예를 들어, 전용 캐시를 사용하여 이득을 얻을 수 있는 프로세스를 만난 컴퓨터 시스템은 전용 캐시를 설정할 수 있다.
본 발명의 일 실시예는 임의의 컴퓨터 프로세스에 사용될 수 있다. 일 실시예는 일정한 할당된 사이클 또는 시간 슬라이스(time slice) 동안에 활성화되는 프 로세스나 스레드에 특히 유용할 수 있다. 그러한 프로세스에서, 범용 캐시 내의 데이터는 할당된 사이클들 사이에서 플러쉬될 수 있다. 전용 캐시의 일 실시예는 범용 캐시의 동작으로부터 격리된 캐시 메모리를 제공하므로, 범용 캐시에서의 동작에 상관 없이 특정 스레드 또는 프로세스에 의한 액세스를 위해 데이터를 보유할 수 있다.
본 발명의 특정 실시예에서, 전용 캐시 메모리는 멀티미디어 데이터를 위해 이용된다. 멀티미디어 동작들은 시간에 극도로 민감하므로 캐시 성능이 동작 성능에 큰 영향을 줄 수 있다. 멀티미디어 인코딩 및 디코딩 동작에 대해 예측가능한 성능을 나타낼 수 있도록 프로세서에 스레드-특정 캐시 메모리를 제공하는데 본 발명의 실시예가 이용될 수 있다. 예를 들어, DVD(digital versatile disk, 이전에는 digital video disk로 불리움) 또는 다른 미디어 스트림을 텔레비전 출력 장치로 재생하기 위해 범용 PC(개인용 컴퓨터)가 사용될 수 있다. 장래의 응용에서, 유선 및 무선 네트워크를 통해 다수의 오디오 및 비디오 데이터 스트림을 집 또는 다른 장소에 두루 브로드캐스트하기(broadcast)위해 연산 플랫폼(computing platform)이 사용될 수 있다. 성공적인 동작을 위해서, 워드 프로세서, 스프레드시트 및 인터넷 브라우저와 같은 다른 연산 작업부하(workload)가 존재하더라도, 범용 연산 플랫폼이 정확한{또는 오류 없는(glitchless)} 미디어 스트림을 전달하는 것이 요구될 수 있다. 본 발명의 일 실시예에서, 프로세서를 예측가능하고 신뢰성 있는 방식으로 동작시키기 위해, 데이터 스트림의 적시(timely) 처리를 가능하게 하기 위해 사전-할당된 연산 사이클들로의 액세스가 제공되는 멀티미디어 인 코더 및 디코더에는 스레드-특정 캐시 메모리가 할당된다.
소정의 회수의 계산을 필요로 하는 소정의 동작을 실행하는데 요구되는 시간은 관련 작업부하에 캐시된 데이터를 응용할 수 있는가에 따라 실질적으로 변할 수 있다. 본 발명의 일 실시예에서, 캐시 메모리의 일정 영역은 특정 스레드 또는 스레드들의 배타적인 사용에 할당된다. 이러한 방식으로, 주지된 작업부하에 대한 데이터 액세스 시간은 상대적으로 일정하게 유지될 수 있으며 최악의 경우(worst-case)의 데이터 스트림을 처리하는데 요구되는 시간이 예측될 수 있다.
일례에서, 현재 시스템에서의 연산 집약적 작업부하(computationally intensive workload)는 초당 1 기가바이트(GB) 이상의 메인 메모리 대역폭을 요구할 수 있다. 일반적인 프로세서 캐시가 예컨대, 1 메가바이트(MB)의 메모리를 보유한다고 가정할 때, 이 인자들을 단순히 나누면 전체 캐시는 1 밀리세컨드마다 플러쉬될 수 있다는 것을 나타낸다. 시스템의 연산 능력(computing power)의 10%를 사용하는 멀티미디어 스레드는 매 10 밀리세컨드 당 1 밀리세컨드 시간 슬라이스 동안 연산되도록 스케쥴될 수 있다. 대략적으로, 캐시 메모리는 멀티미디어 스레드의 활성화들 사이에 잠재적으로 9번 완전히 플러쉬될 수 있다.
본 발명의 일 실시예에서, 전용 캐시 메모리가 타겟 스레드 ID(targeted thread ID)를 공유하는 임의의 동작들에 의해 사용될 수 있다. 매 10 밀리세컨드 당 1 밀리세컨드 시간 슬라이스 동안 연산되도록 스케쥴된 스레드의 예에서, 프로세서는 비록 미디어 스레드 활성화들 사이의 9 밀리세컨드 동안 범용 코드를 실행하지만, 특정 미디어 동작에 전용되는 캐시 메모리의 섹션 또는 섹션들을 간섭하지 않는다. 그 결과, 미디어 인스트럭션 스트림들은 캐시 데이터를 재초기화(reinitializing)함으로써 할당된 연산을 낭비할 필요가 없다.
도 1은 전용 캐시 메모리를 이용하는 마이크로프로세서의 일 실시예를 도시한다. 이 도시에서, 프로세서(105)는 동작의 처리를 위한 프로세서 코어(100) 및 하나 이상의 캐시 메모리를 포함한다. 캐시 메모리들은 서로 다른 다양한 방법의 구조가 될 수 있다. 캐시 메모리에 대해 통용되는 용어를 사용하면, 도 1에 도시된 예시는 복수의 레지스터들을 포함하는 L0 메모리(115)를 포함한다. L1 캐시(120)는 프로세서(105)상에 포함되고 매우 빠른 데이터 액세스를 제공한다. L2 캐시는 프로세서(105)와 분리되어 있으며, 일반적으로 L1 캐시(120)보다 더 크지만 더 빠르지는 않다. 시스템은 L2 캐시(130)를 통해 프로세서와 통신하는 것으로 도시된 L3 캐시(140)와 같은 다른 캐시 메모리들을 포함할 수 있다.
도 1에 도시된 예시에서, 하나 이상의 캐시 메모리는 전용 캐시 메모리로 동작하는 영역 또는 섹션을 포함한다. 예를 들어, L1 캐시(120)는 전용 캐시(125)를 포함하고, L2 캐시는 전용 캐시(135)를 포함하며, L3 캐시(140)는 전용 캐시(145)를 포함한다. 본 발명의 다른 실시예에서, 전용 캐시는 범용 캐시 메모리에서 분리되어 있을 수 있다. 하나의 가능한 예에서, 전용 캐시(155)는 L2 캐시(130)와 병렬로 동작할 수 있다. 전용 캐시 메모리들은 특정 스레드를 위한 데이터와 같은 특정 프로세스에 전용된다.
도 2는 캐시 메모리 동작의 일 실시예를 도시한다. 이 예시에서, 캐시 메모리(205)는 다수의 동작들에 의해 이용되는 범용 영역(210), 및 전용 영역(215)을 포함한다. 전용 영역(215)은 하나 이상의 서브 영역들을 포함하며, 각각의 서브 영역은 특정 스레드를 위한 전용 캐시 메모리이다. 이 예시에서, 전용 영역(215)은 스레드 1로 표시된 제1 스레드를 위한 캐시(220), 스레드 2로 표시된 제2 스레드를 위한 캐시(225) 및 스레드 3으로 표시된 제3 스레드를 위한 캐시(230)를 포함한다. 관련 스레드의 동작에 관련되어 캐시될 임의의 데이터는 전용 영역(215) 내의 적절한 전용 캐시 메모리 내에 캐시될 것이다. 캐시될 임의의 다른 데이터는 범용 영역(210)에 캐시될 것이다.
일례에서, 다섯 개의 서로 다른 데이터 요소들이 캐시된다. 예시를 목적으로, 스레드 1에서 스레드 5까지 5개의 가능한 스레드들이 있다고 가정한다. 데이터 스트림(260)은 캐시될 데이터를 포함하며, 서로 다른 다양한 스레드들에 관련된다. 이 예시에서, 스레드 3을 위한 데이터(235)가 스레드 3 전용 캐시(230)에 캐시된다. 스레드 5를 위한 데이터(240)는 전용 캐시와 관련되지 않으므로 캐시 메모리(205)의 범용 영역(210)에 캐시된다. 스레드 1을 위한 데이터(245)는 스레드 1 전용 캐시(220)에 캐시된다. 스레드 2를 위한 데이터(250)는 스레드 2 전용 캐시(225)에 캐시된다. 스레드 4를 위한 데이터(255)는 전용 캐시에 관련되지 않으므로 캐시 메모리(205)의 범용 영역(210)에 캐시된다.
도 3은 전용 캐시 메모리의 동작의 일 실시예를 도시하는 흐름도이다. 도 3에서, 시스템이 범용 캐시 및 적어도 하나의 전용 캐시를 포함하는 것으로 가정한다. 이 예시에서, 전용 캐시는 특정 스레드에 전용된다. 도 3에서, 어떤 데이터를 캐시하기 위한 요청이 수신된다(305). 예를 들어, 최근 액세스된 데이터가 캐 시에 제공될 수 있다. 다음으로, 데이터에 대한 스레드 ID와 관련한 결정이 이루어진다(310). 그 다음으로, 스레드 ID가 스레드-특정 캐시(315)와 부합하는지에 대한 결정이 이루어진다(315). 부합한다면, 스레드-특정 캐시에서 동작들이 수행된다(320). 그렇지 않다면, 범용 캐시(325)에서 동작들이 수행된다.
도 4는 전용 캐시 메모리의 동적 설정 및 변경(dynamic establishment and modification)의 일 실시예를 도시한다. 도 4는 동적 동작들에 포함될 수 있는 특정한 동작들을 도시한다. 이 예시에서, 캐시 동작이 수행된다(405). 특정 스레드를 위한 전용 캐시가 존재하는지에 대한 결정이 이루어진다(410). 존재하지 않는 경우, 전용 캐시가 필요한지에 대한 결정이 이루어진다(415). 전용 캐시가 필요한 경우, 해당 스레드를 위한 전용 캐시가 할당된다(420).
스레드-특정 캐시가 존재하거나 생성되어 있는 경우, 캐시의 사이즈 및 계속적인 존재에 관한 결정이 이루어진다. 더 큰 캐시가 필요한 경우(425), 캐시 사이즈가 증가될 수 있다(440). 더 작은 캐시로 충분한 경우(435), 캐시 사이즈가 감소될 수 있다(440). 스레드가 더 이상 활성화되지 않는 때와 같이, 특정 스레드를 위한 전용 캐시가 더 이상 존재할 필요가 없는 경우(445), 전용 캐시가 소거될 수 있다(450).
도 5는 예시적 컴퓨터 환경의 일 실시예를 도시한다. 본 발명의 일 실시예에서, 컴퓨터(500)는 버스(505) 또는 정보를 전달하기 위한 다른 통신 수단들, 및 (511에서 512까지 도시된 바와 같이) 정보 처리를 위해 제1 버스(505)와 연결된 하나 이상의 프로세서(510)와 같은 처리 수단들을 포함한다.
컴퓨터(500)는 프로세서들(510)에 의해 실행되는 정보 및 인스트럭션들을 저장하기 위한 메인 메모리(515)로서 RAM(random access memory) 또는 다른 동적 저장 장치를 더 포함한다. 메인 메모리(515)는 프로세서들(510)에 의한 인스트럭션들의 실행 동안 일시적 변수(temporary variables)나 다른 중간 정보(other intermediate information)를 저장하기 위해 사용될 수도 있다. 컴퓨터(500)는 ROM(read only memory; 520) 및/또는 프로세서(510)를 위한 정적 정보(static information) 및 인스트럭션들을 저장하기 위한 다른 정적 저장 장치(static storage device)를 포함할 수도 있다.
데이터 저장 장치(525)가 정보 및 인스트럭션들을 저장하기 위해 컴퓨터(500)의 버스(505)에 연결될 수도 있다. 데이터 저장 장치(525)는 자기 디스크나 광학 디스크 및 그것의 대응 드라이브, 플래시 메모리나 다른 비휘발성 메모리, 또는 다른 메모리 장치를 포함할 수 있다. 그러한 요소들은 함께 결합된 또는 별개의 컴포넌트들일 수 있으며, 컴퓨터(500)의 다른 요소들의 일부를 이용할 수 있다.
컴퓨터(500)는 정보를 최종 사용자에게 디스플레이하기 위해 버스(505)를 통해 LCD(liquid crystal display)나 다른 디스플레이 기술과 같은 디스플레이 장치(530)에 연결될 수도 있다. 일부 환경에서, 디스플레이 장치는 입력 장치의 적어도 일부로 이용되는 터치 스크린이 될 수도 있다. 일부 환경에서, 디스플레이 장치(530)는 청각 정보를 제공하기 위해 스피커와 같은 청각 장치이거나 또는 그러한 청각 장치를 포함할 수 있다. 다양한 구현에서, 입력 장치(540)가 정보 및/또 는 커맨드 선택을 프로세서(510)로 전달하기 위해 버스(505)에 연결될 수 있다. 입력 장치(540)는 키보드, 키패드, 터치 스크린과 스타일러스, 음성 구동(voice-activated) 시스템, 다른 입력 장치, 또는 그러한 장치들의 조합이 될 수 있다. 포함될 수 있는 다른 유형의 사용자 입력 장치로 마우스, 트랙볼 또는 커서 방향 키와 같은 커서 제어 장치(545)가 있으며 이를 통해 방향 정보 커맨드 선택을 프로세서(510)로 전달하고 디스플레이 장치(530)상의 커서 움직임을 제어한다.
통신 장치(550)가 버스(505)에 연결될 수도 있다. 특정 구현에 따라, 통신 장치(550)는 트랜시버, 무선 모뎀, 네트워크 인터페이스 카드 또는 다른 인터페이스 장치를 포함할 수 있다. 컴퓨터(500)는 통신 장치(550)를 사용하여, 인터넷, LAN(local area network) 또는 다른 환경으로의 링크들을 포함할 수 있는 네트워크나 다른 장치에 링크될 수 있다. 본 발명의 일 실시예에서, 통신 장치(550)는 네트워크를 통해 서비스 제공자로의 링크를 제공할 수 있다.
위의 설명에서, 본 발명의 완전한 이해를 제공하기 위해 다양한 특정 상세들이 설명을 목적으로 제시되었다. 그러나, 본 발명이 이러한 특정 상세들의 일부 없이도 실시될 수 없음은 당업자에게 명백할 것이다. 다른 예시에서, 주지된 구조 및 장치들은 블럭도 형태로 도시되었다.
본 발명은 다양한 프로세스를 포함할 수 있다. 본 발명의 프로세스는 하드웨어 컴포넌트들에 의해 수행되거나, 머신 실행가능 인스트럭션(machine-executable instructions)으로 구현될 수 있는데, 머신 실행가능 인스트럭션은 그 인스트럭션으로 프로그램된 범용 또는 특수 목적용 프로세서, 또는 논리 회로가 상 기 본 발명의 프로세스들을 수행하도록 하는데 사용될 수 있다. 다른 방법으로, 프로세스들은 하드웨어 및 소프트웨어의 조합에 의해 수행될 수 있다.
본 발명의 일부는 컴퓨터 프로그램 제품으로 제공될 수 있는데, 상기 제품은 그 안에 인스트럭션을 저장하고 있는 머신 판독가능 매체(machine-readable medium)를 포함할 수 있으며, 그 인스트럭션은 컴퓨터(또는 다른 전자 장치들)가 본 발명에 따라 프로세스를 수행하도록 프로그램하는데 사용될 수 있다. 머신 판독가능 매체는 플로피 디스켓, 광학 디스크, CD-ROM(compact disk read-only memory), 자기-광학 디스크, ROM, RAM, EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 자기 또는 광학 카드, 플래시 메모리, 또는 전자 인스트럭션을 저장하기에 적합한 다른 유형의 미디어/머신-판독가능 매체를 포함할 수 있으나 이에 한정되는 것은 아니다. 또한, 본 발명은 컴퓨터 프로그램 제품으로 다운로드될 수도 있으며, 상기 프로그램은 통신 링크(예컨대, 모뎀 또는 네트워크 접속)를 통해 반송파(carrier wave)나 다른 전파 매체(propagation medium)에 내장된 데이터 신호에 의하여 원격 컴퓨터에서 요청 컴퓨터로 전송될 수 있다.
많은 방법들이 가장 기본적 형태로 설명되었으나, 본 발명의 기본적 범위에서 벗어나지 않고 임의의 방법에 프로세스가 부가되거나 제거될 수 있으며, 임의의 설명된 메시지에 정보가 부가되거나 차감될 수 있다. 다른 많은 변경 및 응용이 이루어질 수 있음은 당업자에게 명백할 것이다. 특정 실시예들은 본 발명을 제한하기 위해서가 아니라 예시하기 위해 제공되었다. 본 발명의 범위는 위에서 제공 된 특정 예에 의해 결정되는 것이 아니라 아래의 청구항에 의해서만 결정되어야 한다.
본 명세서에 걸쳐 "일 실시예" 또는 "하나의 실시예"라는 언급은 특정 특징이 본 발명의 실시에 포함될 수 있음을 의미한다. 이와 유사하게, 본 발명의 예시적 실시예들에 대한 앞의 설명에 있어서, 본 명세서를 효율화하고(streamlining) 하나 이상의 다양한 진보적 특징의 이해를 돕기 위해 본 발명의 다양한 특징들이 종종 단일한 실시예, 도면 또는 그 설명 내에 함께 그룹화된다. 그러나, 본 명세서의 이러한 방법은 청구된 발명이 각각의 청구항에서 명확히 언급되는 것보다 더 많은 특징들을 필요로 한다는 의도를 나타내는 것으로 해석되어서는 안 된다. 오히려, 이하 청구항이 나타내듯이, 진보적인 특징들은 개시된 단일한 실시예의 모든 특징들보다 적게 존재한다. 그러므로, 청구항들은 이 설명에 명백히 통합되어 있으며, 각각의 청구항은 본 발명의 별개의 실시예로서 자립적이다.

Claims (29)

  1. 일반적인 컴퓨터 동작을 위해 사용되는 범용 섹터(general-purpose sector); 및
    제1 컴퓨터 프로세스에 전용되는 전용 섹터(dedicated sector)
    를 포함하는 캐시 메모리.
  2. 제1항에 있어서,
    상기 전용 섹터는 제1 프로그램 스레드(thread)에 할당되는 캐시 메모리.
  3. 제2항에 있어서,
    상기 제1 프로그램 스레드는 멀티미디어(multi-media) 프로세스를 포함하는 캐시 메모리.
  4. 제1항에 있어서,
    상기 전용 섹터는 동적으로(dynamically) 생성되거나 제거될 수 있는 캐시 메모리.
  5. 제4항에 있어서,
    상기 전용 섹터의 사이즈는 동적으로 변경될 수 있는 캐시 메모리.
  6. 제1항에 있어서,
    제1 컴퓨터 동작은 특정 프로세스 시간들(certain process times)에 할당되는 캐시 메모리.
  7. 프로세서 코어(core);
    범용 동작을 위한 제1 캐시 메모리; 및
    제1 컴퓨터 프로세스에 전용되는 제2 캐시 메모리
    를 포함하는 프로세서.
  8. 제7항에 있어서,
    상기 제1 컴퓨터 프로세스는 멀티미디어 프로세스인 프로세서.
  9. 제7항에 있어서,
    상기 제1 컴퓨터 프로세스는 상기 프로세서의 특정 연산 사이클들에 할당되는 프로세서.
  10. 제7항에 있어서,
    상기 제1 캐시 메모리는 메모리의 제1 섹터를 포함하고, 상기 제2 캐시 메모리는 상기 메모리의 제2 섹터를 포함하는 프로세서.
  11. 제10항에 있어서,
    상기 제2 캐시 메모리는 동적으로 생성되거나 제거될 수 있는 프로세서.
  12. 제10항에 있어서,
    상기 제2 캐시 메모리 섹터의 사이즈는 동적으로 변경될 수 있는 프로세서.
  13. 버스;
    상기 버스에 연결된 프로세서;
    상기 프로세서를 위한 범용 동작을 지원하는 제1 캐시 메모리; 및
    제1 프로그램 스레드에 전용되는 제2 캐시 메모리
    를 포함하는 시스템.
  14. 제13항에 있어서,
    제1 프로그램 스레드는 멀티미디어 프로세스인 시스템.
  15. 제13항에 있어서,
    상기 제1 프로그램 스레드는 상기 프로세서의 특정 연산 사이클들에 할당되는 시스템.
  16. 제13항에 있어서,
    상기 제1 캐시 메모리는 메모리 유닛의 제1 섹터를 포함하고, 상기 제2 캐시 메모리는 상기 메모리 유닛의 제2 섹터를 포함하는 시스템.
  17. 제16항에 있어서,
    상기 제2 캐시 메모리는 동적으로 생성되거나 제거될 수 있는 시스템.
  18. 제16항에 있어서,
    상기 제2 캐시 메모리 섹터의 사이즈는 동적으로 변경될 수 있는 시스템.
  19. 제13항에 있어서,
    상기 제1 캐시 메모리 및 상기 제2 캐시 메모리는 상기 프로세서 내에 포함되는 시스템.
  20. 복수의 컴퓨터 동작들에 관련된 데이터를 제1 캐시 메모리에 저장하는 단계; 및
    제1 컴퓨터 프로세스에 관한 데이터를 전용의 제2 캐시 메모리에 저장하는 단계
    를 포함하는 방법.
  21. 제20항에 있어서,
    상기 제2 캐시 메모리를 생성하는 단계를 더 포함하는 방법.
  22. 제20항에 있어서,
    상기 제2 캐시 메모리의 사이즈를 변경하는 단계를 더 포함하는 방법.
  23. 제20항에 있어서,
    상기 제2 캐시 메모리를 소거하는 단계를 더 포함하는 방법.
  24. 제20항에 있어서,
    상기 제2 캐시 메모리를 플러쉬(flushing)하지 않고 상기 제1 캐시 메모리를 플러쉬하는 단계를 더 포함하는 방법.
  25. 인스트럭션들의 시퀀스들(sequences)을 나타내는 데이터를 그안에 저장하고 있는 머신 판독가능 매체(machine-readable medium)로서,
    프로세서에 의해 상기 인스트럭션들이 실행될 때 상기 프로세서가
    복수의 컴퓨터 동작들과 관련된 데이터를 제1 캐시 메모리에 저장하는 단계, 및 제1 컴퓨터 프로세스에 관한 데이터를 전용 제2 캐시 메모리에 저장하는 단계를 포함하는 동작들을 수행하도록 하는 머신 판독가능 매체.
  26. 제25항에 있어서,
    상기 인스트럭션들의 시퀀스는 상기 프로세서가 상기 제2 캐시 메모리를 생성하는 단계를 포함하는 동작들을 수행하도록 하는 인스트럭션들을 더 포함하는 머신 판독가능 매체.
  27. 제25항에 있어서,
    상기 인스트럭션들의 시퀀스는 상기 프로세서가 상기 제2 캐시 메모리의 사이즈를 변경하는 단계를 포함하는 동작들을 수행하도록 하는 인스트럭션들을 더 포함하는 머신 판독가능 매체.
  28. 제25항에 있어서,
    상기 인스트럭션들의 시퀀스는 상기 프로세서가 상기 제2 캐시 메모리를 제거하는 단계를 포함하는 동작들을 수행하도록 하는 인스트럭션들을 더 포함하는 머신 판독가능 매체.
  29. 제25항에 있어서,
    상기 인스트럭션들의 시퀀스는 상기 프로세서로 하여금 상기 제2 캐시 메모리를 플러쉬하지 않고 상기 제1 캐시 메모리를 플러쉬하는 단계를 포함하는 동작들을 수행하도록 하는 인스트럭션들을 더 포함하는 머신 판독가능 매체.
KR1020067013045A 2003-12-31 2004-12-23 전용 캐시 메모리 KR100871185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/750,148 US7213107B2 (en) 2003-12-31 2003-12-31 Dedicated cache memory
US10/750,148 2003-12-31

Publications (2)

Publication Number Publication Date
KR20060108740A true KR20060108740A (ko) 2006-10-18
KR100871185B1 KR100871185B1 (ko) 2008-12-01

Family

ID=34701158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013045A KR100871185B1 (ko) 2003-12-31 2004-12-23 전용 캐시 메모리

Country Status (9)

Country Link
US (1) US7213107B2 (ko)
EP (1) EP1702270B1 (ko)
KR (1) KR100871185B1 (ko)
CN (1) CN100465922C (ko)
AT (1) ATE508413T1 (ko)
DE (1) DE602004032572D1 (ko)
HK (1) HK1094362A1 (ko)
TW (1) TWI293414B (ko)
WO (1) WO2005066799A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899097B1 (ko) 2007-05-11 2009-05-25 한국과학기술원 복수의 인덱싱 정보를 제공하는 방법 및 이를 이용한 캐쉬메모리 장치
US8544014B2 (en) * 2007-07-24 2013-09-24 Microsoft Corporation Scheduling threads in multi-core systems
US8327363B2 (en) 2007-07-24 2012-12-04 Microsoft Corporation Application compatibility in multi-core systems
US8793434B2 (en) * 2011-07-08 2014-07-29 Advanced Micro Devices, Inc. Spatial locality monitor for thread accesses of a memory resource
US9400723B2 (en) * 2012-03-15 2016-07-26 Hitachi, Ltd. Storage system and data management method
US10089233B2 (en) 2016-05-11 2018-10-02 Ge Aviation Systems, Llc Method of partitioning a set-associative cache in a computing platform

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371929A (en) 1980-05-05 1983-02-01 Ibm Corporation Multiprocessor system with high density memory set architecture including partitionable cache store interface to shared disk drive memory
US4675816A (en) * 1985-08-26 1987-06-23 Brandon Ronald E Electronic method of locating a football
US4905141A (en) 1988-10-25 1990-02-27 International Business Machines Corporation Partitioned cache memory with partition look-aside table (PLAT) for early partition assignment identification
CA2044689A1 (en) 1990-06-15 1991-12-16 Roger E. Tipley Multilevel inclusion in multilevel cache hierarchies
US5293609A (en) 1991-04-19 1994-03-08 International Business Machines Corporation Hit-density-based replacement for data cache with prefetching
US5325504A (en) 1991-08-30 1994-06-28 Compaq Computer Corporation Method and apparatus for incorporating cache line replacement and cache write policy information into tag directories in a cache system
US5426765A (en) 1991-08-30 1995-06-20 Compaq Computer Corporation Multiprocessor cache abitration
US5346210A (en) * 1992-08-28 1994-09-13 Teem Systems, Inc. Object locator system
US5692154A (en) 1993-12-20 1997-11-25 Compaq Computer Corporation Circuit for masking a dirty status indication provided by a cache dirty memory under certain conditions so that a cache memory controller properly controls a cache tag memory
US5829027A (en) 1994-05-04 1998-10-27 Compaq Computer Corporation Removable processor board having first, second and third level cache system for use in a multiprocessor computer system
US5564698A (en) * 1995-06-30 1996-10-15 Fox Sports Productions, Inc. Electromagnetic transmitting hockey puck
US5917553A (en) * 1996-10-22 1999-06-29 Fox Sports Productions Inc. Method and apparatus for enhancing the broadcast of a live event
US6360303B1 (en) 1997-09-30 2002-03-19 Compaq Computer Corporation Partitioning memory shared by multiple processors of a distributed processing system
US6161166A (en) 1997-11-10 2000-12-12 International Business Machines Corporation Instruction cache for multithreaded processor
US6349363B2 (en) * 1998-12-08 2002-02-19 Intel Corporation Multi-section cache with different attributes for each section
US6272598B1 (en) 1999-03-22 2001-08-07 Hewlett-Packard Company Web cache performance by applying different replacement policies to the web cache
US6493800B1 (en) 1999-03-31 2002-12-10 International Business Machines Corporation Method and system for dynamically partitioning a shared cache
US6457102B1 (en) 1999-11-05 2002-09-24 Emc Corporation Cache using multiple LRU's
US6427195B1 (en) 2000-06-13 2002-07-30 Hewlett-Packard Company Thread local cache memory allocator in a multitasking operating system
US6523092B1 (en) 2000-09-29 2003-02-18 Intel Corporation Cache line replacement policy enhancement to avoid memory page thrashing
US7017008B2 (en) 2000-12-29 2006-03-21 Intel Corporation Method and apparatus for optimizing data streaming in a computer system utilizing random access memory in a system logic device
US6778283B2 (en) * 2001-01-05 2004-08-17 4Th & Exactly Llc Method and apparatus for locating a football on a field of play
US6904499B2 (en) 2001-03-30 2005-06-07 Intel Corporation Controlling cache memory in external chipset using processor
US6516387B1 (en) 2001-07-30 2003-02-04 Lsi Logic Corporation Set-associative cache having a configurable split and unified mode
US6662272B2 (en) * 2001-09-29 2003-12-09 Hewlett-Packard Development Company, L.P. Dynamic cache partitioning
US6990557B2 (en) 2002-06-04 2006-01-24 Sandbridge Technologies, Inc. Method and apparatus for multithreaded cache with cache eviction based on thread identifier

Also Published As

Publication number Publication date
US7213107B2 (en) 2007-05-01
ATE508413T1 (de) 2011-05-15
DE602004032572D1 (de) 2011-06-16
CN100465922C (zh) 2009-03-04
CN1898656A (zh) 2007-01-17
EP1702270A1 (en) 2006-09-20
KR100871185B1 (ko) 2008-12-01
HK1094362A1 (en) 2007-03-30
EP1702270B1 (en) 2011-05-04
WO2005066799A1 (en) 2005-07-21
TWI293414B (en) 2008-02-11
TW200521681A (en) 2005-07-01
US20050144393A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US6578130B2 (en) Programmable data prefetch pacing
US6785772B2 (en) Data prefetching apparatus in a data processing system and method therefor
KR100289627B1 (ko) 멀티태스킹 기능을 가지는 정보처리시스템을 위한 자원관리방법 및 그 장치
US6782454B1 (en) System and method for pre-fetching for pointer linked data structures
US6076151A (en) Dynamic memory allocation suitable for stride-based prefetching
US7765527B2 (en) Per thread buffering for storing profiling data
US6564313B1 (en) System and method for efficient instruction prefetching based on loop periods
KR100440805B1 (ko) 소규모의 하드웨어로 높은 적중률의 분기 예측을 하는 정보 처리 장치
CN101131671A (zh) 控制对非易失性存储器的访问
US6487639B1 (en) Data cache miss lookaside buffer and method thereof
JPH09120372A (ja) プリフェッチ命令を用いるハーバードアーキテクチャキャッシュメモリの調和したソフトウェア制御
JP2005322215A (ja) キャッシュメモリを使用して大容量記憶媒体から情報を読み出すための戦略(strategies)
JPH0628184A (ja) ブランチ予測方法及びブランチプロセッサ
CN103595653A (zh) 一种缓存分配方法、装置及设备
US6931490B2 (en) Set address correlation address predictors for long memory latencies
KR100871185B1 (ko) 전용 캐시 메모리
EP1316015A2 (en) Method and apparatus for using an assist processor to prefetch instructions for a primary processor
US8327122B2 (en) Method and system for providing context switch using multiple register file
US8661169B2 (en) Copying data to a cache using direct memory access
US5761718A (en) Conditional data pre-fetching in a device controller
JP2008015668A (ja) タスク管理装置
JPH08161230A (ja) オンデマンドページングにおける先読み方法
Barve et al. Competitive parallel disk prefetching and buffer management
CN113110879B (zh) 指令处理方法及装置
JPH0651982A (ja) 演算処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 10