KR20060106548A - Method for semiconductor device - Google Patents

Method for semiconductor device Download PDF

Info

Publication number
KR20060106548A
KR20060106548A KR1020050053068A KR20050053068A KR20060106548A KR 20060106548 A KR20060106548 A KR 20060106548A KR 1020050053068 A KR1020050053068 A KR 1020050053068A KR 20050053068 A KR20050053068 A KR 20050053068A KR 20060106548 A KR20060106548 A KR 20060106548A
Authority
KR
South Korea
Prior art keywords
etching
depth
photoresist pattern
etched
etched film
Prior art date
Application number
KR1020050053068A
Other languages
Korean (ko)
Inventor
박완재
장종광
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20060106548A publication Critical patent/KR20060106548A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

두께가 얇은 포토레지스트 패턴을 식각 마스크로 사용하는 경우에도 높은 해상도 및 양호한 식각 프로파일을 획득할 수 있는 건식 식각 방법을 제공한다. 건식 식각 방법은 반도체 기판의 피식각 막질 상에 포토레지스트 패턴을 형성하는 단계, 포토레지스트 패턴을 식각 마스크로 하여 피식각 막질을 제 1 깊이까지 식각하는 제 1 식각 단계, 식각 휴지 단계 및 식각 휴지 단계를 거친 피식각 막질의 제 1 깊이로 식각된 식각면에서 제 2 깊이까지 식각하는 제 2 식각 단계를 포함한다.Even when a thin photoresist pattern is used as an etching mask, a dry etching method capable of obtaining a high resolution and a good etching profile is provided. The dry etching method includes forming a photoresist pattern on an etched film of a semiconductor substrate, a first etching step of etching the etched film to a first depth using the photoresist pattern as an etching mask, an etching stop step, and an etching stop step. And a second etching step of etching from the etching surface etched to the first depth of the etched film to the second depth.

ArF, 포토레지스트, 휴지, 프로파일 ArF, Photoresist, Tissue, Profile

Description

반도체 소자의 제조 방법{Method for semiconductor device}Method for manufacturing a semiconductor device {Method for semiconductor device}

도 1은 본 발명의 일 실시예에 따른 건식 식각 방법에 대한 흐름도이다.1 is a flowchart illustrating a dry etching method according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따른 건식 식각 방법에 의해 포토레지스 패턴이 형성된 반도체 기판의 단면도이다.2 is a cross-sectional view of a semiconductor substrate on which a photoresist pattern is formed by a dry etching method according to an exemplary embodiment of the present invention.

도 3 내지 도 5는 본 발명의 일 실시예에 따른 건식 식각 방법의 제 1 식각 단계 및 제 2 식각 단계에서의 각각의 단면도들이다.3 to 5 are cross-sectional views of respective first and second etching steps of the dry etching method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20: 반도체 기판 21: 피식각 막질20: semiconductor substrate 21: etched film

22, 22': 포토레지스트 패턴22, 22 ': photoresist pattern

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 ArF 광원을 사용하는 건식 식각에 의한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device by dry etching using an ArF light source.

반도체 소자의 제조 공정이 복잡해지고 집적도가 증가함에 따라서 기판 상에 형성되는 개별 반도체 소자들은 더욱 미세한 패턴으로 형성되어야 한다. 포토리소그래피 공정에 있어서도 이러한 미세 패턴을 형성하는데 적합한 새로운 포토레지스 트의 개발이 필수적 과제가 되고 있다.As the manufacturing process of semiconductor devices becomes complicated and the degree of integration increases, individual semiconductor devices formed on a substrate must be formed in a finer pattern. In the photolithography process, the development of a new photoresist suitable for forming such a fine pattern has become an essential task.

반도체 소자의 집적도가 증가할수록 일반적인 포토리소그래피 공정으로 미세한 패턴을 형성하는 것이 점점 더 어려워지는데, 이는 반도체 소자의 집적도가 증가할수록 형성하고자 하는 패턴의 선폭이 노광 한계 해상도보다 작아질 뿐 아니라 포토리소그래피 공정시 원하는 프로파일을 갖는 포토레지스트 패턴을 형성하기가 더욱 어려워지기 때문이다.As the degree of integration of semiconductor devices increases, it becomes more difficult to form fine patterns by a general photolithography process. As the degree of integration of semiconductor devices increases, the line width of the pattern to be formed becomes smaller than the exposure limit resolution. This is because it becomes more difficult to form a photoresist pattern having a desired profile.

미세한 패턴을 형성하기 위한 한 방법으로서, 포토레지스트 패턴의 형성 시 해상도를 향상시키기 위하여 더 짧은 파장을 가지는 노광빔을 사용하는 방법이 알려져 있다.As one method for forming a fine pattern, a method of using an exposure beam having a shorter wavelength is known to improve the resolution in forming a photoresist pattern.

예를 들어, 0.25㎛ 디자인 룰의 256M 비트 DRAM (Dynamic Random Access Memory)의 제조 시에 노광용 광원으로서 기존의 365㎛ 파장의 아이-라인(i-line) 대신 248㎛ 파장의 KrF 엑시머 레이저를 사용하는 방법이 제안되었다.For example, a KrF excimer laser with a wavelength of 248 μm is used instead of an existing 365 μm wavelength i-line as a light source for exposure when manufacturing a 256 M bit dynamic random access memory (DRAM) having a 0.25 μm design rule. The method has been proposed.

또한, 고도의 미세 패터닝 기술을 필요로 하는 0.2㎛ 디자인 룰의 1G 비트 DRAM의 제작 시에는 KrF 엑시머 레이저에서보다 더 짧은 파장의 광원을 사용하여야 한다. 이러한 목적을 위해 193nm의 파장을 가지는 ArF 엑시머 레이저가 노광용 광원으로 사용된다.In addition, the fabrication of 1G bit DRAMs with 0.2µm design rules requiring high fine patterning techniques requires the use of light sources with shorter wavelengths than those with KrF excimer lasers. For this purpose, an ArF excimer laser having a wavelength of 193 nm is used as the light source for exposure.

그런데 이러한 초미세 패턴의 가공을 위한 매우 짧은 파장 영역의 원자외선(deep UV), KrF 또는 ArF 엑시머 레이저광은 노광시 포토레지스트막에 많이 흡수되기 때문에, 포토레지스트막이 두껍게 형성되는 경우 빛이 포토레지스트막의 저부까지 도달하기 어렵게 된다.However, since the deep UV, KrF or ArF excimer laser light in a very short wavelength region for processing the ultrafine pattern is absorbed in the photoresist film during exposure, when the photoresist film is formed thick, the light is photoresisted. It becomes difficult to reach the bottom of the membrane.

예를 들어 높은 해상도의 패터닝을 위해 193nm(=0.193㎛) 단파장의 ArF 엑시머 레이저광을 노광용 광원으로 이용하는 경우에, 빔 흡수를 고려할 때 포토레지스트막의 두께는 1930Å(=0.193㎛) 이하로 얇게 형성해야 한다.For example, in the case of using ArF excimer laser light having a short wavelength of 193 nm (= 0.193 μm) as a light source for high resolution patterning, the thickness of the photoresist film should be thinly formed to be 1930 Å (= 0.193 μm) or less in consideration of beam absorption. do.

그러나 얇게 형성된 포토레지스트 패턴은 하부의 피식각막 식각시 식각에 대한 내성이 약하고, 열에 대해 매우 민감하여 고온에서 식각 반응이 진행되는 경우 포토레지스트 패턴이 구불 구불 해지거나(wiggling), 붕괴되어(collapse) 피식각 패턴에 줄무늬 모양 형태의 변형(striation)이 발생한다.However, the thinly formed photoresist pattern has low resistance to etching during the etching of the underlying etching and is very sensitive to heat, so that the photoresist pattern may be wiggled or collapsed when the etching reaction is performed at high temperature. Stripe-shaped deformation occurs in the etched pattern.

본 발명이 이루고자 하는 기술적 과제는 두께가 얇은 포토레지스트 패턴을 식각 마스크로 사용하는 경우에도 높은 해상도 및 양호한 식각 프로파일을 획득할 수 있는 건식 식각 방법을 제공하고자 하는 것이다.An object of the present invention is to provide a dry etching method that can obtain a high resolution and a good etching profile even when using a thin photoresist pattern as an etching mask.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. Technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 건식 식각 방법은 반도체 기판의 피식각 막질 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 피식각 막질을 제 1 깊이까지 식각하는 제 1 식각 단계, 식각 휴지 단계 및 상기 식각 휴지 단계를 거친 상기 피식각 막질의 상기 제 1 깊이로 식각된 식각면에서 제 2 깊이까지 식각하는 제 2 식각 단 계를 포함한다.The dry etching method according to an embodiment of the present invention for achieving the above technical problem is to form a photoresist pattern on the etched film quality of the semiconductor substrate, removing the etched film quality by using the photoresist pattern as an etching mask And a second etching step of etching to the second depth from the etching surface etched to the first depth of the etched film after the first etching step, the etching stop step, and the etching stop step of etching to the first depth.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and those skilled in the art to which the present invention pertains. It is provided to fully inform the scope of the invention, and the invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

본 발명의 일 실시예에 따른 건식 식각 방법에 대하여 도 1 내지 도 5를 참조함으로써 잘 이해될 수 있을 것이다.The dry etching method according to an embodiment of the present invention will be well understood by referring to FIGS. 1 to 5.

우선 본 발명의 일 실시예에 따른 건식 식각 방법은 다음과 같다. 도 1은 본 발명의 일 실시예에 따른 건식 식각 방법에 대한 흐름도이다.First, a dry etching method according to an embodiment of the present invention is as follows. 1 is a flowchart illustrating a dry etching method according to an embodiment of the present invention.

도 1을 참조하면, 피식각 막질 상에 포토레지스트 패턴을 형성한다(S11).Referring to FIG. 1, a photoresist pattern is formed on an etched film (S11).

구체적으로 도 2를 참조하면, 반도체 기판(20) 상에 피식각 막질(21)이 형성되어 있다. 이 피식각 막질은 건식 식각이 가능하다면, 그 종류는 특별히 한정되지 않는다.Specifically, referring to FIG. 2, an etching target film 21 is formed on the semiconductor substrate 20. The type of the etched film is not particularly limited as long as dry etching is possible.

그 후, 피식각 막질(21)의 전면에 포토레지스트를 도포한다. 해상도를 극대화시키기 위하여 광원으로서 ArF 엑시머 레이저를 사용할 경우에는 포토레지스트의 두께를 약 0.5 내지 1.2㎛ 정도, 예를 들어 0.7㎛로 얇게 형성하는 것도 가능하다.Thereafter, a photoresist is applied to the entire surface of the etching target film 21. When the ArF excimer laser is used as the light source to maximize the resolution, the thickness of the photoresist may be thinly formed to about 0.5 to 1.2 μm, for example, 0.7 μm.

이러한 포토레지스트를 패터닝하기 위하여, 광원으로서 i-line, KrF, ArF 엑시머 레이저 광원 등을 사용할 수 있으며, 예를 들어 포토레지스트의 두께가 얇게 형성된 경우에는 ArF 엑시머 레이저 광원을 이용하여 노광하고 현상시켜 포토레지스트 패턴을 형성할 수 있다.In order to pattern the photoresist, i-line, KrF, ArF excimer laser light source and the like can be used as the light source. For example, when the thickness of the photoresist is thin, the photoresist is exposed and developed using an ArF excimer laser light source. A resist pattern can be formed.

계속해서, 포토레지스트 패턴을 식각 마스크로 하여 피식각 막질을 식각한다. 이를 제 1 식각 단계라 한다(S12).Subsequently, the film to be etched is etched using the photoresist pattern as an etching mask. This is called a first etching step (S12).

이러한 식각 단계는 소오스/바이어스 파워 시스템 또는 듀얼 프리퀀시 파워 시스템을 이용하여 수행할 수 있으나, 이에 한정되는 것은 아니다.This etching step may be performed using a source / bias power system or a dual frequency power system, but is not limited thereto.

제 1 식각 단계는 포토레지스트 패턴을 구비한 피식각 막질을 포함하는 웨이퍼(W)를 반응기 내에 위치시키고 전력을 인가하고 식각 가스를 공급함으로써 수행될 수 있다. 이때 사용되는 식각 가스로는 CxFy계 또는 CaHbFc계 가스, 예를 들어, CF4, CHF3, C2F6, C4F8, CH2F2, CH3F, CH4, C2H2, C4F6 등을 사용할 수 있지만, 상기한 바와 같은 종류의 식각 가스로 한정되는 것은 아니다.The first etching step may be performed by placing a wafer W including an etched film having a photoresist pattern in the reactor, applying power, and supplying an etching gas. In this case, the etching gas may be a C x F y or C a H b F c gas, for example, CF 4 , CHF 3 , C 2 F 6 , C 4 F 8 , CH 2 F 2 , CH 3 F, CH 4 , C 2 H 2 , C 4 F 6 and the like may be used, but are not limited to the above-described types of etching gases.

또한, 피식각 막질을 식각하기 위한 플라즈마가 안정적으로 발생할 수 있도록 하기 위한 He, Ar, Xe, I 등과 같은 비활성 가스가 반응기 내로 더 공급될 수 있다.In addition, an inert gas such as He, Ar, Xe, I, etc. may be further supplied into the reactor to stably generate a plasma for etching the etched film.

도 3을 참조하면, 상기한 바와 같은 공정 조건 하에서 포토레지스트 패턴(22)을 식각 마스크로 하여 피식각 막질(21)의 소정 깊이(h1)까지, 예를 들어 식각 목적 깊이의 20 내지 50%에 해당하는 깊이까지 식각이 수행될 수 있으나, 이 깊이로 한정되는 것은 아니다.Referring to FIG. 3, under the process conditions as described above, the photoresist pattern 22 is used as an etching mask to a predetermined depth h 1 of the etched film 21, for example, 20 to 50% of an etching target depth. Etching may be performed to a depth corresponding to, but is not limited to this depth.

콘택홀을 형성하는 경우에는 식각 목적 깊이가 피식각 막질의 전부일 수 있으나, 트렌치를 형성하는 경우에는 식각 목적 깊이는 피식각 막질의 일부일 수 있다. In the case of forming the contact hole, the etching target depth may be all of the etched film, but in the case of forming the trench, the etching target depth may be a part of the etched film.

또한, 상기한 바와 같은 식각 단계에서 포토레지스트 패턴의 일부도 식각될 수 있다. 미설명 부호 (22')는 일부가 식각된 포토레지스트 패턴을 의미한다.In addition, a portion of the photoresist pattern may be etched in the etching step as described above. Reference numeral 22 ′ denotes a photoresist pattern partially etched.

계속해서, 반도체 기판을 소정 시간 방치한다. 이를 휴지(休止) 단계라 한다(S13).Subsequently, the semiconductor substrate is left for a predetermined time. This is called a pause (S13).

상기한 바와 같은 제 1 식각 단계 동안에는 반응기 내부의 온도가 수백 도까지 상승되고, 포토레지스트 패턴 상에는 식각 가스와 포토레지스트 패턴이 반응하여 부산물인 폴리머(polymer)가 증착된다. 포토레지스트 패턴과 폴리머는 서로 다른 물질로 구성되므로, 각각의 열 팽창 계수가 다르게 되고, 따라서 이들의 열에 대한 행동은 서로 다르게 나타난다. 즉, 폴리머가 증착되어 있는 포토레지스트 패턴 상부보다 중간 부분 또는 하부의 포토레지스트 패턴이 가늘어 지게 되고, 이런 현상이 심할 경우에는 포토레지스트 패턴이 열에 의해 붕괴될 수 있다.During the first etching step as described above, the temperature inside the reactor is increased to several hundred degrees, and the etching gas and the photoresist pattern react on the photoresist pattern to deposit a byproduct polymer. Since the photoresist pattern and the polymer are composed of different materials, their respective coefficients of thermal expansion are different, and therefore their behavior toward heat is different. That is, the photoresist pattern of the middle portion or the lower portion is thinner than the upper portion of the photoresist pattern on which the polymer is deposited. If this phenomenon is severe, the photoresist pattern may be collapsed by heat.

따라서, 본 발명의 일 실시예에 따른 건식 식각 방법에서는 제 1 식각 단계와 후술하는 제 2 식각 단계 사이에 식각 휴지 단계를 둔다. 식각 휴지 단계는 반응기에 전력을 인가하지 않고 식각 가스를 공급하지 않으면서 웨이퍼(W)를 반응기에 그대로 놓아둠으로써, 상승된 반응기 내의 온도를 낮추어 피식각 막질이 형성된 반도체 기판의 온도를 낮추는 단계이다. 이러한 휴지 단계를 통해 포토레지스트 패턴의 열에 의한 변형을 최소한 할 수 있다.Therefore, in the dry etching method according to the exemplary embodiment of the present invention, an etching pause step is provided between the first etching step and the second etching step to be described later. The etch stop step is a step of lowering the temperature in the elevated reactor to lower the temperature of the etched film by leaving the wafer W in the reactor without applying power to the reactor and supplying the etching gas. . Through this rest step, thermal deformation of the photoresist pattern may be minimized.

휴지 단계의 시간은 특별히 한정되지 않으나, 휴지 단계의 시간을 지나치게 길게 하는 경우 휴지 시간만큼 전체 식각 공정 시간이 증가하고, 반응기 내의 온도가 너무 낮아질 수 있다. 이때, 반응기의 온도를 소정의 온도로 다시 올리기까지의 전체 식각 공정의 소요 시간이 더욱 길어질 수 있게 되며, 공정 효율이 떨어진다. 따라서, 휴지 단계의 시간은 20초 이상일 수 있고, 예를 들어 20 내지 40초 일 수 있다.Although the time of the idle step is not particularly limited, when the time of the idle step is too long, the total etching process time increases by the idle time, and the temperature in the reactor may be too low. In this case, the time required for the entire etching process until the temperature of the reactor is raised back to a predetermined temperature may be longer, and the process efficiency may be lowered. Thus, the time of rest phase can be 20 seconds or more, for example 20 to 40 seconds.

이어서, 피식각 막질의 식각면에서 계속해서 식각을 수행한다. 이를 제 2 식각이라 한다(S14).Subsequently, etching is continuously performed in the etching surface of the etched film. This is called a second etching (S14).

도 4를 참조하면, 상기한 바와 휴지 단계를 거친 반도체 기판에 대해, 반응기로 인가되는 전력을 각각 제 1 식각 단계 수준으로 회복하여 제 1 식각 단계에 의해 형성된 피식각 막질(21)의 식각면에 대해 제 2 식각을 실시한다.Referring to FIG. 4, the power applied to the reactor is restored to the level of the first etching step for each of the semiconductor substrates that have been subjected to the above-described rest and rest steps to the etching surface of the etched film 21 formed by the first etching step. The second etching is performed.

제 2 식각 단계에서 목적하는 깊이(h1+h2)까지 피식각 막질(21)을 한번에 식각할 수도 있지만, 도 5에 도시한 바와 같이 소정 깊이(h2')로 식각 한 후 상기한 바와 같은 수십 초의 휴지 단계를 반복한 후 다시 식각을 행하여 식각 목적 깊이(h1+h2'+h3)까지 피식각 막질(21)의 식각을 수행할 수 있다. In the second etching step, the etched film quality 21 may be etched up to a desired depth h 1 + h 2 at a time, but as described above after etching to the predetermined depth h 2 ′ as shown in FIG. 5. After repeating the same dozens of rest steps, the etching process may be performed again to etch the etched film 21 to the etching target depth h 1 + h 2 '+ h 3 .

상기한 바와 같이 식각 단계 사이에 휴지 단계를 두어 피식각 막질(21)을 식각하는 공정에서, 휴지 단계와 식각 단계의 반복 횟수는 피식각 막질(21)의 두께 및 종류, 피식각 막질(21) 상에 형성된 포토레지스트의 두께 및 종류와 식각에 사용되는 광원에 따라 달라질 수 있으므로 특별히 한정되지 않는다.In the process of etching the etching target membrane 21 by placing a resting stage between the etching stages as described above, the number of repetitions of the resting stage and the etching stage is the thickness and type of the etching target membrane 21, and the etching target membrane 21. The thickness and type of photoresist formed on the substrate and the light source used for etching are not particularly limited.

이러한 식각 과정에 의하여, 도 4 및 도 5에 도시된 바와 같이 포토레지스트 패턴(32')을 식각 막질을 마스크로 하여 프로파일 불량 없이 피식각 막질(21)을 식각 목적 깊이(h1+h2 또는 h1+h2'+h3)로 식각할 수 있다.By the etching process, as shown in FIGS. 4 and 5, the photoresist pattern 32 ′ is used as an etch film as a mask, and the etching target depth (h 1 + h 2 or h 1 + h 2 '+ h 3 ) can be etched.

본 발명의 일 실시예에 따라서 제 1 식각 단계와 제 2 식각 단계 사이에 약 20초의 휴지 단계를 두어 SiOF 막질 5000Å 깊이의 양호한 프로파일의 트렌치를 형성할 수 있었다. 또 휴지 단계 없이 연속적인 식각 공정을 실시한 경우 SiOF 식각율이 3709Å/분인 반면 본 발명의 일 실시예에 따를 경우 식각율이 4166Å/분으로 휴지 단계가 식각율 향상에도 도움이 됨을 알 수 있었다.In accordance with one embodiment of the present invention, a 20-second rest phase between the first and second etch steps was able to form a trench of good profile with a depth of 5000 microns of SiOF film quality. In addition, when the continuous etching process was performed without a rest step, the SiOF etch rate was 3709 Å / min, while the etching rate was 4166 Å / min according to one embodiment of the present invention.

본 발명에 따른 건식 식각 방법은 예를 들어 ArF 엑시머 레이저를 사용하여 활성 영역, 게이트, 콘택홀, 트렌치, 금속 배선 등을 패터닝하는 경우에 사용될 수 있으며, 이에 한정되는 것은 아니다. The dry etching method according to the present invention may be used, for example, when patterning an active region, a gate, a contact hole, a trench, a metal wiring, etc. using an ArF excimer laser, but is not limited thereto.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. Therefore, it should be understood that the embodiments described above are exemplary in all respects and not restrictive.

상기한 바와 같은 본 발명에 따른 건식 식각 방법에 따르면 두께가 얇은 포토레지스트 패턴을 식각 마스크로 사용하는 경우에도 높은 해상도 및 양호한 식각 프로파일을 획득할 수 있어 공정 효율을 높일 수 있다.According to the dry etching method of the present invention as described above, even when a thin photoresist pattern is used as an etching mask, a high resolution and a good etching profile can be obtained, thereby improving process efficiency.

Claims (5)

반도체 기판의 피식각 막질 상에 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern on the etched film of the semiconductor substrate; 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 피식각 막질을 제 1 깊이까지 식각하는 제 1 식각 단계;A first etching step of etching the etched film to a first depth by using the photoresist pattern as an etching mask; 식각 휴지 단계; 및Etch stop step; And 상기 식각 휴지 단계를 거친 상기 피식각 막질의 상기 제 1 깊이로 식각된 식각면에서 제 2 깊이까지 식각하는 제 2 식각 단계를 포함하는 건식 식각 방법.And a second etching step of etching from the etched surface etched to the first depth of the etched film to the second depth after the etching stop step. 제 1 항에 있어서,The method of claim 1, 상기 식각 휴지 단계는 20초 이상 진행하는 건식 식각 방법.The etching stop step is a dry etching method that proceeds for 20 seconds or more. 제 2 항에 있어서,The method of claim 2, 상기 식각 휴지 단계는 20 내지 40초간 진행하는 건식 식각 방법.The etching rest step is a dry etching method that proceeds for 20 to 40 seconds. 제 1 항에 있어서,The method of claim 1, 상기 제 1 식각 단계는 상기 제 1 깊이가 상기 식각 목적 깊이의 20 내지 50% 해당하는 깊이인 건식 식각 방법.The first etching step is a dry etching method of the first depth is 20 to 50% of the depth corresponding to the etching target depth. 제 1 항에 있어서,The method of claim 1, 상기 휴지 단계와 상기 제 2 식각 단계를 적어도 1회 반복 수행하여, 상기 피식각 막질을 식각 목적 깊이까지 식각하는 건식 식각 방법.And performing the at least one resting step and the second etching step at least once to etch the etched film to an etching target depth.
KR1020050053068A 2005-03-30 2005-06-20 Method for semiconductor device KR20060106548A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US66638905 2005-03-30
US60/666,389 2005-03-30

Publications (1)

Publication Number Publication Date
KR20060106548A true KR20060106548A (en) 2006-10-12

Family

ID=37627261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050053068A KR20060106548A (en) 2005-03-30 2005-06-20 Method for semiconductor device

Country Status (1)

Country Link
KR (1) KR20060106548A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406307A (en) * 2017-12-21 2020-07-10 德州仪器公司 Method for fabricating thick oxide features on a semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111406307A (en) * 2017-12-21 2020-07-10 德州仪器公司 Method for fabricating thick oxide features on a semiconductor wafer

Similar Documents

Publication Publication Date Title
JP5247440B2 (en) Multi-mask process using etching mask stack
JP4632371B2 (en) Self-aligned contact hole formation method using selective polymer deposition
US7235478B2 (en) Polymer spacer formation
US7709373B1 (en) System and method for imprint lithography to facilitate dual damascene integration in a single imprint act
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US20070111373A1 (en) Process for producing semiconductor integrated circuit device
US8895445B2 (en) Method of forming via holes
US7943521B2 (en) Method for patterning a semiconductor device
KR100849190B1 (en) Method for forming fine pattern in semiconductor device
JP2002353195A (en) Method of manufacturing semiconductor device
JP4818524B2 (en) Method for forming photosensitive film pattern of semiconductor element
US6787457B2 (en) Method of etching and anti-reflection film using substituted hydrocarbon with halogen gas
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
JP2006049885A (en) Dry etching process using selective polymer mask formed by co gas
KR100493029B1 (en) Forming method of fine patterns for semiconductor device
KR20060106548A (en) Method for semiconductor device
KR20090070458A (en) Method of forming contact hole in semiconductor device
KR100443346B1 (en) Method of forming fine contact hole for semiconductor device
KR100440776B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR20040095871A (en) Method of forming fine pattern for semiconductor device
KR20070021506A (en) Method of manufacturing semiconductor device
KR100853461B1 (en) Method for forming patterns in semiconductor device using ArF light source
KR20100003062A (en) Method for forming pattern
JP2008304689A (en) Method for forming pattern, imprint mold and photomask
KR20090044870A (en) Method for forming micro-pattern of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination