KR20060102442A - 이동통신 시스템의 타임슬롯 동기 검출방법 - Google Patents

이동통신 시스템의 타임슬롯 동기 검출방법 Download PDF

Info

Publication number
KR20060102442A
KR20060102442A KR1020050024288A KR20050024288A KR20060102442A KR 20060102442 A KR20060102442 A KR 20060102442A KR 1020050024288 A KR1020050024288 A KR 1020050024288A KR 20050024288 A KR20050024288 A KR 20050024288A KR 20060102442 A KR20060102442 A KR 20060102442A
Authority
KR
South Korea
Prior art keywords
time slot
synchronization
channel
sync
center
Prior art date
Application number
KR1020050024288A
Other languages
English (en)
Inventor
박관우
육영수
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050024288A priority Critical patent/KR20060102442A/ko
Publication of KR20060102442A publication Critical patent/KR20060102442A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/22—Payment schemes or models
    • G06Q20/28—Pre-payment schemes, e.g. "pay before"
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/322—Aspects of commerce using mobile devices [M-devices]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • General Business, Economics & Management (AREA)
  • Strategic Management (AREA)
  • Accounting & Taxation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access) 시스템에서 동기 검출 에러에 의한 시스템의 성능 저하를 방지할 수 있는 타임슬롯 동기 검출방법에 관한 것으로서, 하향링크 동기코드 (SYNC-DL)의 자기 상관을 이용하여 타임슬롯 초기 시작위치를 검출한 후 채널정보를 이용하여 상기 검출된 위치보다 앞선 소정 위치를 최종 타임슬롯 동기위치로 결정한다.
하향링크 동기코드, 타임슬롯 동기, TD-SCDMA

Description

이동통신 시스템의 타임슬롯 동기 검출방법{METHOD FOR DETECTING TIME SLOT SYNC. IN MOBILE COMMUNICATION SYSTEM}
도 1은 TD-SCDMA을 물리 계층 전송 방식으로 사용하는 TDD LCR의 물리 채널 구조를 나타낸 도면.
도 2는 종래의 타임슬롯 동기 검출기의 구조를 나타낸 도면.
도 3은 종래의 심볼 동기 검출의 오류를 나타낸 도면.
도 4는 최대 상관치를 이용한 심볼 동기 실험 결과를 나타낸 히스토그램.
도 5는 종래 타임슬롯 동기오류시 블록 복조기의 수신성능(ZF-BLE 사용시)을 나타낸 도면
도 6은 본 발명에 따른 타임 슬롯 동기 검출기의 구조를 나타낸 도면.
도 7은 본 발명에 따른 이동통신 시스템의 타임슬롯 동기 추적방법에 의한 동기 시작점의 이동개념을 나타낸 도면.
*******도면의 주요 부분에 대한 부호의 설명 ********
10 : 상관기 11 : 피크 검출기
12 : 루프 필터 13 : 채널 예측기
14 : 복조기 15 : 동기 조정기
본 발명은 이동통신 시스템에 관한 것으로, 특히 TD-SCDMA(Time Division -Synchronous Code Division Multiple Access)시스템의 타임슬롯 동기 검출방법에 관한 것이다.
도 1은 TD-SCDMA(Time Division-Synchronous Code Division Multiple Access) 전송 기법을 사용하는 3GPP TDD LCR시스템의 물리 채널 구조이다.
도 1에 도시한 바와 같이, TDD LCR시스템은 5ms마다 주기적으로 발생되는 DwPCH (Downlink Pilot Channel)와 각 타임슬롯 마다 포함된 미드 앰블 (Midamble) 을 파일럿 신호로 사용한다. 상기 DwPCH는 공통 파일럿 채널로서 SYNC-DL이라고 불리는 64칩의 랜덤 코드로 구성되며, 한 셀 내에서는 동일한 코드가 사용된다. 상기 미드 앰블은 전용 파일럿 채널로서 128칩의 랜덤 코드로 구성되며, 하나의 기본 코드를 순환 천이하여 생성한 코드를 동시에 여러개 전송할 수 있다.
상기 SYNC-DL은 전 셀내에 방송되어 기지국의 전송 타이밍 정보등을 전송하는데, 단말은 SYNC-DL정보를 이용하여 시간 동기를 잡게 된다.
종래에는 랜덤 코드를 상관 수신기를 이용하여 상관하여, 윈도우 구간(w) 동안의 자기 상관의 합이 최대가 되는 지점을 동기가 맞는 지점으로 파악한다. 이때, 상기 SYNC-DL은 대략적인 동기를 잡는데 사용되고, 상기 미드앰블은 사용자 채널에 해당되는 정확한 동기를 잡는데 사용된다. 실제로 초기 동기중에 상기 SYNC-DL에 의해 대략적인 동기검출이 이루어진 것을 가정하기 때문에, 통신중에 동기를 잡는 경우 동기 추적구간은 수 칩 이내로 제한된다. 따라서, i시간에 수신된 수신신호를 ri라고 하고, SYNC-DL 코드를
Figure 112005015328514-PAT00001
이라고 하면, 윈도우 구간(w)동안 누적되는 자기상관은 다음 식(1)과 같이 나타낼 수 있다.
Figure 112005015328514-PAT00002
이 경우 자기상관의 최대값을 이용한 타임 슬롯 동기 위치는 다음 식(2)과 같이 구할 수 있다.
Figure 112005015328514-PAT00003
따라서, 종래에는 상기 식(2)와 같이, 최대의 자기상관을 갖는 시간(t0)을 타임 슬롯의 시작위치로 결정한다. 또한, 상관관계의 정확성을 높이기 위해 실제로 몇 프레임 동안 추정 결과를 누적하는 방식을 사용하는데, 이 방식은 상관기와 1차 루프 필터로 구성된다. 도 2는 이러한 동기 과정을 보여주고 있다.
즉, 상관기(10)는 기준신호(32개의 SYNC_DL)와 수신신호를 상관하고, 피크 검출기(11)는 최대 상관값을 검출하며, 루프 필터(12)는 몇 프레임 동안 최대 상관값을 누적하여 타임슬롯 동기(Sync.)를 검출한다. 따라서, 채널 예측기(13)는 검출된 타임슬롯 동기(Sync.)를 이용하여 수신신호의 채널을 예측하고, 복조기(14)는 예측된 채널을 이용하여 수신신호를 복조한다.
통상 FDD(Frequency Division Duplex)방식에서는 개별 경로별로 최대값을 갖는 지점을 찾은 후 이를 결합(Combining)하는 방식을 사용하기 때문에 상기 누적방식을 사용할 수 있지만, TDD(Time Division Duplex)에서는 개별 경로간 최대값이 아닌 전체 경로에 대한 최적값을 찾는 것이 필요하다. 만약, 도 3에 도시된 바와같이, 1 심볼 구간(16chip) 동안 5개의 다중 경로가 수신되는 채널의 경우 최대 자기 상관값을 갖는 지점은 B 지점이지만, B 지점을 시작점으로 잡을 경우에는 B 지점보다는 낮지만 상당한 수신값을 나타내는 A 지점은 심볼 영역에서 제외되며, 이 신호는 이전 심볼에 간섭으로 작용된다.
도 4는 종래 최대 상관치를 이용한 심볼 동기 검출방법에서 검출된 심볼 동기 지점의 히스토그램이다.
일반적으로 SYNC-DL은 SINR(Signal Interference Noise Ratio)이 매우 높기 때문에 성능이 매우 양호하지만 실제로 시작점 이후를 검출하는 경우가 발생한다. 도 4의 실험 결과는 SNR=0dB인 경우로 실제 SYNC-DL의 길이가 64칩이므로 Es/N0 (심볼 에너지 대 잡음전력 밀도의 비)는 약 18dB에 해당한다. 도 4에서, 사각형 영역에 존재하는 점들은 실제보다 늦게 심볼 동기를 잡는 경우에 발생되는 심볼 동기의 오류를 나타내는데, 이러한 경우 수신기의 복조단에서 간섭에 의한 성능 저하가 크게 발생한다.
일 예로, 도 5에 도시된 종래 심볼 동기의 오류에 따른 복조기의 성능을 참조하면, 기본적으로 실제보다 일찍 동기를 잡는 경우인 Delay=-1,-4인 경우는 성능 저하가 거의 발생하지 않지만, 특히 실제보다 늦게 동기를 잡는 경우인 Delay=1인 경우(1 칩 Delay)는 상당한 성능 저하가 발생하는 것을 볼 수 있다.
따라서, 본 발명의 목적은 하향링크 타임슬롯의 동기를 정확하게 검출할 수 있는 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 이동통신 시스템의 타임슬롯 동기 검출방법은, 하향링크 동기코드의 상관을 이용하여 타임슬롯의 대략적인 시작 위치를 검출하는 단계와; 미드앰블을 이용하여 추정된 채널을 이용하여 상기 검출된 타임 슬롯 시작위치를 보정하는 단계를 포함한다.
바람직하게, 상기 보정된 타임슬롯의 시작 위치는 상기 검출된 타임슬롯의 시작위치보다 소정 칩만큼 빠른(앞서는) 것을 특징으로 한다.
바람직하게, 상기 보정된 시작 위치는 전체 채널길이의 중심이 16칩 채널구간의 중심에 오도록 설정되는 것을 특징으로 한다.
바람직하게, 상기 보정된 시작 위치는 미드앰블을 이용하여 측정된 최대 채널전력의 90%가 16칩 구간의 중심에 위치하도록 설정되는 것을 특징으로 한다.
바람직하게, 상기 보정된 시작 위치는 다중경로 성분의 지연거리와 전체 채널전력중의 점유 비율로 가중치 합을 구한 후 해당 가중치 합이 16칩의 중심이 되도록 설정되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시 예들을 자세히 설명하면 다음과 같다.
이하 본 발명의 바람직한 실시예를 설명하면 다음과 같다.
본 발명은 3GPP TDD LCR 시스템의 하향 링크에서, 동기 검출 에러에 의한 시스템의 성능 저하를 방지하기 위한 방안을 제안한다. 여기서 말하는 심볼이란 코드에 의해 확산되기전의 전송 심볼을 의미하며, 심볼 동기란 확산 코드의 시작점을 찾는 것과 같다. 또한, 상기 심볼 동기는 타임 슬롯 단위로 이루어지기 때문에 타임슬롯 동기와 동일한 의미를 가진다.
일반적으로 FDD방식에서는 CPICH(Common Pilot Channel)라는 연속적인 공통 파일럿 채널을 사용하기 때문에 각 다중 경로별로 칩 동기를 추적할 수 있으며, 실제로 오버샘플 된 칩 단위로 동기를 추적할 수 있다. 반면에, TDD에서는 연속적인 파일럿 채널이 존재하지 않으며, 파일럿 신호가 전송되는 구간이 데이터가 전송되는 구간과 다르기 때문에 상기 파일럿 신호를 이용하여 다중 경로를 개별적으로 추적할 수 없다. 또한, 모든 수신 과정이 타임슬롯단위로 이루어지므로 각 다중 경로의 칩 동기를 추적하는 것이 아니라 타임슬롯의 시작점을 추적하는 것이 동기의 목적이 된다.
따라서, 본 발명은 TDD방식에서 블록 단위의 검출(복조) 방식을 사용하는 경우에 적용할 수 있는 동기 방법으로서, 파일럿 신호를 이용한 타임슬롯 동기추적에 오류가 발생한 경우 해당 오류가 복조단에 미치는 영향을 최소화 하고, 최적의 SINR을 유지하도록 하는 방안을 제안한다. 이를 위하여 본 발명은 SYNC-DL코드의 자기 상관을 이용하여 타임슬롯 시작위치를 검출한 후 그 검출된 위치보다 앞선 위치를 최종 타임슬롯 동기위치로 결정한다. 도 5에 도시된 성능 실험 결과를 보면, 실제 시작 지점보다 몇 칩 빠르게 타이밍을 잡는 경우 그 성능 저하가 거의 발생하지 않는 것을 확인할 수 있다.
TDD시스템에서 타임슬롯의 뒤쪽에는 16칩의 보호구간이 존재하므로, 상기 보호구간 동안에는 최초 수신 경로이후에 수신되는 다중 경로 성분만이 수신되며, 일반적으로 이 다중 경로는 16칩 이내에 모두 수신된다. 만약 상기 다중 경로가 모두 수신된 이후를 타임 슬롯의 시작점으로 잡는다면 심볼간 간섭도 존재하지 않으면서 중요한 다중 경로성분을 모두 수신할 수 있게 된다. 특히, 이 경우는 타이밍 오류에 의해 발생하는 간섭의 경우에 대해서도 정확한 동기 시점보다 빠른 지점을 시작점으로 보기 때문에 타이밍 오류에 의한 성능 저하를 막을 수 있다.
본 발명에 따른 타임 슬롯 동기 방법은 SYNC-DL 코드의 자기 상관을 이용하여 1차적으로 대략적인 타임 슬롯 시작점을 검출하고, 상기 검출된 타임 슬롯 시작점을 이용하여 2차적으로 블록 복조에 효율적인(세밀한) 시작지점을 검출한다.
이후 본 발명의 실시예에 따른 본 발명에 따른 타임 슬롯 동기 방법을 보다 상세히 설명하면 다음과 같다.
TDD LCR에서는 미드앰블의 순환천이로 서로 다른 채널을 구분하도록 되어 있으며, 이 경우 천이값(W)은 K 파라미터에 따라 다음 식(3)과 같이 결정된다.
Figure 112005015328514-PAT00004
여기서, K는 동시 전송 가능 수를 나타내며, 상기 K는 채널의 응답 길이와 동시 사용자 수와 관계가 있는 값으로서, 기본적으로 사용자 간 채널을 구별하기 위해 사용된다.
상기 천이값(W)은 기본적으로 수신기에서 분리 가능한 최대 다중 경로 지연 값이며, 다중 경로지연이 큰 환경에서는 K값을 작게 조절하여 상기 W값을 크게 유지하고, 반대의 경우는 최대 사용자 수를 효율적으로 조절하기 위해 K값을 증가시켜 구분 가능한 채널 수를 증가시킨다. TDD LCR시스템의 확산율(Spreading Factor)은 16이므로 최대 다중 경로 지연 값은 16 보다 작다.
만약, 최대 다중 경로 지연값이 W보다 작다고 가정하고, 단말의 이동속도가 충분히 느려서 한 타임슬롯 내에서의 채널 변화가 없다고 가정하면, i번째 사용자의 실제 채널은 다음 식(4)과 같이 표시할 수 있다.
Figure 112005015328514-PAT00005
여기서, 채널벡터는 16×1이다.
만약 최초 타임슬롯 시작점을 검출하는 단계에서 오류가 발생하는 경우를 가정하면, 이때 채널 추정에 오류가 없다고 할 경우 추정된 채널 벡터는 다음과 식(5)와 같이 표시할 수 있다.
Figure 112005015328514-PAT00006
여기서, ε≤0이다.
상기 식(5)에서 각각의 경우를 case 1, case 2 및 case 3이라고 하면, 상기 case 1 인 경우에 실제신호가 감소하고, 이 감소분은 심볼간간섭(Inter-Symbol Interference : ISI)으로 작용하여 간섭이 증가한다. 그리고, 정확한 동기가 맞은 경우의 SIR을
Figure 112005015328514-PAT00007
라고 할 경우 상기 case 1의 SIR은 다음 식(6)과 같이 나타낼 수 있다.
Figure 112005015328514-PAT00008
그리고, 상기 case 2의 경우에는 단순 채널의 천이만이 발생하며, 이 경우 SIR은 정확한 동기가 맞은 경우의 SIR과 동일하다. 또한, case 3의 경우는 case 1과 비슷한 현상이 발생하며, 이때의 SIR은 다음 식(7)과 같다.
Figure 112005015328514-PAT00009
일반적으로 채널 전력의 대부분은 주로 빠른 경로 쪽에 분포해 있으므로, case 3보다는 case 1에서 더 큰 SIR손실이 기대된다. 결국 타임 슬롯 동기 지점의 오류는 실제보다 늦게 잡은 경우 더 큰 문제가 발생한다는 것을 볼 수 있다.
따라서, 본 발명에서는 미드앰블을 이용하여, 타임 슬롯내에 중요한 다중 경로 신호가 최대한 많이 포함되도록 적정한 타임 슬롯 동기시점을 검출한다. 특히, 본 발명에서는 최초 추정한 타임슬롯 시작위치보다 더 앞선 지점을 타임 슬롯 동기 지점으로 결정하는 방법을 사용한다.
도 6은 본 발명에 따른 타임슬롯 동기 검출기의 구조이다.
도 6에 도시된 타임슬롯 동기 검출기는 도 2에 도시된 종래의 타임슬롯 동기 검출기에 동기 조정기(Synchronization Adjustor)(15)를 추가하여 실제보다 더 빨리 동기를 지점을 선택하도록 하였다. 상기 동기 조정기(15)는 파일럿신호, 예를들면 미드앰블을 이용하여 추정한 채널을 이용하여 동기 시작점을 이동시킴으로써 최종적인 동기지점을 결정한다. 또한, 동기 조정기(15)는 채널의 대부분의 값(채널길이)이 16칩의 중심부에 위치하도록 하여, 초기 동기 자체의 오류가 발생하더라도 이를 보정한다.
도 7은 본 발명에 따른 동기 시작점의 이동을 도식적으로 보여주고 있다.
상기 식 (5)에서, case 2는 문제가 발생하지 않는 경우이고, case 1과 case 3만이 문제가 된다. 즉, W-15＜ε≤0(chips)의 경우에는 성능 저하가 발생하지 않는다는 것이다. 이 것을 4배 오버샘플링한 후 칩의 중간 영역을 중심으로 분리하면, 4(W-15)-2＜ε≤2 (OSR chips)의 영역이다.
반면에, 도 7에서 보듯이 ε는 0을 중심으로 좌우 대칭적인 형태의 분포를 가지고 있다. 즉, 종래의 타임 슬롯 동기 방법에서는 ε가 양의 값을 갖는 영역에서 오류가 발생하였다. 이러한 문제의 해결을 위해 기본적으로 ε가 상기 영역 4(W-15)-2＜ε≤2의 중심부에 위치하도록 하면 오류에 의한 성능 저하가 발생하지 않는다. 즉, 도 7과 같이 새로운 동기 지점을 τ=ε-θ로 하면, τ는 평균이 -θ이고, 이를 중심으로 대칭적인 분포를 갖게 된다.
그리고, 상기 θ를 결정하는 방법은 크게 3가지를 고려할 수 있다.
첫번째 방법은 16칩중에서 타임 슬롯의 시작지점(tts)을, 다음 식(8)과 같이, 채널구간(W)의 중심이 전체의 중심에 오도록 잡는 방법이다.
Figure 112005015328514-PAT00010
두번째 방법은 16칩중에서 미드앰블을 이용하여 측정한 최대 채널전력의 90%가 존재하는 범위(L)을 잡은 후 식(9)와 같이 상기 L 구간의 중심이 전체의 중심이 되도록 잡는 방법이다. 이 경우 동기 조정기(15)는 전력 측정기 (미도시)로부터 채널 전력을 제공받는다.
Figure 112005015328514-PAT00011
마지막으로, 세번째 방법은 다중 경로성분의 지연 거리와 전체 채널 전력중에서 차지하는 비율로 가중치 합을 취한 값을 중간 지점으로 잡은 다음 식(10)과 같이, 해당 값보다 8칩 이전을 시작 지점으로 잡는 방법이다.
Figure 112005015328514-PAT00012
그리고, 본 발명은 추가적으로 채널 추정의 정확도를 높이기 위해 여러 타임 슬롯 동안 평균을 취하는 방법을 적용할 수도 있으며, 상기 3가지 이외의
Figure 112005015328514-PAT00013
결정방법을 사용할 수 있다.
상술한 바와같이, 본 발명은 SYNC-DL코드의 자기 상관을 이용하여 타임슬롯 시작위치를 검출한 후 검출된 위치보다 앞선 위치를 최종 타임슬롯 동기위치로 결정함으로써 수신단에서 타임슬롯의 동기오류에 의한 성능 저하를 방지하여 신뢰도 높은 수신이 가능한 효과가 있다. 특히, 본 발명은 복조기의 복조 방식을 기반으로 하기 때문에 복조기 성능을 최적화할 수 있으며, 본 발명은 기존의 과정에 간단한 계산을 통해 구현 가능하므로 복잡도 증가 또한 미미하다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (6)

  1. 하향링크에서 블록 복조방식을 적용하는 이동통신 시스템에 있어서,
    동기코드간 상관을 이용하여 타임슬롯의 시작위치를 검출하는 단계; 및
    상기 검출된 타임 슬롯의 시작위치보다 앞선 위치를 타임슬롯의 최종 시작 위치로 결정하는 단계를 포함하는 것을 특징으로 하는 타임슬롯 동기방법.
  2. 제1항에 있어서,
    상기 최종 시작 위치는
    미드앰블을 이용하여 추정된 채널을 이용하는 것을 특징으로 하는 타임슬롯 동기방법.
  3. 제1항에 있어서,
    상기 최종 시작 위치는
    전체 채널길이의 중심이 16칩 채널구간의 중심에 오도록 설정되는 것을 특징으로 하는 타임슬롯 동기방법.
  4. 제1항에 있어서,
    상기 최종 시작 위치는
    최대 채널전력의 90%가 16칩 구간의 중심에 위치하도록 설정되는 것을 특징으로 하 는 타임슬롯 동기방법.
  5. 제4항에 있어서,
    상기 채널 전력은
    미드앰블을 이용하여 측정하는 것을 특징으로 하는 타임슬롯 동기방법.
  6. 제1항에 있어서,
    상기 최종 시작 위치는
    다중경로 성분의 지연거리와 전체 채널전력중의 점유 비율로 가중치 합을 구한 후 해당 가중치 합이 16칩의 중심이 되도록 설정되는 것을 특징으로 하는 타임슬롯 동기방법.
KR1020050024288A 2005-03-23 2005-03-23 이동통신 시스템의 타임슬롯 동기 검출방법 KR20060102442A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050024288A KR20060102442A (ko) 2005-03-23 2005-03-23 이동통신 시스템의 타임슬롯 동기 검출방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024288A KR20060102442A (ko) 2005-03-23 2005-03-23 이동통신 시스템의 타임슬롯 동기 검출방법

Publications (1)

Publication Number Publication Date
KR20060102442A true KR20060102442A (ko) 2006-09-27

Family

ID=37633279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024288A KR20060102442A (ko) 2005-03-23 2005-03-23 이동통신 시스템의 타임슬롯 동기 검출방법

Country Status (1)

Country Link
KR (1) KR20060102442A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126289A1 (ko) * 2013-02-15 2014-08-21 우리로광통신 주식회사 차량 레이더 및 그 운영 방법
CN104427614A (zh) * 2013-09-04 2015-03-18 中兴通讯股份有限公司 一种位置确定方法及装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014126289A1 (ko) * 2013-02-15 2014-08-21 우리로광통신 주식회사 차량 레이더 및 그 운영 방법
CN104427614A (zh) * 2013-09-04 2015-03-18 中兴通讯股份有限公司 一种位置确定方法及装置
CN104427614B (zh) * 2013-09-04 2019-03-22 中兴通讯股份有限公司 一种位置确定方法及装置

Similar Documents

Publication Publication Date Title
KR100358034B1 (ko) 채널 추정 장치 및 방법, 복조 장치 및 방법, 및 페이딩 주파수 판정 장치 및 방법
US6961565B2 (en) Cell search method and apparatus for mobile station in mobile communication system
KR100711842B1 (ko) 가입자 단말기의 반송파 주파수 오프셋을 추정하기 위한방법 및 장치
US8738054B2 (en) Efficient frame tracking in mobile receivers
KR100413096B1 (ko) Ｃｄｍａ 시스템에서의 통신 품질 측정 장치 및 방법
US20080043702A1 (en) Method and apparatus for cell search in a communication system
EP1276248A1 (en) Search window delay tracking in code division multiple access communication systems
US7336699B2 (en) Method and apparatus for code identification in wireless applications
KR19990067991A (ko) 시디엠에이 레이크 수신기의 핑거 할당
KR20010052444A (ko) 주기적으로 삽입되는 파일럿 기호를 사용하는 다중 경로전파 지연 결정 장치
KR20060093699A (ko) 수신기를 통신 시스템의 타이밍 및 반송 주파수에동기화시키는 장치 및 방법
US7027427B1 (en) Cell search method in CDMA capable of carrying out a cell search processing at a high speed
KR20000047620A (ko) 통신 단말 장치 및 무선 통신 방법
KR20060102442A (ko) 이동통신 시스템의 타임슬롯 동기 검출방법
JP2005518132A (ja) 無線通信送受信局用の受信機および受信方法
EP1069696A1 (en) Receiver and method with enhanced performance for CDMA transmission
US7903723B2 (en) Selecting delay values for a rake receiver
EP1715594B1 (en) Selecting delay values for a RAKE receiver
KR101128802B1 (ko) 이동통신 시스템에서 동기 추정 방법 및 그 장치
JP3706038B2 (ja) スペクトラム拡散受信装置
EP1672808B1 (en) Selecting peak delay values for a RAKE receiver
EP1895693B1 (en) Efficient frame tracking in mobile receivers
WO2006066765A1 (en) Selecting peak delay values for a rake receiver

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination