KR20060096544A - High efficiency solar cells and manufacturing method the same - Google Patents

High efficiency solar cells and manufacturing method the same Download PDF

Info

Publication number
KR20060096544A
KR20060096544A KR1020050017147A KR20050017147A KR20060096544A KR 20060096544 A KR20060096544 A KR 20060096544A KR 1020050017147 A KR1020050017147 A KR 1020050017147A KR 20050017147 A KR20050017147 A KR 20050017147A KR 20060096544 A KR20060096544 A KR 20060096544A
Authority
KR
South Korea
Prior art keywords
silicon layer
type
silicon wafer
solar cell
amorphous silicon
Prior art date
Application number
KR1020050017147A
Other languages
Korean (ko)
Other versions
KR100741306B1 (en
Inventor
정연식
Original Assignee
주식회사 케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이이씨 filed Critical 주식회사 케이이씨
Priority to KR1020050017147A priority Critical patent/KR100741306B1/en
Publication of KR20060096544A publication Critical patent/KR20060096544A/en
Application granted granted Critical
Publication of KR100741306B1 publication Critical patent/KR100741306B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/078—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers including different types of potential barriers provided for in two or more of groups H01L31/062 - H01L31/075
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0376—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors
    • H01L31/03762—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including amorphous semiconductors including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 고효율 태양 전지 및 그 제조 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 동일 면적상에서 효율을 더욱 높일 수 있고, 제조 시간 및 공정을 단축시키는데 있다.The present invention relates to a high efficiency solar cell and a method for manufacturing the same, and the technical problem to be solved is to further increase the efficiency on the same area, and to shorten the manufacturing time and process.

이를 위해 본 발명에 의한 해결 방법의 요지는 p형 실리콘층과 n형 실리콘층으로 형성된 벌크 실리콘 웨이퍼와, 벌크 실리콘 웨이퍼 위에 형성된 중간 전극과, 벌크 실리콘 웨이퍼 아래에 형성된 하부 전극과, 중간 전극 위에 n형 비정질 실리콘층, i형 비정질 실리콘층 및 p형 비정질 실리콘층으로 형성된 비정질 실리콘층과, 비정질 실리콘층 위에 형성된 상부 전극으로 이루어진 고효율 태양 전지가 개시된다.To this end, the gist of the solution according to the present invention is a bulk silicon wafer formed of a p-type silicon layer and an n-type silicon layer, an intermediate electrode formed on the bulk silicon wafer, a lower electrode formed below the bulk silicon wafer, and an n on the intermediate electrode. A high efficiency solar cell is disclosed, which comprises an amorphous silicon layer formed of a type amorphous silicon layer, an i-type amorphous silicon layer, and a p-type amorphous silicon layer, and an upper electrode formed over the amorphous silicon layer.

태양 전지, 벌크 실리콘 웨이퍼, 비정질 실리콘, 습식 식각, 건식 식각 Solar cell, bulk silicon wafer, amorphous silicon, wet etching, dry etching

Description

고효율 태양 전지 및 그 제조 방법{High efficiency solar cells and manufacturing method the same}High efficiency solar cells and manufacturing method the same

도 1은 종래의 태양 전지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional solar cell.

도 2는 본 발명의 일실시예에 따른 고효율 태양 전지를 도시한 단면도이다.2 is a cross-sectional view showing a high efficiency solar cell according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 고효율 태양 전지를 도시한 단면도이다.3 is a cross-sectional view showing a high efficiency solar cell according to another embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 고효율 태양 전지의 제조 방법을 도시한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a high efficiency solar cell according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 고효율 태양 전지를 도시한 단면도이다.5 is a cross-sectional view showing a high efficiency solar cell according to another embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100,200; 본 발명에 의한 고효율 태양 전지100,200; High efficiency solar cell according to the present invention

110; 벌크 실리콘 웨이퍼 111; p형 실리콘층110; Bulk silicon wafer 111; p-type silicon layer

112; n형 실리콘층 113; 멤브레인112; n-type silicon layer 113; Membrane

113a; 바닥면 113b; 경사면113a; Bottom 113b; incline

116; p+형 불순물 도핑 영역 120; 표면 안정화막116; p + type impurity doped region 120; Surface stabilizer

130; 중간 전극 140; 하부 전극130; Intermediate electrode 140; Bottom electrode

150; 비정질 실리콘층 151; n형 비정질 실리콘층150; Amorphous silicon layer 151; n-type amorphous silicon layer

152; i형 비정질 실리콘층 153; p형 비정질 실리콘층152; i-type amorphous silicon layer 153; p-type amorphous silicon layer

160; 반사 방지막 170; 상부 전극160; Anti-reflection film 170; Upper electrode

본 발명은 고효율 태양 전지 및 그 제조 방법에 관한 것으로서, 보다 상세히는 동일 면적상에서 효율을 더욱 높일 수 있고, 제조 시간 및 공정을 단축시킬 수 있는 고효율 태양 전지 및 그 제조 방법에 관한 것이다.The present invention relates to a high efficiency solar cell and a method for manufacturing the same, and more particularly, to a high efficiency solar cell and a method for manufacturing the same, which can further increase the efficiency on the same area and shorten the manufacturing time and process.

도 1은 종래의 태양 전지를 도시한 단면도이다.1 is a cross-sectional view showing a conventional solar cell.

도시된 바와 같이 종래의 태양 전지(10')는 p형 실리콘층(11')과 n형 실리콘층(12')을 갖는 벌크 실리콘 웨이퍼(13')와, 상기 벌크 실리콘 웨이퍼(13')의 n형 실리콘층(12') 위에 형성된 상부 전극(14')과, 상기 상부 전극(14') 위에 형성된 반사 방지막(15')과, 벌크 실리콘 웨이퍼(13')의 p형 실리콘층(11') 아래에 형성된 하부 전극(16')으로 이루어져 있다.As shown, the conventional solar cell 10 'includes a bulk silicon wafer 13' having a p-type silicon layer 11 'and an n-type silicon layer 12' and a bulk silicon wafer 13 '. an upper electrode 14 'formed on the n-type silicon layer 12', an antireflection film 15 'formed on the upper electrode 14', and a p-type silicon layer 11 'of the bulk silicon wafer 13'. Bottom electrode 16 'formed below.

이러한 종래의 태양 전지는 실리콘 웨이퍼에 태양광이 입사하면 전자-정공쌍을 생성한다. 그러면, 상부 전극과 하부 전극이 위와 같이 생성된 캐리어(전자-정공)을 수집하여 전지로서 동작하게 된다.Such conventional solar cells generate electron-hole pairs when sunlight enters a silicon wafer. Then, the upper electrode and the lower electrode collect a carrier (electron-hole) generated as described above to operate as a battery.

그러나, 이러한 종래의 태양 전지는 벌크 실리콘 웨이퍼의 에너지 밴드갭이 1.1eV로서 흡수 파장대가 300~800nm로 한정되고, 따라서 광전자 변환효율이 나뿐 단점이 있다.However, such a conventional solar cell has an energy bandgap of 1.1 eV in a bulk silicon wafer and is limited to an absorption wavelength band of 300 nm to 800 nm.

또한, 종래의 태양 전지는 벌크 실리콘 웨이퍼의 광흡수율이 나쁘기 때문에 300um의 두께를 필요로 한다. 따라서, 이러한 두께를 얻기 위해 기계적 폴리싱(polishing)으로 전면을 가공하여야 하는 단점이 있으며, 이에 따라 제조 시간이 오래 걸리고 공정 절차가 복잡해지는 문제가 있다.In addition, the conventional solar cell requires a thickness of 300um because the light absorption of the bulk silicon wafer is poor. Therefore, there is a disadvantage in that the entire surface must be processed by mechanical polishing to obtain such a thickness, and thus there is a problem in that it takes a long manufacturing time and a complicated process procedure.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 동일 면적상에서 효율을 더욱 높일 수 있고, 제조 시간 및 공정을 단축시킬 수 있는 고효율 태양 전지 및 그 제조 방법을 제공하는데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention is to provide a high efficiency solar cell and a method of manufacturing the same that can further increase the efficiency on the same area, and can shorten the manufacturing time and process.

상기한 목적을 달성하기 위해 본 발명에 의한 고효율 태양 전지는 p형 실리콘층과 n형 실리콘층으로 형성된 벌크 실리콘 웨이퍼와, 상기 벌크 실리콘 웨이퍼 위에 형성된 중간 전극과, 상기 벌크 실리콘 웨이퍼 아래에 형성된 하부 전극과, 상기 중간 전극 위에 n형 비정질 실리콘층, i형 비정질 실리콘층 및 p형 비정질 실리콘층으로 형성된 비정질 실리콘층과, 상기 비정질 실리콘층 위에 형성된 상부 전극을 포함한다.In order to achieve the above object, a high efficiency solar cell according to the present invention includes a bulk silicon wafer formed of a p-type silicon layer and an n-type silicon layer, an intermediate electrode formed on the bulk silicon wafer, and a lower electrode formed below the bulk silicon wafer. And an amorphous silicon layer formed of an n-type amorphous silicon layer, an i-type amorphous silicon layer, and a p-type amorphous silicon layer on the intermediate electrode, and an upper electrode formed on the amorphous silicon layer.

또한, 상기한 목적을 달성하기 위해 본 발명에 의한 고효율 태양 전지의 제조 방법은 p형 실리콘층과 n형 실리콘층으로 형성된 벌크 실리콘 웨이퍼중 n형 실리콘층 위에 표면 안정화막을 형성하고 패터닝하는 단계와, 상기 벌크 실리콘 웨이퍼중 p형 실리콘층의 하면에 상기 벌크 실리콘 웨이퍼가 소정 두께가 되도록 일정 깊이의 멤브레인을 식각하여 형성하는 단계와, 상기 표면 안정화막 위에 중간 전극을 형성하는 단계와, 상기 중간 전극 위에 n형, i형 및 p형 비정질 실리콘층을 성장시키는 단계와, 상기 비정질 실리콘층 위에 반사 방지막을 형성하는 단계와, 상기 반사 방지막 위에는 상부 전극을, 상기 벌크 실리콘 웨이퍼중 p형 실리콘층 아래에는 하부 전극을 형성하는 단계를 포함한다.In addition, in order to achieve the above object, a method of manufacturing a high efficiency solar cell according to the present invention includes forming and patterning a surface stabilization film on an n-type silicon layer of a bulk silicon wafer formed of a p-type silicon layer and an n-type silicon layer; Etching and forming a membrane having a predetermined depth so that the bulk silicon wafer has a predetermined thickness on a lower surface of the p-type silicon layer of the bulk silicon wafer; forming an intermediate electrode on the surface stabilization layer; growing an n-type, i-type, and p-type amorphous silicon layer, forming an anti-reflective film on the amorphous silicon layer, an upper electrode on the anti-reflective film, and a lower under p-type silicon layer of the bulk silicon wafer Forming an electrode.

상기와 같이 하여 본 발명에 의한 고효율 태양 전지는 벌크 실리콘 웨이퍼의 에너지 밴드갭 1.1eV 영역과, 비정질 실리콘층의 에너지 밴드갭 1.7eV 영역을 모두 흡수할 수 있게 된다. 즉, 1.7eV 이상의 태양 에너지는 비정질 실리콘층에서 흡수하고, 1.1eV 이상의 태양 에너지는 벌크 실리콘층에서 흡수하게 되어, 결국 태양 전지의 효율이 향상된다.As described above, the high-efficiency solar cell according to the present invention can absorb both the energy bandgap 1.1eV region of the bulk silicon wafer and the energy bandgap 1.7eV region of the amorphous silicon layer. That is, solar energy of 1.7 eV or more is absorbed in the amorphous silicon layer, and solar energy of 1.1 eV or more is absorbed in the bulk silicon layer, thereby improving the efficiency of the solar cell.

더불어, 벌크 실리콘 웨이퍼의 경우 하면에 일정 깊이로 식각을 수행함으로써, 필요한 두께(200~400um)만을 광흡수층으로 사용하게 된다. 그러나, 상기 멤브레인으로 인해 하부 전극의 면적이 증가되어 직렬 저항이 작아지는 동시에 캐리어의 수집 효율도 더욱 좋아짐으로써, 결국 태양 전지의 전체적인 효율은 향상된다.In addition, in the case of a bulk silicon wafer, etching is performed on a lower surface of the bulk silicon wafer so that only a necessary thickness (200 to 400 μm) is used as the light absorption layer. However, the membrane increases the area of the lower electrode, which results in a smaller series resistance and a better collection efficiency of the carrier, which in turn improves the overall efficiency of the solar cell.

또한, 본 발명은 종래의 기계적 폴리싱 공정 대신 벌크 실리콘 웨이퍼의 하면을 식각함으로써 제조 시간을 단축하고 공정을 간소화시킬 수 있다.In addition, the present invention can reduce the manufacturing time and simplify the process by etching the lower surface of the bulk silicon wafer instead of the conventional mechanical polishing process.

한편, 본 발명은 벌크 실리콘 웨이퍼와 중간 전극 사이에 표면 안정화막이 더 형성될 수 있는데, 이로 인하여 실리콘 표면이 안정화되고, 표면 재결합율이 감소하며 결국, 태양 전지의 효율이 더욱 증가한다.Meanwhile, in the present invention, a surface stabilization film may be further formed between the bulk silicon wafer and the intermediate electrode, whereby the silicon surface is stabilized, the surface recombination rate is reduced, and eventually, the efficiency of the solar cell is further increased.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 2는 본 발명의 일실시예에 따른 고효율 태양 전지를 도시한 단면도이다.2 is a cross-sectional view showing a high efficiency solar cell according to an embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 고효율 태양 전지(100)는 벌크 실리콘 웨이퍼(110)와, 상기 벌크 실리콘 웨이퍼(110) 위에 형성된 표면 안정화막(120)과, 상기 표면 안정화막(120) 위에 형성된 중간 전극(130)과, 상기 벌크 실리콘 웨이퍼(110)의 하면에 형성된 하부 전극(140)과, 상기 중간 전극(130) 위에 형성된 비정질 실리콘층(150)과, 상기 비정질 실리콘층(150) 위에 형성된 반사 방지막(160)과, 상기 반사 방지막(160) 위에 형성된 상부 전극(170)을 포함한다.As shown, the high efficiency solar cell 100 according to the present invention has a bulk silicon wafer 110, a surface stabilization film 120 formed on the bulk silicon wafer 110, and an intermediate formed on the surface stabilization film 120. An electrode 130, a lower electrode 140 formed on the bottom surface of the bulk silicon wafer 110, an amorphous silicon layer 150 formed on the intermediate electrode 130, and a reflection formed on the amorphous silicon layer 150. An anti-reflection film 160 and an upper electrode 170 formed on the anti-reflection film 160 are included.

상기 벌크 실리콘 웨이퍼(110)는 p형 실리콘층(111)과 n형 실리콘층(112)으로 이루어져 있으며, 상기 p형 실리콘층(111)의 하부에는 상부를 향하여 소정 깊이를 가지며 경사면을 갖는 멤브레인(113)이 습식 식각에 의해 형성되어 있다. 즉, 상기 멤브레인(113)은 바닥면(113a)과 그 양측에 경사지게 형성된 경사면(113b)으로 이루어져 있다. 물론, 상기 멤브레인(113)에 의해 상기 벌크 실리콘 웨이퍼(110)는 대략 200~400um의 두께를 가짐으로써, 필요한 두께만을 광흡수층으로 사용하게 된다. 더불어, 상기 벌크 실리콘 웨이퍼(110)중 p형 실리콘층(111)의 하부 영역에는 일정 깊이로 p+형 불순물(116)이 도핑되어 있다.The bulk silicon wafer 110 includes a p-type silicon layer 111 and an n-type silicon layer 112, and a membrane having an inclined surface and having a predetermined depth toward an upper portion of the p-type silicon layer 111 ( 113) is formed by wet etching. That is, the membrane 113 is composed of a bottom surface 113a and an inclined surface 113b formed to be inclined at both sides thereof. Of course, the bulk silicon wafer 110 by the membrane 113 has a thickness of approximately 200 ~ 400um, so that only the necessary thickness is used as the light absorption layer. In addition, the lower region of the p-type silicon layer 111 of the bulk silicon wafer 110 is doped with a p + type impurity 116 to a predetermined depth.

상기 표면 안정화막(120)은 상기 벌크 실리콘 웨이퍼(110)중 n형 실리콘층(112) 위에 일정 두께로 형성되어 n형 실리콘층(112)의 표면을 안정화시키는 역할 을 한다. 물론, 이와 같은 표면 안정화에 의해 표면 재결합율이 줄어들고, 따라서 결국 태양 전지(100)의 효율이 향상된다. 더불어, 상기 표면 안정화막(120)은 상기 중간 전극(130)이 n형 실리콘층(112)에 직접 콘택될 수 있도록 패터닝되어 있다. 한편, 상기 표면 안정화막(120)은 통상의 실리콘 산화막 또는 그 등가물로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.The surface stabilization layer 120 is formed on the n-type silicon layer 112 of the bulk silicon wafer 110 to have a predetermined thickness to serve to stabilize the surface of the n-type silicon layer 112. Of course, the surface recombination rate is reduced by this surface stabilization, and thus, the efficiency of the solar cell 100 is improved. In addition, the surface stabilization layer 120 is patterned to allow the intermediate electrode 130 to directly contact the n-type silicon layer 112. Meanwhile, the surface stabilization film 120 may be formed of a conventional silicon oxide film or an equivalent thereof, but the material is not limited thereto.

상기 중간 전극(130)은 상기 표면 안정화막(120) 위에 소정 두께로 형성되어 있다. 이러한 중간 전극(130)은 상기 표면 안정화막(120)이 패터닝되어 있기 때문에, 소정 영역은 직접 상기 벌크 실리콘 웨이퍼(110)중 n형 실리콘층(112)에 그대로 콘택된다. 또한, 이러한 중간 전극(130)은 투명하고 도전성이 좋은 ZnO:Al 또는 그 등가물로 형성될 수 있지만, 이러한 재질로 본 발명을 한정하는 것은 아니다.The intermediate electrode 130 is formed on the surface stabilization layer 120 to have a predetermined thickness. Since the surface stabilization layer 120 is patterned, the intermediate electrode 130 is directly in contact with the n-type silicon layer 112 of the bulk silicon wafer 110. In addition, the intermediate electrode 130 may be formed of ZnO: Al or an equivalent thereof that is transparent and has good conductivity, but the present invention is not limited thereto.

상기 하부 전극(140)은 상기 멤브레인(113)을 포함한 벌크 실리콘 웨이퍼(110)의 하면 전체에 형성되어 있다. 따라서, 상기 하부 전극(140)의 형성 면적이 넓어지게 되고, 이로 인해 직렬 저항이 작아짐은 물론 캐리어의 수집 효율이 향상된다. 이러한 하부 전극(140)은 금, 은, 알루미늄 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.The lower electrode 140 is formed on the entire lower surface of the bulk silicon wafer 110 including the membrane 113. Therefore, the formation area of the lower electrode 140 becomes wider, thereby reducing the series resistance and improving the collection efficiency of the carrier. The lower electrode 140 may be formed of any one selected from gold, silver, aluminum, or equivalents thereof, but the material of the lower electrode 140 is not limited thereto.

상기 비정질 실리콘층(150)은 먼저 상기 중간 전극(130) 위에 n형 비정질 실리콘층(151)이 형성되어 있다. 또한, 상기 n형 비정질 실리콘층(151) 위에는 어떠한 불순물도 함유되지 않은 i형 비정질 실리콘층(152)이 형성되어 있다. 더욱이, 상기 i형 비정질 실리콘층(152) 위에는 p형 비정질 실리콘층(153)이 더 형성되어 있다. 여기서, 상기 p형 비정질 실리콘층(153)은 비정질 탄화 실리콘층일 수 있다. 이와 같은 p형 비정질 탄화 실리콘층에 의해 상기 p-i-n 구조의 비정질층은 에너지 밴드갭 1.7eV의 영역을 모두 흡수하게 되고, 또한 안정적인 전기장을 확보하게 된다.In the amorphous silicon layer 150, an n-type amorphous silicon layer 151 is formed on the intermediate electrode 130. In addition, an i-type amorphous silicon layer 152 containing no impurities is formed on the n-type amorphous silicon layer 151. Further, the p-type amorphous silicon layer 153 is further formed on the i-type amorphous silicon layer 152. Here, the p-type amorphous silicon layer 153 may be an amorphous silicon carbide layer. By this p-type amorphous silicon carbide layer, the amorphous layer of the p-i-n structure absorbs all of the energy band gap of 1.7 eV and also secures a stable electric field.

상기 반사 방지막(160)은 상기 비정질 실리콘층(150) 위에 소정 두께로 형성되어 입사되는 빛의 반사를 방지하고, 모두 비정질 실리콘층(150)으로 입사될 수 있도록 되어 있다. 이러한 반사 방지막(160)은 통상의 ZnO, ZnO:Al 또는 그 등가물중 선택된 어느 하나를 이용하여 형성할 수 있으나, 여기서 그 재질을 한정하는 것은 아니다.The anti-reflection film 160 may be formed on the amorphous silicon layer 150 to have a predetermined thickness to prevent reflection of incident light, and both may be incident on the amorphous silicon layer 150. The anti-reflection film 160 may be formed using any one selected from ordinary ZnO, ZnO: Al, or equivalents thereof, but the material is not limited thereto.

상기 상부 전극(170)은 상기 반사 방지막(160) 위에 대략 스트라프 형태로 형성되어 있으며, 이는 비정질 실리콘층(150)에서 형성되는 캐리어를 모으는 역할을 한다. 이러한 상부 전극(170)은 금, 은, 알루미늄 또는 그 등가물중 선택된 어느 하나로 형성될 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다. 여기서, 상기 중간 전극(130)과 상부 전극(170)은 실리콘 비정질 실리콘층(150)으로부터 발생되는 캐리어를 모으고, 상기 중간 전극(130)과 하부 전극(140)은 벌크 실리콘 웨이퍼(110)로부터 발생되는 캐리어를 모은다.The upper electrode 170 is formed in a substantially strapped shape on the anti-reflection film 160, which collects carriers formed in the amorphous silicon layer 150. The upper electrode 170 may be formed of any one selected from gold, silver, aluminum, or equivalents thereof, but the present invention is not limited thereto. Here, the intermediate electrode 130 and the upper electrode 170 collect carriers generated from the silicon amorphous silicon layer 150, and the intermediate electrode 130 and the lower electrode 140 are generated from the bulk silicon wafer 110. Collect the carriers.

도 3은 본 발명의 다른 실시예에 따른 고효율 태양 전지를 도시한 단면도이다.3 is a cross-sectional view showing a high efficiency solar cell according to another embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 고효율 태양 전지(200)는 상술한 태양 전지(100)와 거의 유사하므로, 그 차이점만을 설명하기로 한다.As shown, since the other high efficiency solar cell 200 of the present invention is almost similar to the solar cell 100 described above, only the difference will be described.

본 발명의 다른 고효율 태양 전지(200)는 벌크 실리콘 웨이퍼(210)중 p형 실리콘층(211)의 하면에 벌크 실리콘 웨이퍼(210)가 대략 200~400um의 두께를 갖도록 적어도 하나 이상의 멤브레인(213)이 형성되어 있다. 이러한 멤브레인(213)은 건식 식각에 의해 형성될 수 있으며, 따라서 상기 멤브레인(213)의 내측 벽면은 대략 직각으로 형성된다. 즉, 상기 멤브레인(213)은 대략 평평한 바닥면(123a)과 이에 직각인 직각면(213b)로 이루어져 있다. 이와 같이 하여, 상기 멤브레인(213)을 포함하는 벌크 실리콘 웨이퍼(210)의 하면에 형성되는 하부 전극(240)은 그 면적이 더욱 넓어지게 된다. 따라서, 직렬 저항이 작아지고 또한 캐리어의 수집 효율은 상기 고효율 태양 전지(200)에 비해 더욱 향상된다.Another high-efficiency solar cell 200 of the present invention is at least one membrane 213 on the bottom surface of the p-type silicon layer 211 of the bulk silicon wafer 210 so that the bulk silicon wafer 210 has a thickness of approximately 200 ~ 400um Is formed. The membrane 213 may be formed by dry etching, so that the inner wall surface of the membrane 213 is formed at approximately right angles. That is, the membrane 213 is composed of a substantially flat bottom surface 123a and a right angle surface 213b perpendicular thereto. In this way, the area of the lower electrode 240 formed on the lower surface of the bulk silicon wafer 210 including the membrane 213 becomes wider. Therefore, the series resistance is small and the collection efficiency of the carrier is further improved compared to the high efficiency solar cell 200.

도 4는 본 발명의 일실시예에 따른 고효율 태양 전지의 제조 방법을 도시한 단면도이다.4 is a cross-sectional view illustrating a method of manufacturing a high efficiency solar cell according to an embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 고효율 태양 전지(100)의 제조 방법은 벌크 실리콘 웨이퍼(110) 제공 단계(S1)와, p+형 불순물(116) 도핑 단계(S2)와, 표면 안정화막(120) 형성 단계(S3)와, 패터닝 단계(S4)와, 식각 단계(S5)와, 중간 전극(130) 형성 단계(S6)와, 미세 요철 형성 단계(S7)와, n형 비정질 실리콘층(151) 형성 단계(S8)와, i형 비정질 실리콘층(152) 형성 단계(S9)와, p형 비정질 실리콘층(153) 형성 단계(S10)와, 반사 방지막(160) 형성 단계(S11)와, 상/하부 전극(170/140) 형성 단계(S12)로 이루어져 있다.As shown in the drawing, the method for manufacturing the high efficiency solar cell 100 according to the present invention may include providing a bulk silicon wafer 110 (S1), a p + type impurity 116 (S2), and a surface stabilization film 120. Forming step S3, patterning step S4, etching step S5, intermediate electrode 130 forming step S6, fine unevenness forming step S7, and n-type amorphous silicon layer 151 Forming step (S8), forming i-type amorphous silicon layer 152 (S9), forming p-type amorphous silicon layer 153 (S10), forming anti-reflection film 160 (S11), and And the lower electrode 170/140 forming step (S12).

상기 벌크 실리콘 웨이퍼(110) 제공 단계(S1)에서는, p형 실리콘층(111)과 n 형 실리콘층(112)으로 형성된 통상의 벌크 실리콘 웨이퍼(110)가 제공된다.In the bulk silicon wafer 110 providing step S1, a normal bulk silicon wafer 110 formed of a p-type silicon layer 111 and an n-type silicon layer 112 is provided.

상기 p+형(116) 불순물 도핑 단계(S2)에서는, 상기 벌크 실리콘 웨이퍼(110)중 p형 실리콘층(111)에 일정 깊이로 p+형 불순물(116)을 일정 두께로 도핑한다.In the p + type 116 impurity doping step (S2), the p + type impurity 116 is doped to a predetermined thickness to the p type silicon layer 111 of the bulk silicon wafer 110 at a predetermined depth.

상기 표면 안정화막(120) 형성 단계(S3)에서는, 상기 벌크 실리콘 웨이퍼(110)중 n형 실리콘층(112)에 일정 두께의 표면 안정화막(120)을 형성한다. 일례로, 상기 n형 실리콘층(112) 위에 일정 두께의 산화막을 형성한다.In the surface stabilization film 120 forming step (S3), the surface stabilization film 120 having a predetermined thickness is formed on the n-type silicon layer 112 of the bulk silicon wafer 110. For example, an oxide film having a predetermined thickness is formed on the n-type silicon layer 112.

상기 패터닝 단계(S4)에서는, 상기 표면 안정화막(120)에 소정 패턴의 마스크를 형성하고 식각함으로써, 특정 영역의 n형 실리콘층(112)이 외부로 노출되도록 한다.In the patterning step S4, a mask having a predetermined pattern is formed and etched on the surface stabilization layer 120 to expose the n-type silicon layer 112 in a specific region to the outside.

상기 식각 단계(S5)에서는, 상기 벌크 실리콘 웨이퍼(110)중 하면을 소정 깊이로 습식 식각함으로써, 대략 평평한 바닥면(113a)과 경사면(113b)으로 이루어진 멤브레인(113)을 형성한다. 이때, 상기 멤브레인(113)과 대응되는 벌크 실리콘 웨이퍼(110)의 두께는 대략 200~400um 정도가 되도록 함으로써, 이 부분이 광흡수층으로 작용하도록 한다.In the etching step (S5), the bottom surface of the bulk silicon wafer 110 is wet etched to a predetermined depth to form a membrane 113 including a substantially flat bottom surface 113a and an inclined surface 113b. At this time, the thickness of the bulk silicon wafer 110 corresponding to the membrane 113 is about 200 ~ 400um, so that this portion acts as a light absorption layer.

상기 중간 전극(130) 형성 단계(S6)에서는, 상기 표면 안정화막(120) 및 이를 통해 외부로 소정 부분이 노출된 n형 실리콘층(112) 위에 소정 두께의 중간 전극(130)을 형성한다. 일례로 상기 표면 안정화막(120) 및 노출된 n형 실리콘층(112) 위에 ZnO:Al을 스퍼터링한다.In the forming of the intermediate electrode 130 (S6), the intermediate electrode 130 having a predetermined thickness is formed on the surface stabilization layer 120 and the n-type silicon layer 112 exposed to the outside through the surface stabilization layer 120. For example, ZnO: Al is sputtered on the surface stabilization layer 120 and the exposed n-type silicon layer 112.

상기 미세 요철 형성 단계(S7)에서는, 상기 중간 전극(130)의 표면에 많은 미세 요철이 형성되도록 함으로써, 벌크 실리콘 웨이퍼(110)의 광 흡수율이 좋아지 도록 한다.In the fine concave-convex forming step (S7), a large amount of fine concavo-convex is formed on the surface of the intermediate electrode 130, thereby improving the light absorption of the bulk silicon wafer 110.

상기 n형 비정질 실리콘층(151) 형성 단계(S8)에서는, 상기 중간 전극(130) 위에 소정 두께의 n형 비정질 실리콘층(151)을 CVD(Chemical Vapor Deposition) 방법으로 형성한다.In the forming of the n-type amorphous silicon layer 151 (S8), an n-type amorphous silicon layer 151 having a predetermined thickness is formed on the intermediate electrode 130 by CVD (Chemical Vapor Deposition) method.

상기 i형 비정질 실리콘층(152) 형성 단계(S9)에서는, 상기 n형 비정질 실리콘층(151) 위에 소정 두께의 i형 비정질 실리콘층(152)(즉, 불순물이 도핑되지 않은 비정질 실리콘층)을 CVD 방법으로 형성한다.In the forming of the i-type amorphous silicon layer 152 (S9), an i-type amorphous silicon layer 152 having a predetermined thickness (ie, an amorphous silicon layer not doped with impurities) is formed on the n-type amorphous silicon layer 151. It is formed by the CVD method.

상기 p형 비정질 실리콘층(153) 형성 단계(S10)에서는, 상기 i형 비정질 실리콘층(152) 위에 소정 두께의 p형 비정질 실리콘층(153)(예를 들면, p형 비정질 탄화 실리콘층)을 CVD 방법으로 형성한다.In the forming of the p-type amorphous silicon layer 153 (S10), the p-type amorphous silicon layer 153 (eg, p-type amorphous silicon carbide layer) having a predetermined thickness is formed on the i-type amorphous silicon layer 152. It is formed by the CVD method.

상기 반사 방지막(160) 형성 단계(S11)에서는, 상기 n형, i형 및 p형으로 이루어진 비정질 실리콘층(150) 위에 소정 두께의 반사 방지막(160)을 형성한다. 예를 들면, 상기 비정질 실리콘층(150) 위에 ZnO, ZnO:Al 또는 그 등가물을 소정 두께로 증착한다.In the forming of the anti-reflection film 160 (S11), an anti-reflection film 160 having a predetermined thickness is formed on the amorphous silicon layer 150 formed of the n-type, i-type, and p-type. For example, ZnO, ZnO: Al, or an equivalent thereof is deposited on the amorphous silicon layer 150 to a predetermined thickness.

마지막으로, 상기 상/하부 전극(170/140) 형성 단계(S12)에서는, 상기 반사 방지막(160) 위에 상부 전극(170)을 형성하고, 상기 멤브레인(113)을 포함하는 벌크 실리콘 웨이퍼(110)의 하면에 하부 전극(140)을 형성한다. 물론, 이러한 상부 전극(170) 및 하부 전극(140)은 금속을 스퍼터링하거나 또는 도금하여 형성할 수 있다.Finally, in the forming of the upper and lower electrodes 170 and 140 (S12), an upper electrode 170 is formed on the anti-reflection film 160, and the bulk silicon wafer 110 including the membrane 113. The lower electrode 140 is formed on the lower surface of the substrate. Of course, the upper electrode 170 and the lower electrode 140 may be formed by sputtering or plating metal.

도 5는 본 발명의 다른 실시예에 따른 고효율 태양 전지의 제조 방법을 도시한 순서도이다.5 is a flowchart illustrating a method of manufacturing a high efficiency solar cell according to another embodiment of the present invention.

도시된 바와 같이 본 발명의 다른 실시예에 따른 고효율 태양 전지(200)의 제조 방법은 상술한 도 4의 방법과 거의 같다. 따라서 그 차이점만을 설명하기로 한다.As shown, the method of manufacturing the high efficiency solar cell 200 according to another embodiment of the present invention is almost the same as the method of FIG. 4 described above. Therefore, only the differences will be explained.

도시된 바와 같이 식각 단계(S15)에서는, 벌크 실리콘 웨이퍼(210)중 하면을 소정 깊이로 건식 식각함으로써, 대략 평평한 바닥면(213a)와 직각면(123b)으로 이루어진 다수의 멤브레인(213)을 형성한다. 이때, 상기 멤브레인(213)과 대응되는 벌크 실리콘 웨이퍼(210)의 두께는 대략 200~400um 정도가 되도록 함으로써, 이 부분이 광흡수층으로 작용하도록 한다.In the etching step S15, dry etching of the lower surface of the bulk silicon wafer 210 to a predetermined depth forms a plurality of membranes 213 including a substantially flat bottom surface 213a and a right angle surface 123b. do. At this time, the thickness of the bulk silicon wafer 210 corresponding to the membrane 213 is about 200 ~ 400um, so that this portion acts as a light absorption layer.

이와 같이 하여 상기 벌크 실리콘 웨이퍼(210)의 하면에는 더욱 많은 개수의 멤브레인(213)이 형성됨에 따라, 하부 전극(240)의 형성 면적도 더욱 넓어지게 된다. 따라서, 상기 하부 전극(240)에 의해 직렬 저항이 더욱 작아지고 또한 캐리어의 수집 효율은 더욱 향상된다.In this way, as the number of membranes 213 is formed on the lower surface of the bulk silicon wafer 210, the formation area of the lower electrode 240 also becomes wider. Therefore, the series resistance is further reduced by the lower electrode 240, and the collection efficiency of the carrier is further improved.

상기와 같이 하여 본 발명에 의한 고효율 태양 전지는 벌크 실리콘 웨이퍼의 에너지 밴드갭 1.1eV 영역과, 비정질 실리콘층의 에너지 밴드갭 1.7eV 영역을 모두 흡수할 수 있게 된다. 즉, 1.7eV 이상의 태양 에너지는 비정질 실리콘층에서 흡수하고, 1.1eV 이상의 태양 에너지는 벌크 실리콘층에서 흡수하게 되어, 결국 태양 전지의 효율이 향상된다.As described above, the high-efficiency solar cell according to the present invention can absorb both the energy bandgap 1.1eV region of the bulk silicon wafer and the energy bandgap 1.7eV region of the amorphous silicon layer. That is, solar energy of 1.7 eV or more is absorbed in the amorphous silicon layer, and solar energy of 1.1 eV or more is absorbed in the bulk silicon layer, thereby improving the efficiency of the solar cell.

더불어, 벌크 실리콘 웨이퍼의 경우 하면에 일정 깊이로 식각을 수행함으로써, 필요한 두께(200~400um)만을 광흡수층으로 사용하게 된다. 그러나, 상기 멤브레인으로 인해 하부 전극의 면적이 증가되어 직렬 저항이 작아지는 동시에 캐리어의 수집 효율도 더욱 좋아짐으로써, 결국 태양 전지의 전체적인 효율은 향상된다.In addition, in the case of a bulk silicon wafer, etching is performed on a lower surface of the bulk silicon wafer so that only a necessary thickness (200 to 400 μm) is used as the light absorption layer. However, the membrane increases the area of the lower electrode, which results in a smaller series resistance and a better collection efficiency of the carrier, which in turn improves the overall efficiency of the solar cell.

또한, 본 발명은 종래의 기계적 폴리싱 공정 대신 벌크 실리콘 웨이퍼의 하면을 식각함으로써 제조 시간을 단축하고 공정을 간소화시킬 수 있다.In addition, the present invention can reduce the manufacturing time and simplify the process by etching the lower surface of the bulk silicon wafer instead of the conventional mechanical polishing process.

한편, 본 발명은 벌크 실리콘 웨이퍼와 중간 전극 사이에 표면 안정화막이 더 형성될 수 있는데, 이로 인하여 실리콘 표면이 안정화되고, 표면 재결합율이 감소하며 결국, 태양 전지의 효율이 더욱 증가한다.Meanwhile, in the present invention, a surface stabilization film may be further formed between the bulk silicon wafer and the intermediate electrode, whereby the silicon surface is stabilized, the surface recombination rate is reduced, and eventually, the efficiency of the solar cell is further increased.

이상에서 설명한 것은 본 발명에 따른 고효율 태양 전지 및 그 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out the high efficiency solar cell and the manufacturing method according to the present invention, the present invention is not limited to the above embodiment, as claimed in the following claims Without departing from the gist of the invention, anyone of ordinary skill in the art to which the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.

Claims (16)

p형 실리콘층과 n형 실리콘층으로 형성된 벌크 실리콘 웨이퍼;a bulk silicon wafer formed of a p-type silicon layer and an n-type silicon layer; 상기 벌크 실리콘 웨이퍼 위에 형성된 중간 전극;An intermediate electrode formed on the bulk silicon wafer; 상기 벌크 실리콘 웨이퍼 아래에 형성된 하부 전극;A lower electrode formed under the bulk silicon wafer; 상기 중간 전극 위에 n형 비정질 실리콘층, i형 비정질 실리콘층 및 p형 비정질 실리콘층으로 형성된 비정질 실리콘층; 및,An amorphous silicon layer formed of an n-type amorphous silicon layer, an i-type amorphous silicon layer, and a p-type amorphous silicon layer on the intermediate electrode; And, 상기 비정질 실리콘층 위에 형성된 상부 전극을 포함하여 이루어진 것을 특징으로 하는 고효율 태양 전지.A high efficiency solar cell comprising an upper electrode formed on the amorphous silicon layer. 제 1 항에 있어서, 상기 벌크 실리콘 웨이퍼는, 두께가 200~400um가 되도록, 하부의 p형 실리콘층에 경사 벽면을 갖는 적어도 하나 이상의 멤브레인이 더 형성된 것을 특징으로 하는 고효율 태양 전지.The high-efficiency solar cell of claim 1, wherein the bulk silicon wafer further comprises at least one membrane having an inclined wall surface on a lower p-type silicon layer so as to have a thickness of 200 to 400 um. 제 1 항에 있어서, 상기 벌크 실리콘 웨이퍼는, 두께가 200~400um가 되도록, 하부의 p형 실리콘층에 직각 벽면을 갖는 적어도 하나 이상의 멤브레인이 더 형성된 것을 특징으로 하는 고효율 태양 전지.The high-efficiency solar cell of claim 1, wherein the bulk silicon wafer is further formed with at least one membrane having a right-angled wall on a lower p-type silicon layer so as to have a thickness of 200 to 400 um. 제 1 항에 있어서, 상기 벌크 실리콘 웨이퍼는 p형 실리콘의 하면에 일정 깊이의 p+형 불순물이 더 도핑된 것을 특징으로 하는 고효율 태양 전지.The high efficiency solar cell of claim 1, wherein the bulk silicon wafer is further doped with a p + type impurity having a predetermined depth on a lower surface of the p type silicon. 제 1 항에 있어서, 상기 중간 전극과 벌크 실리콘 웨이퍼의 n형 실리콘층 사이에는 표면 안정화막이 더 형성된 것을 특징으로 하는 고효율 태양 전지.The high efficiency solar cell of claim 1, further comprising a surface stabilization film formed between the intermediate electrode and the n-type silicon layer of the bulk silicon wafer. 제 5 항에 있어서, 상기 표면 안정화막은 상기 중간 전극이 실리콘 웨이퍼의 n형 실리콘층에 부분적으로 직접 콘택될 수 있도록 패터닝되어 있는 것을 특징으로 하는 고효율 태양 전지.6. The high efficiency solar cell of claim 5, wherein the surface stabilization film is patterned such that the intermediate electrode can be partially in direct contact with the n-type silicon layer of the silicon wafer. 제 5 항에 있어서, 상기 표면 안정화막은 실리콘 산화막인 것을 특징으로 하는 고효율 태양 전지.6. The high efficiency solar cell of claim 5, wherein the surface stabilization film is a silicon oxide film. 제 1 항에 있어서, 상기 중간 전극은 ZnO:Al로 형성된 것을 특징으로 하는 고효율 태양 전지.The high efficiency solar cell of claim 1, wherein the intermediate electrode is formed of ZnO: Al. 제 1 항에 있어서, 상기 p형 비정질 실리콘층은 비정질 탄화 실리콘층인 것을 특징으로 하는 고효율 태양 전지.The high efficiency solar cell of claim 1, wherein the p-type amorphous silicon layer is an amorphous silicon carbide layer. 제 1 항에 있어서, 상기 비정질 실리콘층과 상부 전극 사이에는 반사 방지막이 더 형성된 것을 특징으로 하는 고효율 태양 전지.The high efficiency solar cell of claim 1, wherein an anti-reflection film is further formed between the amorphous silicon layer and the upper electrode. p형 실리콘층과 n형 실리콘층으로 형성된 벌크 실리콘 웨이퍼중 n형 실리콘층 위에 표면 안정화막을 형성하고 패터닝하는 단계;forming and patterning a surface stabilization film on the n-type silicon layer of the bulk silicon wafer formed of the p-type silicon layer and the n-type silicon layer; 상기 벌크 실리콘 웨이퍼중 p형 실리콘층의 하면에 상기 벌크 실리콘 웨이퍼가 소정 두께가 되도록 일정 깊이의 멤브레인을 식각하여 형성하는 단계;Etching a membrane having a predetermined depth so that the bulk silicon wafer has a predetermined thickness on a bottom surface of the p-type silicon layer of the bulk silicon wafer; 상기 표면 안정화막 위에 중간 전극을 형성하는 단계;Forming an intermediate electrode on the surface stabilization layer; 상기 중간 전극 위에 n형, i형 및 p형 비정질 실리콘층을 성장시키는 단계;Growing an n-type, i-type, and p-type amorphous silicon layer on the intermediate electrode; 상기 비정질 실리콘층 위에 반사 방지막을 형성하는 단계; 및,Forming an anti-reflection film on the amorphous silicon layer; And, 상기 반사 방지막 위에는 상부 전극을, 상기 벌크 실리콘 웨이퍼중 p형 실리콘층 아래에는 하부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 고효율 태양 전지의 제조 방법.And forming an upper electrode on the anti-reflection film and a lower electrode under the p-type silicon layer of the bulk silicon wafer. 제 11 항에 있어서, 상기 패터닝 단계 전에는 상기 실리콘 웨이퍼중 p형 실리콘층 하면에 일정 깊이의 p+형 불순물을 도핑하는 단계가 더 포함된 것을 특징으로 하는 고효율 태양 전지의 제조 방법.The method of claim 11, further comprising doping a p + -type impurity of a predetermined depth on a lower surface of the p-type silicon layer of the silicon wafer before the patterning step. 제 11 항에 있어서, 상기 멤브레인 식각 단계는 상기 벌크 실리콘 웨이퍼의 두께가 200~400um가 되도록, 하부의 p형 실리콘층에 경사 벽면을 갖는 적어도 하나 이상의 멤브레인을 습식 식각하여 이루어짐을 특징으로 하는 고효율 태양 전지의 제조 방법.The high-efficiency aspect of claim 11, wherein the membrane etching step is performed by wet etching at least one membrane having an inclined wall on a lower p-type silicon layer such that the thickness of the bulk silicon wafer is 200 to 400 um. Method for producing a battery. 제 11 항에 있어서, 상기 멤브레인 식각 단계는 상기 벌크 실리콘 웨이퍼의 두께가 200~400um가 되도록, 하부의 p형 실리콘층에 직각 벽면을 갖는 적어도 하나 이상의 멤브레인을 건식 식각하여 이루어짐을 특징으로 하는 고효율 태양 전지의 제조 방법.The high-efficiency aspect of claim 11, wherein the membrane etching step is performed by dry etching at least one membrane having a perpendicular wall surface to a lower p-type silicon layer such that the bulk silicon wafer has a thickness of 200 to 400 um. Method for producing a battery. 제 11 항에 있어서, 상기 중간 전극 형성 단계는 ZnO:Al 박막을 증착하여 이루어짐을 특징으로 하는 고효율 태양 전지의 제조 방법.The method of claim 11, wherein the forming of the intermediate electrode is performed by depositing a ZnO: Al thin film. 제 11 항에 있어서, 상기 중간 전극 형성 단계후에는 광흡수율이 향상되도록 표면에 미세 요철을 형성하는 단계가 더 포함된 것을 특징으로 하는 고효율 태양 전지의 제조 방법.The method of claim 11, further comprising forming fine concavo-convex on the surface after the intermediate electrode forming step to improve light absorption.
KR1020050017147A 2005-03-02 2005-03-02 High efficiency solar cells and manufacturing method the same KR100741306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050017147A KR100741306B1 (en) 2005-03-02 2005-03-02 High efficiency solar cells and manufacturing method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050017147A KR100741306B1 (en) 2005-03-02 2005-03-02 High efficiency solar cells and manufacturing method the same

Publications (2)

Publication Number Publication Date
KR20060096544A true KR20060096544A (en) 2006-09-13
KR100741306B1 KR100741306B1 (en) 2007-07-20

Family

ID=37624045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017147A KR100741306B1 (en) 2005-03-02 2005-03-02 High efficiency solar cells and manufacturing method the same

Country Status (1)

Country Link
KR (1) KR100741306B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892108B1 (en) * 2008-11-22 2009-04-08 박인순 Solar cell siliconwafer for a curved surface shape and method for preparing the same
KR101383894B1 (en) * 2008-11-13 2014-04-14 삼성테크윈 주식회사 Solar cell and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390401B1 (en) * 2008-12-24 2014-04-29 광주과학기술원 Fabricating method of antireflection gratings pattern
KR20220083435A (en) 2020-12-11 2022-06-20 정봉교 Wave shape solar cell silicon wafer and its manufacturing method
KR20220092158A (en) 2020-12-24 2022-07-01 정봉교 Solar-cell and Solar-cell module manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950003952B1 (en) * 1992-07-23 1995-04-21 주식회사금성사 Manufacturing method of multi-crystal silicon solar cell
JP2003124481A (en) * 2001-10-11 2003-04-25 Mitsubishi Heavy Ind Ltd Solar battery

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383894B1 (en) * 2008-11-13 2014-04-14 삼성테크윈 주식회사 Solar cell and method of manufacturing the same
KR100892108B1 (en) * 2008-11-22 2009-04-08 박인순 Solar cell siliconwafer for a curved surface shape and method for preparing the same
WO2010058907A3 (en) * 2008-11-22 2010-08-19 Park Rin Soon Silicon substrate for solar battery, manufacturing apparatus thereof, manufacturing method thereof, and solar battery

Also Published As

Publication number Publication date
KR100741306B1 (en) 2007-07-20

Similar Documents

Publication Publication Date Title
US10224441B2 (en) Solar cell and method of manufacturing the same
KR101219926B1 (en) Heterocontact solar cell with inverted geometry of its layer structure
US6825408B2 (en) Stacked photoelectric conversion device
US10658529B2 (en) Solar cell and manufacturing method thereof
US8759140B2 (en) Solar cell and method for manufacturing the same
US20100193027A1 (en) Solar cell and method for manufacturing the same
US20110056545A1 (en) Solar cell
JP2008124381A (en) Solar battery
KR20100118864A (en) A fabricating method of buried contact solar cell
JP2009503848A (en) Composition gradient photovoltaic device, manufacturing method and related products
KR101053790B1 (en) Solar cell and manufacturing method thereof
KR101768907B1 (en) Method of fabricating Solar Cell
US10084099B2 (en) Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
KR100741306B1 (en) High efficiency solar cells and manufacturing method the same
JP5948148B2 (en) Photoelectric conversion device
JP2013093543A (en) Photoelectric conversion device
CN114725225A (en) Efficient P-type IBC battery and preparation method thereof
KR101160115B1 (en) A fabricating method of buried contact solar cell
US20120234382A1 (en) Solar cell and method of manufacturing the same
KR101898996B1 (en) Silicon Solar Cell having Carrier Selective Contact
KR101855209B1 (en) Method and System of manufacturing Solar Cell
JP5645734B2 (en) Solar cell element
US20130127005A1 (en) Photovoltaic device and method of manufacturing the same
US20120167975A1 (en) Solar Cell And Method For Manufacturing The Same
KR101363103B1 (en) Solar cell and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130626

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180611

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 13