KR20060093385A - Image sensor - Google Patents

Image sensor Download PDF

Info

Publication number
KR20060093385A
KR20060093385A KR1020050014089A KR20050014089A KR20060093385A KR 20060093385 A KR20060093385 A KR 20060093385A KR 1020050014089 A KR1020050014089 A KR 1020050014089A KR 20050014089 A KR20050014089 A KR 20050014089A KR 20060093385 A KR20060093385 A KR 20060093385A
Authority
KR
South Korea
Prior art keywords
photodiode
well
deep
image sensor
device isolation
Prior art date
Application number
KR1020050014089A
Other languages
Korean (ko)
Inventor
이석하
노재섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050014089A priority Critical patent/KR20060093385A/en
Publication of KR20060093385A publication Critical patent/KR20060093385A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1463Pixel isolation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Abstract

결정결함에 의해 발생하는 암전류를 방지할 수 있는 이미지 센서에 대해 개시한다. 그 센서는 반도체 기판에 형성된 깊은 p-웰과, 깊은 p-웰 상에 형성된 포토다이오드 및 포토다이오드의 일측에 접하면서, 깊은 p-웰보다 높은 농도의 불순물로 도핑된 소자분리장벽을 포함한다. Disclosed are an image sensor capable of preventing dark current caused by crystal defects. The sensor includes a deep p-well formed in a semiconductor substrate and a device isolation barrier doped with impurities at a higher concentration than the deep p-well, while contacting one side of the photodiode and photodiode formed on the deep p-well.

p-웰, 소자분리장벽, 포토다이오드, 리셋 게이트 p-well, isolation barrier, photodiode, reset gate

Description

이미지센서{Image sensor}Image sensor

도 1은 종래의 리셋(reset) 게이트를 포함하는 이미지센서를 나타낸 단면도이다. 1 is a cross-sectional view of an image sensor including a conventional reset gate.

도 2a는 본 발명의 실시예들에 의한 이미지 센서의 단위화소를 나타낸 회로도이며, 도 2b는 도 2a의 단위화소를 나타낸 레이아웃이다.2A is a circuit diagram illustrating a unit pixel of an image sensor according to example embodiments. FIG. 2B is a layout illustrating the unit pixel of FIG. 2A.

도 3 내지 도 5는 본 발명의 제1 실시예에 의한 이미지센서의 제조방법을 나타낸 공정단면도들이다.3 to 5 are process cross-sectional views illustrating a method of manufacturing the image sensor according to the first embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 의한 이미지센서의 제조방법을 나타낸 단면도이다.6 is a cross-sectional view illustrating a method of manufacturing an image sensor according to a second embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100; 반도체 기판 102; 깊은 p-웰100; Semiconductor substrate 102; Deep p-well

104; 제1 p-웰 106; 제2 p-웰104; First p-well 106; Second p-well

108; 소자분리장벅 110; 포토다이오드108; Device isolation cabinet 110; Photodiode

120; 리셋게이트 130; 트랜스퍼 게이트120; Reset gate 130; Transfer gate

본 발명은 이미지 센서에 관한 것으로, 특히 PN접합에 의해 분리된 포토다이오드를 갖는 이미지센서에 관한 것이다. The present invention relates to an image sensor, and more particularly to an image sensor having a photodiode separated by a PN junction.

포토다이오드는 광신호를 전기적 신호로 변환시키는 수광소자이다. 포토다이오드는 CD-ROM, DVD 등과 같은 광 픽업(pick-up) 장치나 광통신 등에 다양하게 활용되고 있다.A photodiode is a light receiving element that converts an optical signal into an electrical signal. Photodiodes are widely used for optical pick-up devices such as CD-ROMs, DVDs, and the like.

한편, 포토다이오드에 광이 입사하면 공핍영역에서 전자-정공쌍이 생성된다. 생성된 전자-정공쌍은 외부와 연결된 트랜지스터나 배선라인을 통해 이동한다. 즉, 포토다이오드의 전류는 본질적으로 캐리어의 광학적 생성율에 따라 변화되며, 상기 전류는 시간적으로 변화하는 광신호를 전기적 신호로 변환시켜 주는 유용한 방법을 제공한다. 한편, 이미지 센서는 광을 감지하여 전류는 발생시키는 포토다이오드 부분과 감지된 광을 전기적 신호로 처리하여 데이터화하는 로직(logic) 부분으로 구성되어 있다. On the other hand, when light enters the photodiode, electron-hole pairs are generated in the depletion region. The generated electron-hole pairs travel through transistors or wiring lines connected to the outside. That is, the current of the photodiode changes essentially with the optical generation rate of the carrier, which provides a useful way of converting a time-varying optical signal into an electrical signal. On the other hand, the image sensor is composed of a photodiode portion for sensing the light to generate a current and a logic portion for processing the sensed light as an electrical signal and data.

도 1은 종래의 리셋(reset) 게이트를 포함하는 이미지센서를 나타낸 단면도이다. 1 is a cross-sectional view of an image sensor including a conventional reset gate.

도 1에 의하면, 종래의 이미지 센서는 소자분리막(18)에 의해 분리되어 반도체 기판(10)에 형성된 포토다이오드(20)를 포함한다. 반도체 기판(10)에는 깊은 p-웰(12)과 제1 p-웰(14)이 순차적으로 형성되어 있다. 제2 p-웰(16)은 반도체 기판(10)의 상단으로부터 깊은 p-웰(12)의 상부의 일부분까지 형성되어 포토다이오드(20)를 정의하는 소자분리막(18)을 내재한다. 포토다이오드(20)는 일반적으로 p형-포토다이오드(21)와 n형-포토다이오드(22)로 이루어진다. 리셋게이트(30)는 플로팅 확산노드를 리셋하기 위한 것으로 도핑된 폴리실리콘(31)과 게이트 산화막(32)이 적층된 구조이다. Referring to FIG. 1, a conventional image sensor includes a photodiode 20 separated by an isolation layer 18 and formed on a semiconductor substrate 10. The deep p-well 12 and the first p-well 14 are sequentially formed in the semiconductor substrate 10. The second p-well 16 is formed from an upper end of the semiconductor substrate 10 to a portion of the upper portion of the deep p-well 12 to include the device isolation layer 18 defining the photodiode 20. The photodiode 20 generally consists of a p-type photodiode 21 and an n-type photodiode 22. The reset gate 30 is for resetting the floating diffusion node, and has a structure in which a doped polysilicon 31 and a gate oxide layer 32 are stacked.

소자분리막(18)은 절연막, 예를 들어 실리콘 산화막으로 형성하며, 인근하는 포토다이오드(20) 사이의 신호간섭 현상이나 오버플로어(over flower)를 방지하기 위해 STI나 로코스 방식으로 형성된다. 그런데, 소자분리막(18)을 형성하는 과정에서 발생하는 소자분리막(18)과 제2 p-웰(16) 등과의 계면에서 결정결함이 발생한다. 계면의 결정결함은 화소의 결함이나 잡음 성분으로 작용하여 암전류(dark current)를 증가시키는 중요한 요인이다. 암전류는 조도가 낮은 경우에 화면의 특성을 악화시킬 수 있다. The device isolation layer 18 is formed of an insulating film, for example, a silicon oxide film, and is formed in an STI or LOCOS method in order to prevent signal interference or overflow between adjacent photodiodes 20. However, crystal defects occur at the interface between the device isolation film 18 and the second p-well 16 generated in the process of forming the device isolation film 18. Crystal defects at the interface are important factors that increase the dark current by acting as pixel defects or noise components. The dark current may deteriorate the screen characteristics when the illumination is low.

따라서, 본 발명이 이루고자 하는 기술적 과제는 소자분리막 계면의 결정결함에 의해 발생하는 암전류를 방지할 수 있는 이미지 센서를 제공하는 데 있다. Accordingly, an aspect of the present invention is to provide an image sensor capable of preventing dark current caused by crystal defects at an interface of an isolation layer.

상기 기술적 과제를 달성하기 위한 본 발명에 의한 이미지 센서는 반도체 기판과, 상기 반도체 기판에 형성된 깊은 p-웰과, 상기 깊은 p-웰 상에 형성된 포토다이오드 및 상기 포토다이오드의 일측에 접하면서, 상기 깊은 p-웰보다 높은 농도의 불순물로 도핑된 소자분리장벽을 포함한다. The image sensor according to the present invention for achieving the technical problem is in contact with a semiconductor substrate, a deep p-well formed on the semiconductor substrate, a photodiode formed on the deep p-well and one side of the photodiode, Device isolation barriers doped with impurities at a higher concentration than deep p-wells.

상기 소자분리장벽은 상기 깊은 p-웰과 동일한 도전형의 불순물로 이루어지거나 상기 깊은 p-웰과 반대되는 도전형의 불순물로 이루어질 수 있다. The device isolation barrier may be made of an impurity of the same conductivity type as the deep p-well or an impurity of a conductivity type opposite to the deep p-well.

상기 반도체기판의 상단으로부터 상기 깊은 p-웰 상부의 일부분에 걸쳐 형 성되고, 상기 포토다이오드를 정의하는 제2 p-웰을 더 포함할 수 있으며, 상기 소자분리장벽은 상기 제2 p-웰에 내재될 수 있다. A second p-well formed from an upper end of the semiconductor substrate over a portion of the deep p-well and defining the photodiode, wherein the device isolation barrier is formed in the second p-well; Can be embedded.

이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

일반적인 CMOS 이미지 센서의 단위화소는 하나의 포토다이오드(PD)와 네 개의 NMOS 트랜지스터로 구성된다. 네 개의 NMOS는 포토다이오드(PD)에서 집속된 광전하를 플로팅확산노드(FD)로 운송하기 위한 트랜스퍼(transfer) 트랜지스터와, 원하는 값으로 플로팅확산노드(FD)의 전위를 세팅하고 전하(Cpd)를 배출하여 플로팅확산노드(FD)를 리셋 시키기 위한 리셋 트랜지스터와, 소오스팔로워-버퍼증폭기의 역할을 하는 드라이브(drive) 트랜지스터(Dx) 및 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트(select) 트랜지스터로 구성된다. The unit pixel of a typical CMOS image sensor is composed of one photodiode (PD) and four NMOS transistors. Four NMOS transfer transistors for transporting the concentrated photocharges from the photodiode (PD) to the floating diffusion node (FD), set the potential of the floating diffusion node (FD) to the desired value, and charge (Cpd) A reset transistor for resetting the floating diffusion node (FD) by discharging it, a drive transistor (Dx) serving as a source follower-buffer amplifier, and a select transistor for addressing by switching. do.

도 2a는 본 발명의 실시예들에 의한 이미지 센서의 단위화소를 나타낸 회로도이며, 도 2b는 도 2a의 단위화소를 나타낸 레이아웃이다.2A is a circuit diagram illustrating a unit pixel of an image sensor according to example embodiments. FIG. 2B is a layout illustrating the unit pixel of FIG. 2A.

도 2a 및 도 2b를 참조하면, 포토다이오드(PD), 포토다이오드(PD)와 플로팅확산노드(FD) 사이에 드레인-소오스 경로가 형성되고 게이트에 제어신호 Tx가 입력되는 트랜스퍼 트랜지스터와, 플로팅확산노드(FD)와 전원전압 사이에 소오스-드레인 경로가 형성되고 게이트에 제어신호 Rx가 입력되는 리셋 트랜지스터와, 게이트 가 플로팅확산노드(FD)에 연결되고 드레인이 전원전압에 연결되어 제어신호 Dx가 입력되는 드라이브 트랜지스터와, 드레인이 드라이브 트랜지스터의 소오스에 연결되고 게이트에 제어신호 Sx가 입력되며 소오스가 단위화소 출력에 연결된 셀렉트 트랜지스터를 포함한다. 또한, 셀렉트 트랜지스터의 소오스와 접지전원 사이에 드레인-소오스 경로가 형성되고 바이어스 전압이 게이트로 입력되는 로드 트랜지스터가 배치된다. 2A and 2B, a transfer transistor in which a drain-source path is formed between the photodiode PD, the photodiode PD, and the floating diffusion node FD, and a control signal Tx is input to the gate, and a floating diffusion A reset transistor in which a source-drain path is formed between the node FD and the power supply voltage and a control signal Rx is input to the gate, a gate is connected to the floating diffusion node FD, and a drain is connected to the power supply voltage. The drive transistor may include an input drive transistor, a select transistor having a drain connected to a source of the drive transistor, a control signal Sx input to a gate, and a source connected to a unit pixel output. In addition, a load transistor is formed between the source of the select transistor and the ground power source, and a bias voltage is input to the gate.

트랜스퍼 트랜지스터의 게이트(이하; 트랜스퍼 게이트, Tx)의 일측은 포토다이오드(PD)가 형성될 활성영역에 오버랩되면서 형성되고, 트랜스퍼 게이트(Tx)의 타측 아래 활성영역에는 플로팅확산영역(FD)이 형성된다. 여기서, 포토다이오드(PD)는 상대적으로 넓은 면적을 갖으며, 포토다이오드(PD)로부터 플로팅확산노드(FD)의 경로에 병목효과(bottle neck effect)를 주면서 면적이 좁아진다. One side of the gate of the transfer transistor (hereinafter referred to as the transfer gate Tx) is formed while overlapping an active region in which the photodiode PD is to be formed, and a floating diffusion region FD is formed in the active region below the other side of the transfer gate Tx. do. Here, the photodiode PD has a relatively large area, and the area is narrowed while giving a bottle neck effect to the path of the floating diffusion node FD from the photodiode PD.

플로팅확산노드(FD)를 중심으로 반시계 방향으로 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터가 형성될 활성영역이 연장되어 형성된다. 여기서, 리셋 트랜지스터의 게이트(이하; 리셋 게이트, Rx)와 드라이브 트랜지스터의 게이트(Dx) 및 셀렉트 트랜지스터의 게이트(Sx)는 소정의 간격을 두고 활성영역의 상부를 가로지르면서 배열된다.An active region in which the reset transistor, the drive transistor, and the select transistor are to be formed extends counterclockwise around the floating diffusion node FD. Here, the gate of the reset transistor (hereinafter referred to as the reset gate Rx), the gate Dx of the drive transistor, and the gate Sx of the select transistor are arranged while crossing the upper portion of the active region at predetermined intervals.

본 발명은 리셋 게이트(Rx)를 포함하는 이미지센서의 제1 실시예와 트랜스퍼 게이트(Tx)를 포함하는 이미지센서의 제2 실시예를 중심으로 설명하기로 한다. The present invention will be described based on the first embodiment of the image sensor including the reset gate (Rx) and the second embodiment of the image sensor including the transfer gate (Tx).

제1 실시예First embodiment

도 3 내지 도 5는 본 발명의 제1 실시예에 의한 이미지센서의 제조방법을 나 타낸 공정단면도들이다.3 to 5 are process cross-sectional views illustrating a method of manufacturing the image sensor according to the first embodiment of the present invention.

도 3을 참조하면, 반도체 기판(100), 예를 들어 n형 실리콘 기판에 고농도의 p형 불순물을 이온주입하여 깊은 p-웰(102)을 형성한다. 깊은 p-웰(102)은 캐리어 이동에 대한 저항을 줄이기 위한 것이다. 그후, 깊은 p-웰(102) 상에 제1 p-웰(104)을 소정의 두께로 형성한다. 제1 p-웰(104)의 두께 및 비저항은 포토다이오드의 에너지 변환효율 및 신호처리 속도에 중요한 영향을 미친다. P-웰(104)의 두께는 1 내지 8㎛, 비저항은 100 내지 200Ωcm인 것이 바람직하다. Referring to FIG. 3, a deep p-well 102 is formed by ion implanting a high concentration of p-type impurities into a semiconductor substrate 100, for example, an n-type silicon substrate. The deep p-well 102 is to reduce the resistance to carrier movement. Thereafter, the first p-well 104 is formed to a predetermined thickness on the deep p-well 102. The thickness and specific resistance of the first p-well 104 have an important effect on the energy conversion efficiency and signal processing speed of the photodiode. The thickness of the P-well 104 is preferably 1 to 8 µm and the specific resistance is 100 to 200 Ωcm.

도 4에 도시된 바와 같이, 포토다이오드(110)가 형성될 영역과 활성영역을 정의하는 제2 p-웰(106)을 형성한다. 제2 p-웰(106)은 제1 p-웰(104)의 상단으로부터 깊은 p-웰(102)의 상부의 일부분에 걸쳐 형성된다. 그후, 상기 활성영역 상에 제1 게이트산화막(122)과 도핑된 폴리실리콘층(121)으로 이루어진 리셋게이트(Rx; 120)를 형성한다. As shown in FIG. 4, a second p-well 106 defining a region in which the photodiode 110 is to be formed and an active region is formed. The second p-well 106 is formed over a portion of the top of the deep p-well 102 from the top of the first p-well 104. Thereafter, a reset gate (Rx) 120 including a first gate oxide layer 122 and a doped polysilicon layer 121 is formed on the active region.

도 5에 나타난 바와 같이, 제2 p-웰(106)에 깊은 p-웰(102)보다 높은 농도의 불순물을 이온주입하여 소자분리장벽(108)을 형성한다. 이때, 소자분리장벽(108)은 p형의 불순물일 수도 있고 n형의 불순물일 수도 있다. 소자분리장벽(108)은 포토다이오드(110)의 측벽에 전위장벽을 형성하여 캐리어, 특히 전자의 이동을 억제하는 역할을 한다. As shown in FIG. 5, an impurity of higher concentration than the deep p-well 102 is ion-implanted into the second p-well 106 to form the device isolation barrier 108. In this case, the device isolation barrier 108 may be a p-type impurity or an n-type impurity. The device isolation barrier 108 forms a potential barrier on the sidewall of the photodiode 110 to suppress the movement of carriers, especially electrons.

그후, 소자분리장벽(108)에 의해 정의되고 p형 포토다이오드(111)와 n형 포토다이오드(112)로 이루어진 포토다이오드(110)를 형성한다. 도시하지 않았지만, 소자분리장벽(108)과 포토다이오드(110)를 형성할 때에는 통상의 사진식각공정을 이용할 수 있다. N형 포토다이오드(112)는 비소(As)를 이온주입한 후, 비소이온을 활성화하여 형성할 수 있다. N형 포토다이오드(112)의 일측은 리셋게이트(120)의 일측에 정렬된다. 그리고 나서, n형 포토다이오드(112) 상에 리셋게이트(120)의 일측(도시하지 않았지만 스페이서의 일측일 수도 있음)에 정렬되는 p형 포토다이오드(111)를 형성한다. P형 포토다이오드(111)는 p형 불순물, 예를 들어 보론(B)을 이온주입한 후 활성화하여 형성할 수 있다. Thereafter, a photodiode 110 defined by the device isolation barrier 108 and composed of a p-type photodiode 111 and an n-type photodiode 112 is formed. Although not shown, a conventional photolithography process may be used to form the device isolation barrier 108 and the photodiode 110. The N-type photodiode 112 may be formed by ion implanting arsenic (As) and then activating arsenic ions. One side of the N-type photodiode 112 is aligned with one side of the reset gate 120. Then, the p-type photodiode 111 is formed on the n-type photodiode 112 aligned with one side of the reset gate 120 (not shown but may be one side of the spacer). The P-type photodiode 111 may be formed by ion implantation of p-type impurities, for example, boron (B).

본 발명의 제1 실시예에 의한 소자분리장벽(108)은 고농도의 불순물을 이온주입하여 형성함으로써, 포토다이오드(110) 사이 또는 포토다이오드(110)와 인접한 트랜지스터 사이에 전위장벽을 형성하여 포토다이오드 사이의 간섭을 억제할 수 있다. 또한, 조도가 높은 경우 포토다이오드(110)에서 오버플로어된 전자들은 포토다이오드(110)의 하부의 형성된 깊은 p-웰(102)을 지나서 반도체 기판(100)으로 흐른다. 깊은 p-웰(102)은 소자분리장벽(108)보다 불순물의 농도가 낮아 전자에 대하여 상대적으로 낮은 전위장벽을 가진다. 이에 따라, 포토다이오드(110) 사이의 오버플로어를 방지할 수 있다. 나아가, 포토다이오드(110)와 리셋 트랜지스터의 게이트절연막(122)을 균일하게 정렬할 수 있으므로, 포토다이오드의 특성을 균일하게 할 수 있다. The device isolation barrier 108 according to the first embodiment of the present invention is formed by ion implantation of a high concentration of impurities, thereby forming a potential barrier between the photodiode 110 or between the photodiode 110 and a transistor adjacent to the photodiode. The interference between them can be suppressed. In addition, when the illuminance is high, electrons overflowed from the photodiode 110 flow through the deep p-well 102 formed under the photodiode 110 to the semiconductor substrate 100. The deep p-well 102 has a lower concentration of impurities than the device isolation barrier 108 and has a relatively low potential barrier for electrons. Accordingly, overflow between the photodiodes 110 can be prevented. Furthermore, since the photodiode 110 and the gate insulating film 122 of the reset transistor can be uniformly aligned, the characteristics of the photodiode can be made uniform.

제2 실시예Second embodiment

도 6은 본 발명의 제2 실시예에 의한 이미지센서를 나타낸 단면도이다. 본 발명의 제2 실시예에서 반도체 기판(100), 깊은 p-웰(102), 제1 p-웰(104) 및 포토다이오드(110)를 형성하는 과정은 도 3 내지 도 5를 참조하여 설명한 제1 실시예와 동일하다. 이에 따라, 제1 실시예와 비교하여 차이점을 중심으로 설명하기로 한다. 6 is a cross-sectional view illustrating an image sensor according to a second exemplary embodiment of the present invention. In the second embodiment of the present invention, the process of forming the semiconductor substrate 100, the deep p-well 102, the first p-well 104, and the photodiode 110 is described with reference to FIGS. 3 to 5. Same as the first embodiment. Accordingly, a description will be given focusing on the differences compared with the first embodiment.

도 6을 참조하면, 트랜스퍼 게이트(130)는 제2 게이트절연막(132)과 도핑된 폴리실리콘막(131)이 적층되어 일측은 포토다이오드(110)와 정렬된다. 트랜스퍼 게이트(130)의 타측은 n형 불순물을 주입하여 플로팅확산노드(134)가 형성된다. 플로팅확산노드(134)와 트랜스퍼 게이트(130)의 활성영역은 소자분리영역(108)과 포토다이오드(110) 사이에 형성될 수 있다. Referring to FIG. 6, in the transfer gate 130, the second gate insulating layer 132 and the doped polysilicon layer 131 are stacked so that one side of the transfer gate 130 is aligned with the photodiode 110. The other side of the transfer gate 130 is implanted with n-type impurities to form a floating diffusion node 134. An active region of the floating diffusion node 134 and the transfer gate 130 may be formed between the device isolation region 108 and the photodiode 110.

본 발명의 제2 실시예에 의한 소자분리장벽(108)은 고농도의 불순물을 이온주입하여 형성함으로써, 포토다이오드(110) 사이 또는 포토다이오드(110)와 인접한 트랜지스터 사이에 전위장벽을 형성하여 포토다이오드 사이의 간섭을 억제할 수 있다. 또한, 조도가 높은 경우 포토다이오드(110)에서 오버플로어된 전자들은 포토다이오드(110)의 하부의 형성된 깊은 p-웰(102)을 지나서 반도체 기판(100)으로 흐른다. 깊은 p-웰(102)은 소자분리장벽(108)보다 불순물의 농도가 낮아 전자에 대하여 상대적으로 낮은 전위장벽을 가진다. 이에 따라, 포토다이오드(110) 사이의 오버플로어를 방지할 수 있다. 나아가, 포토다이오드(110)와 트랜스퍼 트랜지스터의 게이트절연막(132)을 균일하게 정렬할 수 있으므로, 포토다이오드의 특성을 균일하게 할 수 있다.  The device isolation barrier 108 according to the second embodiment of the present invention is formed by ion implantation of a high concentration of impurities, thereby forming a potential barrier between the photodiode 110 or between the photodiode 110 and a transistor adjacent to the photodiode. The interference between them can be suppressed. In addition, when the illuminance is high, electrons overflowed from the photodiode 110 flow through the deep p-well 102 formed under the photodiode 110 to the semiconductor substrate 100. The deep p-well 102 has a lower concentration of impurities than the device isolation barrier 108 and has a relatively low potential barrier for electrons. Accordingly, overflow between the photodiodes 110 can be prevented. Further, since the photodiode 110 and the gate insulating film 132 of the transfer transistor can be uniformly aligned, the characteristics of the photodiode can be made uniform.

이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. As mentioned above, although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. It is possible.

상술한 본 발명에 따른 이미지 센서에 의하면, 소자분리장벽을 고농도의 불순물을 이온주입에 의해 형성함으로써, 포토다이오드 사이 또는 포토다이오드와 인접한 트랜지스터 사이에 전위장벽을 형성하여 소자분리장벽에서 발생하는 암전류를 크게 줄일 수 있다. According to the above-described image sensor according to the present invention, the device isolation barrier is formed by ion implantation of a high concentration of impurities, thereby forming a potential barrier between the photodiode or between the photodiode and the adjacent transistors to reduce the dark current generated in the device isolation barrier. Can be greatly reduced.

또한, 조도가 높은 경우 포토다이오드에서 오버플로어된 전자들은 포토다이오드의 하부의 형성된 깊은 p-웰을 지나서 반도체기판으로 흐르게 하여 포토다이오드 사이의 오버플로어를 방지할 수 있다. In addition, when the illuminance is high, electrons overflowed from the photodiode may flow through the deep p-well formed under the photodiode to the semiconductor substrate to prevent the overflow between the photodiodes.

나아가, 포토다이오드와 트랜지스터의 게이트절연막을 균일하게 정렬할 수 있으므로, 포토다이오드의 특성을 균일하게 할 수 있다. Furthermore, since the photodiode and the gate insulating film of the transistor can be uniformly aligned, the characteristics of the photodiode can be made uniform.

Claims (5)

반도체 기판;Semiconductor substrates; 상기 반도체 기판에 형성된 깊은 p-웰;A deep p-well formed in said semiconductor substrate; 상기 깊은 p-웰 상에 형성된 포토다이오드; 및A photodiode formed on the deep p-well; And 상기 포토다이오드와 포토다이오드 사이 및 포토다이오드와 인접한 트랜지스터 사이에 상기 깊은 p-웰보다 높은 농도의 불순물로 도핑된 소자분리장벽을 포함하는 것을 특징으로 하는 이미지 센서. And a device isolation barrier doped with impurities at a concentration higher than said deep p-well between said photodiode and photodiode and between a photodiode and an adjacent transistor. 제1항에 있어서, 상기 소자분리장벽은 상기 깊은 p-웰과 동일한 도전형의 불순물로 이루어진 것을 특징으로 하는 이미지 센서.The image sensor of claim 1, wherein the device isolation barrier is made of the same conductivity type as the deep p-well. 제1항에 있어서, 상기 소자분리장벽은 상기 깊은 p-웰과 반대되는 도전형의 불순물로 이루어진 것을 특징으로 하는 이미지 센서.The image sensor of claim 1, wherein the device isolation barrier is made of a conductive impurity opposite to the deep p-well. 제1항에 있어서, 상기 반도체기판의 상단으로부터 상기 깊은 p-웰 상부의 일부분에 걸쳐 형성되고, 상기 포토다이오드를 정의하는 제2 p-웰을 더 포함하는 것을 특징으로 하는 이미지 센서.The image sensor of claim 1, further comprising a second p-well formed from an upper end of the semiconductor substrate to a portion of an upper portion of the deep p-well, and defining the photodiode. 제4항에 있어서, 상기 소자분리장벽은 상기 제2 p-웰에 내재되는 것을 특징으로 하는 이미지 센서. The image sensor of claim 4, wherein the device isolation barrier is embedded in the second p-well.
KR1020050014089A 2005-02-21 2005-02-21 Image sensor KR20060093385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050014089A KR20060093385A (en) 2005-02-21 2005-02-21 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050014089A KR20060093385A (en) 2005-02-21 2005-02-21 Image sensor

Publications (1)

Publication Number Publication Date
KR20060093385A true KR20060093385A (en) 2006-08-25

Family

ID=37601497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050014089A KR20060093385A (en) 2005-02-21 2005-02-21 Image sensor

Country Status (1)

Country Link
KR (1) KR20060093385A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117723B2 (en) 2012-07-13 2015-08-25 Samsung Electronics Co., Ltd. Image sensors including well regions of different concentrations
US9443892B2 (en) 2013-02-25 2016-09-13 Samsung Electronics Co., Ltd. Image sensor and method of forming the same
US9524995B2 (en) 2013-03-04 2016-12-20 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures
US9711557B2 (en) 2014-08-01 2017-07-18 Samsung Electronics Co., Ltd. Semiconductor image sensors having channel stop regions and methods of fabricating the same
CN109728017A (en) * 2017-10-31 2019-05-07 三星电子株式会社 Imaging sensor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117723B2 (en) 2012-07-13 2015-08-25 Samsung Electronics Co., Ltd. Image sensors including well regions of different concentrations
US9466636B2 (en) 2012-07-13 2016-10-11 Samsung Electronics Co., Ltd. Image sensors including well regions of different concentrations and methods of fabricating the same
US9443892B2 (en) 2013-02-25 2016-09-13 Samsung Electronics Co., Ltd. Image sensor and method of forming the same
US9780142B1 (en) 2013-03-04 2017-10-03 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures
US9754994B2 (en) 2013-03-04 2017-09-05 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures and methods of fabricating the same
US9524995B2 (en) 2013-03-04 2016-12-20 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures
USRE48878E1 (en) 2013-03-04 2022-01-04 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures
USRE49793E1 (en) 2013-03-04 2024-01-09 Samsung Electronics Co., Ltd. Image sensors including conductive pixel separation structures
US9711557B2 (en) 2014-08-01 2017-07-18 Samsung Electronics Co., Ltd. Semiconductor image sensors having channel stop regions and methods of fabricating the same
US10367024B2 (en) 2014-08-01 2019-07-30 Samsung Electronics Co., Ltd. Semiconductor image sensors having channel stop regions and methods of fabricating the same
CN109728017A (en) * 2017-10-31 2019-05-07 三星电子株式会社 Imaging sensor
KR20190048308A (en) * 2017-10-31 2019-05-09 삼성전자주식회사 Image sensor
US11374047B2 (en) 2017-10-31 2022-06-28 Samsung Electronics Co., Ltd. Image sensor
CN109728017B (en) * 2017-10-31 2023-11-14 三星电子株式会社 Image Sensor

Similar Documents

Publication Publication Date Title
KR100922931B1 (en) CMOS image sensor and method for fabricating the same
KR100760913B1 (en) CMOS Image Sensor and Method for Manufacturing the same
KR100819711B1 (en) Cmos image sensor and method for fabricating the same
US6512280B2 (en) Integrated CMOS structure for gate-controlled buried photodiode
CN103828052B (en) The unit picture element of imageing sensor and photodetector thereof
US20070012966A1 (en) Image Sensors and Methods of Fabricating Same
JP2005347759A (en) Image sensor for reducing dark current, and manufacturing method therefor
US6392263B1 (en) Integrated structure for reduced leakage and improved fill-factor in CMOS pixel
KR100672666B1 (en) Method For Fabricating of CMOS Image Sensor
KR100806783B1 (en) Cmos image sensor and forming method of the same
US20080061328A1 (en) Cmos image sensor using surface field effect
KR100672663B1 (en) Method for manufacturing of CMOS image sensor
KR20060093385A (en) Image sensor
US6566722B1 (en) Photo sensor in a photo diode on a semiconductor wafer
KR20010061353A (en) Image sensor and method for fabrocating the same
KR100672670B1 (en) Method for manufacturing of CMOS image sensor
US7671419B2 (en) Transistor having coupling-preventing electrode layer, fabricating method thereof, and image sensor having the same
KR100649009B1 (en) Photo diode and method of manufacturing the same in CMOS image sensor
KR20080008851A (en) Method for fabricating image sensor
KR20040058692A (en) CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof
KR20040058689A (en) Fabricating method of cmos image sensor
KR20040065332A (en) CMOS image sensor with ion implantation region as isolation layer and method for fabricating thereof
KR100720507B1 (en) Transistor and method for manufacturing the same in CMOS image sensor
KR100731125B1 (en) Cmos image sensor
KR100606912B1 (en) method for manufacturing of CMOS image sensor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination