KR20060092643A - Semiconductor memory device and method for fabricating the same - Google Patents

Semiconductor memory device and method for fabricating the same Download PDF

Info

Publication number
KR20060092643A
KR20060092643A KR1020050013682A KR20050013682A KR20060092643A KR 20060092643 A KR20060092643 A KR 20060092643A KR 1020050013682 A KR1020050013682 A KR 1020050013682A KR 20050013682 A KR20050013682 A KR 20050013682A KR 20060092643 A KR20060092643 A KR 20060092643A
Authority
KR
South Korea
Prior art keywords
storage node
contact plug
storage
memory device
semiconductor memory
Prior art date
Application number
KR1020050013682A
Other languages
Korean (ko)
Inventor
유철휘
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050013682A priority Critical patent/KR20060092643A/en
Publication of KR20060092643A publication Critical patent/KR20060092643A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 소정의 하부구조를 갖는 반도체 기판, 상기 반도체 기판 상부의 스토리지 노드 콘택 플러그를 포함한 층간절연막, 상기 스토리지 노드 콘택 플러그 상부에, 상기 스토리지 노드 콘택 플러그의 표면을 노출시키는 오픈부를 포함하면서 적층된 식각정지절연막과 스토리지 노드용 절연막, 상기 오픈부 내부에 형성되어 상기 스토리지 노드 콘택 플러그에 연결되며 부분적으로 식각되어 엠보싱 형태의 표면을 갖는 스토리지 전극용 금속막, 및 상기 스토리지 전극용 금속막 상에 형성된 유전막과 플레이트 전극을 포함하는 반도체 메모리 소자를 제공함으로써, 종래의 MIM 콘케이브 형태의 캐패시터에 비해 충분한 캐패시턴스를 확보할 수 있다.The present invention provides a semiconductor substrate having a predetermined substructure, an interlayer insulating film including a storage node contact plug on the semiconductor substrate, and an open portion on the storage node contact plug, the open portion exposing the surface of the storage node contact plug. An etch stop insulating film and an insulating film for a storage node, a metal film for a storage electrode formed in the open part and connected to the storage node contact plug and partially etched to have an embossed surface, and a metal film for the storage electrode By providing a semiconductor memory device including a dielectric film and a plate electrode, sufficient capacitance can be ensured as compared with a conventional MIM concave type capacitor.

캐패시터, 콘케이브, 스토리지전극, 캐패시턴스, 케미컬배쓰 Capacitor, Concave, Storage Electrode, Capacitance, Chemical Bath

Description

반도체 메모리 소자 및 그 제조 방법{SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}Semiconductor memory device and manufacturing method therefor {SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}

도 1은 종래 기술에 따른 반도체 메모리 소자의 구조를 간략하게 도시한 구조 단면도.1 is a schematic cross-sectional view showing a structure of a semiconductor memory device according to the prior art.

도 2a 내지 도 2b는 종래 기술에 따른 반도체 메모리 소자의 제조 공정을 간략하게 도시한 공정 단면도.2A to 2B are cross-sectional views briefly illustrating a manufacturing process of a semiconductor memory device according to the prior art;

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 소자의 구조를 간략하게 도시한 구조 단면도.3 is a schematic cross-sectional view illustrating a structure of a semiconductor memory device according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 제조 공정을 간략하게 도시한 도시한 공정 단면도.4A through 4E are schematic cross-sectional views illustrating a process of manufacturing a semiconductor memory device according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

20: 반도체 기판 21: 층간절연막20: semiconductor substrate 21: interlayer insulating film

22: 스토리지 노드 콘택 플러그 23: 식각정지절연막22: storage node contact plug 23: etch stop insulating film

24: 스토리지 노드용 절연막 25: 오픈부24: insulating film for the storage node 25: open portion

26: 스토리지 전극 27: 유전막26 storage electrode 27 dielectric film

28: 플레이트 전극28: plate electrode

본 발명은 반도체 메모리 소자 제조 기술에 관한 것으로 특히, 반도체 메모리 소자 제조 공정 중 캐패시터 제조 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor memory device manufacturing technology, and more particularly, to a capacitor manufacturing technology in a semiconductor memory device manufacturing process.

일반적으로, 다이나믹 랜덤 억세스 메모리 장치(DRAM)는 1개의 MOS(Metal-Oxide-Semiconductor) 트랜지스터와 1개의 캐패시터로 형성되어 있으며, 캐패시터에 축척되는 전하량에 따라 논리상태 '1' 또는 '0'의 정보가 기억되고, MOS 트랜지스터를 통하여 기입 및 판독 동작을 실행한다. 이러한 반도체 메모리 소자의 동작을 위해서 요구되는 최소한의 캐패시턴스는 25fF/cell 이상이며, 캐패시터에 축척되는 전하량이 클수록 반도체 메모리 소자에 기억된 정보를 확실하게 감지할 수 있다.In general, a dynamic random access memory device (DRAM) is formed of one metal-oxide-semiconductor (MOS) transistor and one capacitor, and information of logic state '1' or '0' according to the amount of charge accumulated in the capacitor. Is stored, and write and read operations are performed through the MOS transistors. The minimum capacitance required for the operation of such a semiconductor memory element is 25 fF / cell or more, and as the amount of charge accumulated in the capacitor increases, information stored in the semiconductor memory element can be reliably detected.

그러나, 최근에 반도체 메모리 소자의 고집적화 추세에 따라 소자의 선폭이 감소하면서 캐패시터의 유효면적이 감소하게 되어, 기존의 캐패시터 구조로서는 한정된 면적내에서 충분히 큰 캐패시턴스를 확보할 수 없게 되었다. 따라서, 작은 면적내에서 보다 큰 캐패시턴스를 얻기 위한 방법의 연구가 요구되었다. 이러한 방법으로는, 유전막의 두께를 감소시키는 방법, 유전막으로 유전상수가 큰 물질을 사용하는 방법 및 캐패시터의 스토리지 전극의 유효면적을 증가시키는 방법이 주로 이 루어지고 있다.However, in recent years, with the trend of higher integration of semiconductor memory devices, the effective width of the capacitor is reduced as the line width of the device is reduced, and thus, a capacitor having a large enough capacity in a limited area cannot be secured. Therefore, a study of a method for obtaining larger capacitance in a small area has been required. Such methods include mainly reducing the thickness of the dielectric film, using a material having a high dielectric constant as the dielectric film, and increasing the effective area of the storage electrode of the capacitor.

상기의 방법 중에서, 유전막의 두께를 감소시키는 방법은 유전막 파괴 등을 유발하여 캐패시터의 신뢰도에 심각한 영향을 줄 수 있다는 한계가 있으며, 유전막으로 유전상수가 큰 물질을 사용하는 방법은 실리콘 산화막(ε=3.8), 질화막(ε=7)을 대체하여 Ta2O5, Al2O3 또는 HfO2와 같은 고유전물질이나 강유전물질을 캐패시터용 유전막으로 사용하는 것으로, 어스펙트비(aspect ratio)가 큰 3차원 메모리 셀 구조에 대해 좋은 피복력을 갖는 오산화탄탈륨(Ta2O5)에 대한 연구가 널리 이루어지고 있으나, 오산화탄탈륨은 현재 제품에 적용하기에는 박막 상태에서 누설 전류가 크고, 파괴 전압이 작다는 문제점이 있다.Among the above methods, the method of reducing the thickness of the dielectric film has a limitation that can seriously affect the reliability of the capacitor by causing the dielectric film breakdown, and the method of using a material having a high dielectric constant as the dielectric film is a silicon oxide film (ε = 3.8), a high dielectric or ferroelectric material such as Ta 2 O 5 , Al 2 O 3 or HfO 2 is used as the dielectric film for the capacitor in place of the nitride film (ε = 7), and the aspect ratio is large. Although the research on tantalum pentoxide (Ta 2 O 5 ), which has good coverage for the three-dimensional memory cell structure, has been widely studied, tantalum pentoxide has a large leakage current and a small breakdown voltage in a thin film state to be applied to current products. There is this.

마지막으로, 캐패시터의 스토리지 전극의 유효면적을 증가시키는 방법은 현재까지 가장 많은 개발이 이루어진 방법으로서, 좁은 면적에서도 충분한 셀 캐패시턴스를 확보할 수 있는 스토리지 전극의 구조 개선이 꾸준히 연구되어 왔다. 대표적으로, 스택(stack)형, 콘케이브(concave)형 및 실린더(cylinder)형과 같이 전극을 평판 구조에서 3차원 구조로 변화를 주거나, 평평한 표면을 엠보싱(embossed) 형태의 표면으로 성장시켜서 캐패시턴스 증가를 꾀하고 있다. 또한, SIS(Silicon Insulator Silicon), MIS(Metal Insulator Silicon) 및 MIM(Metal Insulator Metal) 등의 전극 형태도 제안되었다.Finally, the method of increasing the effective area of the storage electrode of the capacitor has been the most developed method up to now, the structure improvement of the storage electrode that can secure a sufficient cell capacitance even in a small area has been steadily studied. Typically, the capacitance can be changed by changing the electrode from a plate structure to a three-dimensional structure, such as a stack type, a concave type, and a cylinder type, or by growing a flat surface into an embossed surface. It is trying to increase. In addition, electrode types such as silicon insulator silicon (SIS), metal insulator silicon (MIS), and metal insulator metal (MIM) have also been proposed.

도 1은 종래 기술에 따른 MIM 콘케이브형 캐패시터를 갖는 반도체 메모리 소자의 구조를 간략하게 도시한 구조 단면도이다.1 is a schematic cross-sectional view showing a structure of a semiconductor memory device having a MIM concave-type capacitor according to the prior art.

도 1에 도시된 바와 같이, 종래 기술에 따른 반도체 메모리 소자는 트랜지스터 및 비트라인(도시되지 않음)을 포함한 소정의 하부구조를 갖는 반도체 기판(10) 상부에 층간절연막(11)이 형성되어 있고, 층간절연막(11)을 관통하여 반도체 기판(10)의 활성 영역과 연결되는 스토리지 노드 콘택 플러그(storage node contact plug)(12)가 형성되어 있다. 여기서, 스토리지 노드 콘택 플러그(12)는 폴리실리콘막으로 형성된다.As shown in FIG. 1, in the semiconductor memory device according to the related art, an interlayer insulating layer 11 is formed on a semiconductor substrate 10 having a predetermined substructure including a transistor and a bit line (not shown). A storage node contact plug 12 is formed through the interlayer insulating layer 11 and connected to the active region of the semiconductor substrate 10. Here, the storage node contact plug 12 is formed of a polysilicon film.

그리고, 스토리지 노드 콘택 플러그(12) 상부에, 스토리지 노드 콘택 플러그(12)의 표면을 노출시키는 오픈부(15)를 포함하는 식각정지절연막(13)과 스토리지 노드용 절연막(14)의 적층막이 형성되어 있다.In addition, a stacked layer of an etch stop insulating film 13 including an open portion 15 exposing the surface of the storage node contact plug 12 and a storage node insulating film 14 is formed on the storage node contact plug 12. It is.

그리고, 오픈부(15)의 내부에 형성되고 스토리지 노드 콘택 플러그(12)에 연결되며 평평한 형태의 표면을 갖는 스토리지 전극용 금속막(16)이 형성되어 있고, 스토리지 전극용 금속막(16) 상에 유전막(17)과 플레이트 전극(18)이 적층되어 있다.Then, the metal layer 16 for the storage electrode is formed in the open portion 15 and connected to the storage node contact plug 12 and has a flat surface, and the metal layer 16 for the storage electrode 16 is formed. The dielectric film 17 and the plate electrode 18 are stacked on the substrate.

도 1에 도시된 종래 기술에 따른 MIM 콘케이브형 구조의 캐패시터를 제조하는 방법을 간략하게 도시한 공정 단면도가 도 2a 내지 도 2b에 도시되어 있다. 도 2a 내지 도 2b를 참조하여 종래 기술에 따른 반도체 메모리 소자 제조 방법에 관하여 설명하면 다음과 같다.A schematic cross-sectional view of a method of manufacturing a capacitor of the MIM concave type structure according to the prior art shown in FIG. 1 is shown in FIGS. 2A-2B. A semiconductor memory device manufacturing method according to the related art will be described with reference to FIGS. 2A through 2B as follows.

먼저, 도 2a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시되지 않음)을 포함한 소정의 하부 구조가 형성된 반도체 기판(10) 상부에 소정 두께의 층간절연막(11)을 형성한 후, 층간절연막(11)을 관통하여 반도체 기판(10)의 활성 영역(도 시되지 않음)과 연결되는 스토리지 노드 콘택 플러그(12)를 형성한다. 여기서, 스토리지 노드 콘택 플러그(12)는 폴리실리콘막으로 이루어진다.First, as shown in FIG. 2A, an interlayer insulating film 11 having a predetermined thickness is formed on a semiconductor substrate 10 on which a predetermined substructure including a transistor and a bit line (not shown) are formed. 11, a storage node contact plug 12 connected to an active region (not shown) of the semiconductor substrate 10 is formed. Here, the storage node contact plug 12 is made of a polysilicon film.

이어서, 스토리지 노드 콘택 플러그(12)를 포함한 층간절연막(11) 상에 식각정지절연막(13)을 형성한 후, 식각정지절연막(13) 상에 스토리지 노드용 절연막(14)을 형성한다. 여기서, 스토리지 노드용 절연막(14)은 실리콘산화막계 산화막으로 형성하며, 식각정지절연막(13)은 스토리지 노드 형성시 상부에 형성된 산화막(14)과 선택비를 가지면서 효과적으로 식각을 정지하기 위한 배리어(barrier) 역할을 수행하는 것으로서, 실리콘질화막으로 형성한다.Subsequently, after the etch stop insulating film 13 is formed on the interlayer insulating film 11 including the storage node contact plug 12, an insulating film 14 for the storage node is formed on the etch stop insulating film 13. Here, the insulating layer 14 for the storage node is formed of a silicon oxide based oxide film, and the etch stop insulating layer 13 has a barrier for effectively stopping the etching while having a selectivity with the oxide layer 14 formed thereon at the time of forming the storage node. barrier), which is formed of a silicon nitride film.

다음으로, 스토리지 노드용 절연막(14)에서 스토리지 노드가 형성될 영역에 마스크를 이용한 포토레지스트 패턴(도시되지 않음)을 형성한 후, 스토리지 노드용 절연막(14)을 식각하여 하부의 식각정지절연막(13)의 상부에서 일단 식각을 정지했다가, 식각정지절연막(13)을 차례로 식각하여 스토리지 노드 콘택 플러그(12)의 표면을 노출시키는 오픈부(15)를 형성한다.Next, after forming a photoresist pattern (not shown) using a mask in a region where the storage node is to be formed in the storage node insulating layer 14, the storage node insulating layer 14 is etched to form a lower etch stop insulating layer ( 13, the etching stops once, and then the etch stop insulating layer 13 is sequentially etched to form an open portion 15 exposing the surface of the storage node contact plug 12.

그 다음, 도 2b에 도시된 바와 같이, 오픈부(15)를 포함한 전면에 스토리지 전극용 금속막(16)을 증착하고, 스토리지 노드용 절연막(14) 상부에 존재하는 스토리지 전극용 금속막(16)을 제거하여 스토리지 전극 분리를 수행한다. 이 때, 스토리지 전극용 금속막(16)으로, 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나를 사용한다.Next, as shown in FIG. 2B, the storage electrode metal film 16 is deposited on the entire surface including the open part 15, and the storage electrode metal film 16 is disposed on the storage node insulating film 14. ) To perform storage electrode separation. At this time, the metal film 16 for storage electrodes includes titanium nitride (TiN), ruthenium (Ru), platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), Nickel (Ni), cobalt (Co), gold (Au), silver (Ag), ruthenium oxide (RuO), iridium oxide (IrO) is used.

이어서, 스토리지 전극 분리가 수행된 결과물 상에 유전막(17)과 플레이트 전극(18)을 순차적으로 형성하여 캐패시터를 완성한다.Subsequently, the dielectric layer 17 and the plate electrode 18 are sequentially formed on the resultant of the storage electrode separation, thereby completing the capacitor.

그러나, 상기의 종래 기술은 반도체 메모리 소자의 고집적화가 가속화됨에 따라 캐패시터가 형성되는 면적이 급격하게 감소하여 소자의 동작을 위해서 요구되는 최소한의 캐패시턴스인 25fF/cell 이상으로 캐패시턴스를 유지하기가 어렵고, 충분한 제조 공정 마진을 확보할 수 없다는 문제점이 있다.However, in the above-described conventional technology, as the integration of semiconductor memory devices is accelerated, the area in which the capacitors are formed is drastically reduced, making it difficult to maintain the capacitance at 25 fF / cell or more, which is the minimum capacitance required for the operation of the device. There is a problem in that manufacturing process margins cannot be secured.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 충분한 캐패시턴스를 확보할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a method for manufacturing a capacitor of a semiconductor device capable of securing sufficient capacitance.

상기의 목적을 달성하기 위해 본 발명은, 소정의 하부구조를 갖는 반도체 기판, 상기 반도체 기판 상부의 스토리지 노드 콘택 플러그를 포함한 층간절연막, 상기 스토리지 노드 콘택 플러그 상부에, 상기 스토리지 노드 콘택 플러그의 표면을 노출시키는 오픈부를 포함하면서 적층된 식각정지절연막과 스토리지 노드용 절연막, 상기 오픈부 내부에 형성되어 상기 스토리지 노드 콘택 플러그에 연결되며 부분적으로 식각되어 엠보싱 형태의 표면을 갖는 스토리지 전극용 금속막, 및 상기 스토리지 전극용 금속막 상에 형성된 유전막과 플레이트 전극을 포함하는 반도체 메모리 소자를 제공한다.In order to achieve the above object, the present invention provides a semiconductor substrate having a predetermined substructure, an interlayer insulating film including a storage node contact plug on the semiconductor substrate, and a surface of the storage node contact plug on the storage node contact plug. An etch stop insulating layer and an insulating layer for a storage node, including an open portion to be exposed, a metal layer for a storage electrode formed in the open portion and connected to the storage node contact plug and partially etched to have an embossed surface; and A semiconductor memory device including a dielectric film and a plate electrode formed on a metal film for a storage electrode is provided.

또한, 상기의 목적을 달성하기 위해 본 발명은, 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 식각정지절연막과 스토리지 노드용 절연막을 차례로 형성하는 단계; 마스크 및 식각 공정에 의해 상기 스토리지 노드용 절연막과 상기 식각정지절연막을 순차적으로 식각하여 상기 스토리지 노드 콘택 플러그의 표면을 노출시키는 오픈부를 형성하는 단계, 상기 오픈부를 포함한 전면에 스토리지 전극용 금속막을 형성하는 단계, 상기 금속막이 형성된 결과물을 케미컬 배쓰(bath)에 침적하여 상기 금속막을 부분적으로 식각하는 것에 의해 상기 금속막의 표면을 엠보싱 형태로 형성하는 단계, 상기 스토리지 노드용 절연막 상부에 존재하는 상기 엠보싱 형태 표면의 금속막을 제거하여 스토리지 전극 분리를 수행하는 단계, 및 상기 스토리지 전극 분리가 수행된 결과물 상에 유전막과 플레이트 전극을 차례로 형성하는 단계를 포함하는 반도체 메모리 소자 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of sequentially forming an etch stop insulating film and the storage node insulating film on the semiconductor substrate on which the storage node contact plug is formed; Forming an open portion to sequentially expose the surface of the storage node contact plug by sequentially etching the insulating layer for the storage node and the etch stop insulating layer by a mask and an etching process, and forming a metal layer for the storage electrode on the entire surface including the open portion Forming a surface of the metal film in an embossed form by partially immersing the resultant in which the metal film is formed in a chemical bath to partially etch the metal film, and forming an embossed surface on the insulating layer for the storage node. And removing the metal film to perform storage electrode separation, and sequentially forming a dielectric film and a plate electrode on the result of the storage electrode separation.

본 발명에 따르면, 산성 분위기의 케미컬(chemical)을 이용하여 스토리지 전극용 금속막을 부분적으로 식각하는 것에 의해 스토리지 전극용 금속막의 표면을 엠보싱 형태로 형성함으로써, 스토리지 전극의 표면적을 증가시킬 수 있으므로, 캐패시턴스를 증가시킬 수 있으며, 이에 따라 리프레시 등의 전기적 특성이 우수한 반도체 메모리 소자를 제조할 수 있다.According to the present invention, by forming the surface of the storage electrode metal film in the form of embossing by partially etching the storage electrode metal film using chemical in an acidic atmosphere, the surface area of the storage electrode can be increased, so that the capacitance In this case, the semiconductor memory device having excellent electrical characteristics such as refreshing can be manufactured.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 3은 본 발명의 일 실시예에 따른 반도체 메모리 소자의 구조를 간략하게 도시한 구조 단면도이다.3 is a schematic cross-sectional view illustrating a structure of a semiconductor memory device according to an embodiment of the present invention.

도 3을 참조하여 본 발명의 일 실시예에 따른 반도체 메모리 소자의 구조를 설명하면, 먼저, 트랜지스터 및 비트라인(도시되지 않음)을 포함한 소정의 하부구조를 갖는 반도체 기판(20) 상부에 층간절연막(21)이 형성되어 있고, 층간절연막(21)을 관통하여 반도체 기판(20)의 활성 영역과 연결되는 스토리지 노드 콘택 플러그(22)가 형성되어 있다. 여기서, 반도체 기판(20)은 실리콘 기판 또는 갈륨 비소 기판이고, 스토리지 노드 콘택 플러그(22)는 폴리실리콘막으로 형성된다.Referring to FIG. 3, a structure of a semiconductor memory device according to an embodiment of the present invention will be described. First, an interlayer insulating layer on a semiconductor substrate 20 having a predetermined substructure including a transistor and a bit line (not shown). A 21 is formed, and a storage node contact plug 22 is formed to penetrate the interlayer insulating film 21 and to be connected to the active region of the semiconductor substrate 20. Here, the semiconductor substrate 20 is a silicon substrate or a gallium arsenide substrate, and the storage node contact plug 22 is formed of a polysilicon film.

그리고, 스토리지 노드 콘택 플러그(22) 상부에, 스토리지 노드 콘택 플러그(22)의 표면을 노출시키는 오픈부(25)를 포함하는 식각정지절연막(23)과 스토리지 노드용 절연막(24)의 적층막이 형성되어 있다.In addition, a stacked layer of an etch stop insulating film 23 including an open portion 25 exposing the surface of the storage node contact plug 22 and a storage node insulating film 24 is formed on the storage node contact plug 22. It is.

그리고, 오픈부(25)의 내부에 형성되어 스토리지 노드 콘택 플러그(22)에 연결되며 부분적으로 식각되어 엠보싱 형태의 표면 구조를 갖는 스토리지 전극용 금속막(26)이 형성되어 있고, 엠보싱 형태 표면 구조의 스토리지 전극용 금속막(26) 상에 유전막(27)과 플레이트 전극(28)이 적층되어 있다. 여기서, 스토리지 전극용 금속막(26)은 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나이고, 유전막(27)은 SiO2, Si3N4, ONO, Al2O3, ZrO2, HfO2, TaO5, TiO2, SrTiO3, PbTiO3, PZT 중 어느 하나이며, 플레이트 전극(28)은 폴리실리콘(Polysilicon), 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이 리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나이다.A metal film 26 for storage electrodes is formed in the open portion 25 and connected to the storage node contact plug 22 and partially etched to have an embossed surface structure, and an embossed surface structure. The dielectric film 27 and the plate electrode 28 are laminated on the storage electrode metal film 26. The metal layer 26 for the storage electrode may include titanium nitride (TiN), ruthenium (Ru), platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), and nickel ( Ni), cobalt (Co), gold (Au), silver (Ag), ruthenium oxide (RuO), iridium oxide (IrO), and the dielectric film 27 is SiO 2 , Si 3 N 4 , ONO, Al 2 O 3 , ZrO 2 , HfO 2 , TaO 5 , TiO 2 , SrTiO 3 , PbTiO 3 , PZT, and the plate electrode 28 is made of polysilicon, titanium nitride (TiN), ruthenium (Ru) , Platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), nickel (Ni), cobalt (Co), gold (Au), silver (Ag), ruthenium oxide (RuO) or iridium oxide (IrO).

상기와 같이, 본 발명의 반도체 메모리 소자는 스토리지 전극의 표면이 엠보싱 형태로 되어 있어 그 표면적이 증가됨으로써, 캐패시턴스를 증가시킬 수 있으므로, 전기적 특성이 향상된다.As described above, in the semiconductor memory device of the present invention, the surface of the storage electrode is in the form of embossing, and thus the surface area thereof is increased, thereby increasing the capacitance, thereby improving the electrical characteristics.

도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 제조 방법을 간략하게 도시한 일련의 공정 단면도이다. 본 발명의 일 실시예에 따른 반도체 메모리 소자의 제조 방법을 도 4a 내지 도 4e를 참조하여 설명하면 다음과 같다.4A through 4E are a series of cross-sectional views briefly illustrating a method of manufacturing a semiconductor memory device according to an embodiment of the present invention. A method of manufacturing a semiconductor memory device according to an embodiment of the present invention will be described with reference to FIGS. 4A through 4E.

먼저, 도 4a에 도시된 바와 같이, 트랜지스터 및 비트라인(도시되지 않음)을 포함한 소정의 하부 구조가 형성된 반도체 기판(20) 상부에 소정 두께의 층간절연막(21)을 형성한 후, 층간절연막(21)을 관통하여 반도체 기판(20)의 활성 영역(도시되지 않음)과 연결되는 스토리지 노드 콘택 플러그(22)를 형성한다. 여기서, 스토리지 노드 콘택 플러그(22)는 폴리실리콘막으로 이루어진다.First, as shown in FIG. 4A, an interlayer insulating film 21 having a predetermined thickness is formed on a semiconductor substrate 20 on which a predetermined substructure including a transistor and a bit line (not shown) are formed, and then an interlayer insulating film ( A storage node contact plug 22 is formed to penetrate 21 to be connected to an active region (not shown) of the semiconductor substrate 20. Here, the storage node contact plug 22 is made of a polysilicon film.

이어서, 스토리지 노드 콘택 플러그(22)를 포함한 층간절연막(21) 상에 식각정지절연막(23)을 형성한 후, 식각정지절연막(23) 상에 스토리지 노드용 절연막(24)을 형성한다. 여기서, 스토리지 노드용 절연막(24)은 실리콘산화막계 산화막으로 형성하며, 식각정지절연막(23)은 스토리지 노드 형성시 상부에 형성된 산화막(24)과 선택비를 가지면서 효과적으로 식각을 정지하기 위한 배리어(barrier) 역할을 수행하는 것으로서, 실리콘질화막으로 형성한다.Subsequently, after the etch stop insulating film 23 is formed on the interlayer insulating film 21 including the storage node contact plug 22, an insulating film 24 for the storage node is formed on the etch stop insulating film 23. Here, the storage node insulating layer 24 is formed of a silicon oxide based oxide layer, and the etch stop insulating layer 23 has a barrier for effectively stopping the etching while having a selectivity with the oxide layer 24 formed thereon at the time of forming the storage node. barrier), which is formed of a silicon nitride film.

다음으로, 스토리지 노드용 절연막(24)에서 스토리지 노드가 형성될 영역에 마스크를 이용한 포토레지스트 패턴(도시되지 않음)을 형성한 후, 스토리지 노드용 절연막(24)을 식각하여 하부의 식각정지절연막(23)의 상부에서 일단 식각을 정지했다가, 식각정지절연막(23)을 차례로 식각하여 스토리지 노드 콘택 플러그(22)의 표면을 노출시키는 오픈부(25)를 형성한다. 여기서, 오픈부(25)를 형성하기 위하여 스토리지 노드용 절연막(24)을 식각할 때, Cl2, HBr, NF3, CF4, HF6 중 어느 하나를 이용한다.Next, after forming a photoresist pattern (not shown) using a mask in a region where the storage node is to be formed in the storage node insulating layer 24, the storage node insulating layer 24 is etched to form a lower etch stop insulating layer ( Once the etching is stopped on the upper portion of the 23, the etch stop insulating layer 23 is sequentially etched to form an open portion 25 exposing the surface of the storage node contact plug 22. Here, when etching the storage node insulating film 24 to form the open portion 25, any one of Cl 2 , HBr, NF 3 , CF 4 , HF 6 is used.

그 다음, 도 4b에 도시된 바와 같이, 오픈부(25)를 포함한 전면에 스토리지 전극용 금속막(26)을 형성한다. 이때, 스토리지 전극용 금속막(26)은 스토리지 노드 콘택 플러그(22)와 전기적으로 연결되며, 평평한 형태의 표면을 갖는다. 또한, 스토리지 전극용 금속막(26)으로는, 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나를 사용하며, 스토리지 전극용 금속막(26) 증착 방법으로는, 스퍼터링법(sputtering), 화학기상증착법(Chemical Vapor Deposition: CVD), 단원자증착법(Atomic Layer Deposition: ALD), 전기도금법(Electro Plating) 중 어느 하나를 사용한다.Next, as shown in FIG. 4B, the metal layer 26 for the storage electrode is formed on the entire surface including the open portion 25. In this case, the storage electrode metal film 26 is electrically connected to the storage node contact plug 22 and has a flat surface. Further, as the storage electrode metal film 26, titanium nitride (TiN), ruthenium (Ru), platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), Nickel (Ni), cobalt (Co), gold (Au), silver (Ag), ruthenium oxide (RuO), iridium oxide (IrO) is used, and as a method of depositing a metal film 26 for a storage electrode , Sputtering, chemical vapor deposition (CVD), atomic layer deposition (ALD) or electroplating (Electro Plating) is used.

그 다음, 도 4c에 도시된 바와 같이, 스토리지 전극용 금속막(26)이 형성된 결과물을 케미컬 배쓰(bath)에 침적하여 금속막(26)을 부분적으로 식각한다. 이러한 식각 과정에 의해 스토리지 전극용 금속막(26)의 표면이 평평한 형태에서 엠보 싱 형태로 변하게 되어, 스토리지 전극 표면적 증가로 인해 캐패시턴스가 증가하는 효과가 발생한다. 이 때, 케미컬 배쓰는 황산, 질산, 인산, 붕산 또는 이들의 혼합물로서 산성 분위기의 케미컬을 사용하며, 케미컬 배쓰의 온도는 상온에서 180℃ 까지 사용이 가능하다.Next, as shown in FIG. 4C, the resultant formed with the metal film 26 for the storage electrode is immersed in a chemical bath to partially etch the metal film 26. By the etching process, the surface of the metal layer 26 for storage electrodes is changed from a flat shape to an embossed shape, thereby increasing the capacitance due to an increase in the surface area of the storage electrode. At this time, the chemical bath is a sulfuric acid, nitric acid, phosphoric acid, boric acid or a mixture of these, using an acid atmosphere of the chemical, the temperature of the chemical bath can be used up to 180 ℃ at room temperature.

그 다음, 도 4d에 도시된 바와 같이, 스토리지 노드용 절연막(24) 상부에 존재하는 금속막(26)을 제거하여 스토리지 전극 분리를 수행한다. 이때, 스토리지 노드용 절연막(24) 상부에 존재하는 금속막(26)을 제거하기 위해서, 포토레지스트 패턴 등을 배리어(barrier)로 하여 에치백 공정을 실시하거나 화학적기계적 평탄화 공정을 실시한다.Next, as illustrated in FIG. 4D, the storage electrode is separated by removing the metal layer 26 on the insulating layer 24 for the storage node. In this case, in order to remove the metal layer 26 on the storage node insulating layer 24, an etch back process or a chemical mechanical planarization process is performed using a photoresist pattern or the like as a barrier.

그 다음, 도 4e에 도시된 바와 같이, 스토리지 전극 분리가 수행된 결과물 상에 유전막(27)을 형성한 후, 유전막(27) 상에 플레이트 전극(28)을 형성하여 MIM 콘케이브형 캐패시터를 완성한다. 이때, 스토리지 전극의 표면적 증가로 인하여 캐패시턴스가 증가되었으므로, 유전 물질로는 종래 기술에서 사용되었던 실리콘옥사이드 및 실리콘옥사이드/실리콘나이트라이드 형태를 사용할 수 있으며, 바람직하게는, Al2O3, HFO2, ZrO2, Ta2O, STO, BST 중 어느 하나의 사용이 권장된다. 또한, 유전막(27) 및 플레이트 전극(28)의 증착은, 스퍼터링법, 화학기상증착법, 단원자증착법, 전기도금법 중 어느 하나를 이용하여 수행한다.Next, as shown in FIG. 4E, after forming the dielectric film 27 on the resultant of the storage electrode separation, the plate electrode 28 is formed on the dielectric film 27 to complete the MIM concave type capacitor. do. At this time, since the capacitance is increased due to the increase in the surface area of the storage electrode, the dielectric material may be used in the form of silicon oxide and silicon oxide / silicon nitride used in the prior art, preferably, Al 2 O 3 , HFO 2 , The use of any one of ZrO 2 , Ta 2 O, STO and BST is recommended. In addition, the deposition of the dielectric film 27 and the plate electrode 28 is performed using any one of sputtering, chemical vapor deposition, monoatomic deposition, and electroplating.

따라서, 본 발명의 일 실시예에 따르면, MIM 형태의 캐패시터 제조시, 스토리지 전극용 금속막 증착후 유전막 증착전에, 산성 분위기의 케미컬 배스에 결과물 을 침적하여 스토리지 전극용 금속막을 부분적으로 식각하는 것에 의해 금속막의 표면을 평평한 형태에서 엠보싱 형태로 형성할 수 있으며, 이로써 스토리지 전극의 표면적이 증가되므로 스토리지 전극 표면적 증가는 캐패시턴스의 증가로 이어지게 되어, 리프레시 등의 전기적 특성이 우수한 반도체 메모리 소자를 제조할 수 있다.Therefore, according to an embodiment of the present invention, when manufacturing a capacitor of the MIM type, by depositing the resultant in an acidic chemical bath before the deposition of the metal film for the storage electrode, the partial deposition of the metal film for the storage electrode by etching The surface of the metal film may be formed in a flat shape to embossed shape. As a result, the surface area of the storage electrode is increased, thereby increasing the surface area of the storage electrode to increase the capacitance, thereby manufacturing a semiconductor memory device having excellent electrical characteristics such as refreshing. .

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은, MIM 형태의 캐패시터 제조시, 스토리지 전극용 금속막 증착후 유전막 증착전에, 산성 분위기의 케미컬 배스에 결과물을 침적하여 스토리지 전극용 금속막을 부분적으로 식각하는 것에 의해 금속막의 표면을 평평한 형태에서 엠보싱 형태로 형성할 수 있으며, 이로써 종래의 MIM 형태의 캐패시터보다 스토리지 전극의 표면적이 현저하게 증가하게 되고, 스토리지 전극 표면적 증가는 캐패시턴스의 증가로 이어지게 되어, 리프레시 등의 전기적 특성이 우수한 반도체 메모리 소자를 제조할 수 있다. 또한, 콘케이브 형태의 캐패시터로 25fF/cell 이상의 캐패시턴스를 확보하면, 공정이 어려운 실린더 형태의 캐패시터 형성에 비하여 공정 마진을 확보할 수 있으며, 유전막으로 실리콘옥사이드 또는 실리콘옥사이드/실리콘나이트라이드의 사용이 가능하여 재료사용의 확장성이 증가한다.In the present invention described above, the surface of the metal film is flattened by partially etching the metal film for storage electrode by depositing the resultant in an acidic chemical bath after depositing the metal film for the storage electrode and depositing the metal film for the storage electrode. It is possible to form in the form of embossing, thereby significantly increasing the surface area of the storage electrode than the conventional MIM type capacitor, and the increase of the surface area of the storage electrode leads to an increase in capacitance, the semiconductor memory excellent in electrical characteristics such as refreshing The device can be manufactured. In addition, by securing a capacitance of 25 fF / cell or more with a concave type capacitor, process margins can be secured compared to the formation of a capacitor which is difficult to process, and silicon oxide or silicon oxide / silicon nitride can be used as a dielectric film. This increases the expandability of the material use.

Claims (13)

소정의 하부구조를 갖는 반도체 기판;A semiconductor substrate having a predetermined substructure; 상기 반도체 기판 상부의 스토리지 노드 콘택 플러그를 포함한 층간절연막;An interlayer insulating layer including a storage node contact plug on the semiconductor substrate; 상기 스토리지 노드 콘택 플러그 상부에, 상기 스토리지 노드 콘택 플러그의 표면을 노출시키는 오픈부를 포함하면서 적층된 식각정지절연막과 스토리지 노드용 절연막;An etch stop insulating layer and an insulating layer for the storage node including an open portion on the storage node contact plug, the open portion exposing the surface of the storage node contact plug; 상기 오픈부 내부에 형성되어 상기 스토리지 노드 콘택 플러그에 연결되며 부분적으로 식각되어 엠보싱 형태의 표면을 갖는 스토리지 전극용 금속막; 및A metal film for the storage electrode formed in the open part and connected to the storage node contact plug and partially etched to have an embossed surface; And 상기 스토리지 전극용 금속막 상에 형성된 유전막과 플레이트 전극Dielectric film and plate electrode formed on the metal film for the storage electrode 을 포함하는 반도체 메모리 소자.Semiconductor memory device comprising a. 제1항에 있어서,The method of claim 1, 상기 반도체 기판은 실리콘 기판 또는 갈륨 비소 기판인 것을 특징으로 하는 반도체 메모리 소자.And said semiconductor substrate is a silicon substrate or a gallium arsenide substrate. 제1항에 있어서,The method of claim 1, 상기 스토리지 노드 콘택 플러그는 폴리실리콘막인 것을 특징으로 하는 반도 체 메모리 소자.And the storage node contact plug is a polysilicon layer. 제1항에 있어서,The method of claim 1, 상기 스토리지 전극용 금속막은 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나인 것을 특징으로 하는 반도체 메모리 소자.The metal layer for the storage electrode is titanium nitride (TiN), ruthenium (Ru), platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), nickel (Ni), cobalt ( Co), gold (Au), silver (Ag), ruthenium oxide (RuO), iridium oxide (IrO), any one of the semiconductor memory device. 제1항에 있어서,The method of claim 1, 상기 유전막은 SiO2, Si3N4, ONO, Al2O3, ZrO2, HfO2, TaO5, TiO2, SrTiO3, PbTiO3, PZT 중 어느 하나인 것을 특징으로 하는 반도체 메모리 소자.The dielectric layer is a semiconductor memory device, characterized in that SiO 2, Si 3 N 4, ONO, Al 2 O 3, ZrO 2, HfO 2, TaO 5, TiO 2, of SrTiO 3, PbTiO 3, any one of PZT. 제1항에 있어서,The method of claim 1, 상기 플레이트 전극은 폴리실리콘(Polysilicon), 티타늄질화물(TiN), 루테늄(Ru), 백금(Pt), 이리듐(Ir), 오스늄(Os), 텅스텐(W), 몰리브덴(Mo), 니켈(Ni), 코발트(Co), 금(Au), 은(Ag), 루테늄산화물(RuO), 이리듐산화물(IrO) 중 어느 하나인 것을 특징으로 하는 반도체 메모리 소자.The plate electrode includes polysilicon, titanium nitride (TiN), ruthenium (Ru), platinum (Pt), iridium (Ir), osmium (Os), tungsten (W), molybdenum (Mo), and nickel (Ni). ), Cobalt (Co), gold (Au), silver (Ag), ruthenium oxide (RuO), and iridium oxide (IrO). 스토리지 노드 콘택 플러그가 형성된 반도체 기판 상에 식각정지절연막과 스토리지 노드용 절연막을 차례로 형성하는 단계;Sequentially forming an etch stop insulating film and an insulating film for a storage node on the semiconductor substrate on which the storage node contact plug is formed; 마스크 및 식각 공정에 의해 상기 스토리지 노드용 절연막과 상기 식각정지절연막을 순차적으로 식각하여 상기 스토리지 노드 콘택 플러그의 표면을 노출시키는 오픈부를 형성하는 단계;Sequentially forming the open portion exposing the surface of the storage node contact plug by sequentially etching the insulating layer for the storage node and the etch stop insulating layer by a mask and an etching process; 상기 오픈부를 포함한 전면에 스토리지 전극용 금속막을 형성하는 단계;Forming a metal film for a storage electrode on the front surface including the open part; 상기 금속막이 형성된 결과물을 케미컬 배쓰(bath)에 침적하여 상기 금속막을 부분적으로 식각하는 것에 의해 상기 금속의 표면을 엠보싱 형태로 형성하는 단계;Forming a surface of the metal in an embossed form by partially etching the metal film by depositing the resultant product on which the metal film is formed in a chemical bath; 상기 스토리지 노드용 절연막 상부에 존재하는 상기 엠보싱 형태 표면의 금속막을 제거하여 스토리지 전극 분리를 수행하는 단계; 및Removing the storage electrode by removing the metal film on the surface of the embossed shape existing on the insulating layer for the storage node; And 상기 스토리지 전극 분리가 수행된 결과물 상에 유전막과 플레이트 전극을 차례로 형성하는 단계Sequentially forming a dielectric film and a plate electrode on the result of the storage electrode separation. 를 포함하는 반도체 메모리 소자 제조 방법.Semiconductor memory device manufacturing method comprising a. 제7항에 있어서,The method of claim 7, wherein 상기 오픈부를 형성하기 위하여 상기 스토리지 노드용 절연막을 식각할 때, Cl2, HBr, NF3, CF4, HF6 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.When etching the insulating layer for the storage node to form the open portion, a method of manufacturing a semiconductor memory device, characterized in that using any one of Cl 2 , HBr, NF 3 , CF 4 , HF 6 . 제7항에 있어서,The method of claim 7, wherein 상기 스토리지 전극용 금속막을 형성하는 단계는 스퍼터링법(sputtering), 화학기상증착법(CVD), 단원자증착법(ALD), 전기도금법(Electro Plating) 중 어느 하나를 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.The forming of the storage electrode metal film may be performed using any one of sputtering, chemical vapor deposition (CVD), monoatomic deposition (ALD), and electroplating (Electro Plating). Device manufacturing method. 제7항에 있어서,The method of claim 7, wherein 상기 케미컬 배쓰는 황산, 질산, 인산, 붕산 또는 이들의 혼합물로서 산성 분위기의 케미컬을 사용하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.The chemical bath is sulfuric acid, nitric acid, phosphoric acid, boric acid, or a mixture of these, the semiconductor memory device manufacturing method, characterized in that using an acid atmosphere of the chemical. 제10항에 있어서,The method of claim 10, 상기 케미컬 배쓰의 온도는 상온에서 180℃ 까지 사용하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.The temperature of the chemical bath is a semiconductor memory device manufacturing method, characterized in that used at room temperature up to 180 ℃. 제7항에 있어서,The method of claim 7, wherein 상기 유전막을 형성하는 단계는 스퍼터링법, 화학기상증착법, 단원자증착법, 전기도금법 중 어느 하나를 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.The forming of the dielectric film may be performed using any one of a sputtering method, a chemical vapor deposition method, a monoatomic deposition method, and an electroplating method. 제7항에 있어서,The method of claim 7, wherein 상기 플레이트 전극을 형성하는 단계는 스퍼터링법, 화학기상증착법, 단원자증착법, 전기도금법 중 어느 하나를 이용하여 수행하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.The forming of the plate electrode may be performed using any one of a sputtering method, a chemical vapor deposition method, a monoatomic deposition method, and an electroplating method.
KR1020050013682A 2005-02-18 2005-02-18 Semiconductor memory device and method for fabricating the same KR20060092643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013682A KR20060092643A (en) 2005-02-18 2005-02-18 Semiconductor memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013682A KR20060092643A (en) 2005-02-18 2005-02-18 Semiconductor memory device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20060092643A true KR20060092643A (en) 2006-08-23

Family

ID=37594001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013682A KR20060092643A (en) 2005-02-18 2005-02-18 Semiconductor memory device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20060092643A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156593B1 (en) 2019-12-13 2020-09-16 박기찬 Protecting Case For Electic Concent
EP4078629A4 (en) * 2020-03-11 2023-06-21 3D Glass Solutions, Inc. Ultra high surface area integrated capacitor
US11894594B2 (en) 2017-12-15 2024-02-06 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction
US11929199B2 (en) 2014-05-05 2024-03-12 3D Glass Solutions, Inc. 2D and 3D inductors fabricating photoactive substrates
US11962057B2 (en) 2019-04-05 2024-04-16 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929199B2 (en) 2014-05-05 2024-03-12 3D Glass Solutions, Inc. 2D and 3D inductors fabricating photoactive substrates
US11894594B2 (en) 2017-12-15 2024-02-06 3D Glass Solutions, Inc. Coupled transmission line resonate RF filter
US11962057B2 (en) 2019-04-05 2024-04-16 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
KR102156593B1 (en) 2019-12-13 2020-09-16 박기찬 Protecting Case For Electic Concent
EP4078629A4 (en) * 2020-03-11 2023-06-21 3D Glass Solutions, Inc. Ultra high surface area integrated capacitor
US11908617B2 (en) 2020-04-17 2024-02-20 3D Glass Solutions, Inc. Broadband induction

Similar Documents

Publication Publication Date Title
KR100493040B1 (en) Capacitor of a semiconductor device and manufacturing method whereof
KR0147640B1 (en) Capacitor of semiconductor device & its fabrication method
US8723244B2 (en) Semiconductor device having storage electrode and manufacturing method thereof
US7732851B2 (en) Method for fabricating a three-dimensional capacitor
US5742472A (en) Stacked capacitors for integrated circuit devices and related methods
JP4743371B2 (en) Semiconductor device having plug in contact with capacitor electrode and method of manufacturing the same
KR20060092643A (en) Semiconductor memory device and method for fabricating the same
KR20030035815A (en) Capacitor, method for fabricating the capacitor, and method for fabricating semiconductor device
JPH09199686A (en) Manufacture of capacitor of semiconductor device
GB2368725A (en) A semiconductor memory device
KR100587086B1 (en) Method for forming capacitor of semiconductor device
KR20170069347A (en) Method of fabricating a semiconductor device
KR20030022056A (en) Method for manufacturing semiconductor device
US6548351B2 (en) Method for fabricating semiconductor capacitor
KR100431744B1 (en) Method of fabricating capacitor in semiconductor device
US6436786B1 (en) Method for fabricating a semiconductor device
KR100464938B1 (en) A method for forming capacitor using polysilicon plug structure in semiconductor device
KR100448243B1 (en) Method for fabricating capacitor
KR100418587B1 (en) Method of forming semiconductor memory device having electroplating electrode
US20050048713A1 (en) Mim capacitor having a high-dielectric-constant interelectrode insulator and a method of fabrication
US20060231878A1 (en) Semiconductor device and method for manufacturing same
KR100541374B1 (en) Method for forming capacitor having platinum bottom electrode
KR100219510B1 (en) A fabrication method of fram cell
KR101061169B1 (en) Capacitor Formation Method of Semiconductor Device
KR100772530B1 (en) Method for forming concave capacitor in semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid